SU1280599A1 - Устройство дл ввода информации - Google Patents
Устройство дл ввода информации Download PDFInfo
- Publication number
- SU1280599A1 SU1280599A1 SU843823825A SU3823825A SU1280599A1 SU 1280599 A1 SU1280599 A1 SU 1280599A1 SU 843823825 A SU843823825 A SU 843823825A SU 3823825 A SU3823825 A SU 3823825A SU 1280599 A1 SU1280599 A1 SU 1280599A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- information
- address
- inputs
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при вводе информации от внешних устройств (ВУ) в режиме пр мого доступа к пам ти (ДДП). Цель изобретени - повышение надежности устройства за счет обнаружени и индикации сбоев при вводе информации. Устройство содержит регистры входной информации , состо ни , счета слов и адреса , формирователи адреса вектора прерывани , служебных сигналов прерывани и служебных сигналов ЦЦП, дешифратор адреса, два мyльтиплekсора , блок сопр жени , два элемента И, элемент НЕ, два триггера, элемент ИЛИ и два индикатора. При поступлении сигнала Прерывание от ВУ устройство передает в канал ЭВМ адрес вектора прерывани и необходимые служебные сигналы прерывани . Выполн программу прерывани ,- ЭВМ заносит в регистр адреса начальньй адрес пам ти ЭВМ дл записи информации, в регистр счета слов - дополнительный код числа обменов в одном цикле и устанавливает разр д Готов регистра состо ни в единицу. После этого процессор ЭВМ отключаетс , ввод информации происходит по алгоритму ПДП, т.е. информаци из регистра входной информации (от ВУ) вместе с неW обходимыми служебными сигналами пес редаетс в канал ЭВМ. При этом происходит модификаци содержимого регистров адреса и счета слов. Если происходит сбой (неправильное формирование сигнала Готов или сбой в N9 тракте ПДП), то этот сбой фиксиру00 етс логическими элементами устройства (триггерами, элементами И, ИЛИ, СП НЕ) и отображаетс с помощью индикаторов . Это позвол ет повысить надежность устройства, т.к. в режиме ПДП процессор канала (ЭВМ) не контролирует протокол обмена. 1 ил.
Description
20
Изобретение относитс к вычислиельной технике и может быть испольовано при вводе информации от внеших устройств (ВУ) в режиме пр мого оступа к пам ти (ПДП).5
Цель изобретени - повьшение наежности устройства за счет обеспеени возможности обнаружени и индиации сбоев при вводе информации.
На чертеже изображена функциональ- на схема устройства.
Устройство содержит регистр 1 входной информации, формирователь 2 адреса вектора прерывани , первый мультиплексор 3, дешифратор 4 адреса, реги- стры адреса 5, счета слов 6, состо ни 7, второй мультиплексор 8, блок 9 сопр жени , формирователь 10 слуебных сигналов прерывани ,- формирователь 11 служебных сигналов ПДП, первый 12-и второй 13 элементы И, элемент НЕ 14, элемент ИЛИ 15, первый 16 и второй 17 триггеры, первый 18 и второй 19 индикаторы, внешнее уст- yf ройство (ВУ) 20, вход 21 сигнала Прерывание устройства, вход 22 сигнала Ввод устройства, информационные входы 23 устройства, двунаправленна шина 24 канала ЭВМ.
Устройство работает следующим образом.
Перед началом цикла ввода информации ВУ 20 формирует сигнал Прерывание на входе 21, которьй устанавливает триггеры 16 и 17 в нулевые состо ни , а разр д Прерывание регистра 7 - в единичное состо ние. Выходной сигнал разр да Прерывание регистра 7, поступающий на вход формировател 10, запускает его, и на шину 24 вьщаютс служебные сигналы, вызывающие прерывание программы ЭВМ и передачу по шине 24 в канал ЭВМ адреса вектора прерывани , поступающего с формировател 2 через мультиплексоры 3 и 8 и блок 9 сопр( жени . Вьтолн программу прерывани , ЭВМ по шине 24 через блок 9 сопр жени последовательно записывает в регистр 5 адрес начальной чейки пам ти, в которую должно быть записано первое передаваемое слово, в регистр 6 - двоичньш дополнительный код числа слов в одном цикле обмена, а в реги30
40
50
55
стре 7 состо ни устанавливаетс в единичное состо ние разр д Готов. После этого ЭВМ переходит к выпол- ,нению основной программы и далер
0
f
0
0
0
5
ввод информации происходит без участи процессора по алгоритму ПДП. Единичньм сигнал с разр да Готов регистра 7 (третий выход регистра) разрешает прохождение сигнала Ввод (вход 22) через элемент И 13 и запрещает прохождение сигнала Ввод через . элемент И 12. Сигнал Вйод,проход через элемент И 13, устанавливает в единичное состо ние триггер 17, в результате разр д Ввод регистра 7 также устанавливаетс в единичное состо ние. Переход разр да Ввод регистра 7 в единичное состо ние (второй выход регистра 7) вызывает запуск формировател 11, импульс с первого выхода которого через элемент ИЛИ 15 возвращает триггер 17 в нулевое состо ние. Одновременно с сигналом Ввод ВУ 20 устанавливает на входах 23 информацию, которую необходимо ввести в ЭВМ. Эта информаци запоминаетс в регистре 1. Формирователь 11 по шине 24 передает в канал служебные сигналы, необходимые дл записи в пам ть ЭВМ информации с регистра 1, котора поступает на шину 24 через мультиплексоры 3 и 8 и блок 9 сопр жени . После записи в пам ть ЭВМ первого слова формирователь 11 на втором выходе вырабатывает импульс, поступакщий на счетные входы регистров 5 и 6, в результате их содержимое увеличиваетс на единицу . С приходом следующего сигнала Ввод процесс ввода .информации повтор етс . При нормальной работе устройства триггер 16 будет все врем находитьс в нулевом состо нии. Триггер 17 большую часть времени также будет находитьс в нулевом состо нии, так как после переключени триггера
17в единичное состо ние сигналом Ввод формирователь 11 возвращает триггер 17 в исходное нулевое состо ние . Б единичном состо нии триггер 17 будет находитьс сотые доли микросекунд (задержка элементов схемы ), поэтому индикаторы (светодиоды)
18и 19 при нормальной работе устройства будут находитьс в выключенном состо нии. Если в момент ввода информации сигнал в разр де Готов регистра 7 примет нулевое значение (например , произошел сбой в регистре 7 или неправильно сработала программа обслуживани прерывани ), то дл сигнала Ввод откроетс элемент И 12
и закроетс элемент И 13, в результате триггер 16 установитс в единичное состо ние и зажжетс светодиод индикатора 18, сигнализирующий о неправильной выдаче сигнала Готов, Если в ответ на сигнал Ввод формирователь 11 не выдает импульса на первом выходе (например, произошло обращение к несуществующей пам ти), то триггер 17 не возвратитс в нулевое состо ние и зажжетс светодиод индикатора 19, сигнализирующий о сбо в тракте ПДП.
Claims (1)
- Изобретение относитс к вычислительной технике и может быть использовано при вводе информации от внешних устройств (ВУ) в режиме пр мого доступа к пам ти (ПДП). Цель изобретени - повьшение надежности устройства за счет обеспечени возможности обнаружени и инди кации сбоев при вводе информации. На чертеже изображена функциональ на схема устройства. Устройство содержит регистр 1 вхо ной информации, формирователь 2 адре са вектора прерывани , первый мульти плексор 3, дешифратор 4 адреса, реги стры адреса 5, счета слов 6, состо ни 7, второй мультиплексор 8, блок 9 сопр жени , формирователь 10 служебных сигналов прерывани ,- формирователь 11 служебных сигналов ПДП, первый 12-и второй 13 элементы И, эл мент НЕ 14, элемент ИЛИ 15, первый 16 и второй 17 триггеры, первый 18 и второй 19 индикаторы, внешнее устройство (ВУ) 20, вход 21 сигнала Прерывание устройства, вход 22 сиг нала Ввод устройства, информационные входы 23 устройства, двунаправленна шина 24 канала ЭВМ. Устройство работает следующим образом. Перед началом цикла ввода информации ВУ 20 формирует сигнал Прерывание на входе 21, которьй устанавливает триггеры 16 и 17 в нулевые состо ни , а разр д Прерывание регистра 7 - в единичное состо ние. Выходной сигнал разр да Прерывание регистра 7, поступающий на вход формировател 10, запускает его, и на шину 24 вьщаютс служебные сигналы, вызывающие прерывание программы ЭВМ и передачу по шине 24 в канал ЭВМ адреса вектора прерывани , поступающего с формировател 2 через мультиплексоры 3 и 8 и блок 9 сопр( жени . Вьтолн программу прерывани , ЭВМ , по шине 24 через блок 9 сопр жени последовательно записывает в регистр ,5 адрес начальной чейки пам ти, в I которую должно быть записано первое передаваемое слово, в регистр 6 двоичньш дополнительный код числа слов в одном цикле обмена, а в регистре 7 состо ни устанавливаетс в единичное состо ние разр д Готов. После этого ЭВМ переходит к выпол ,нению основной программы и далер ввод информации происходит без участи процессора по алгоритму ПДП. Единичньм сигнал с разр да Готов регистра 7 (третий выход регистра) разрешает прохождение сигнала Ввод (вход 22) через элемент И 13 и запрещает прохождение сигнала Ввод через . элемент И 12. Сигнал Вйод,проход через элемент И 13, устанавливает в единичное состо ние триггер 17, в результате разр д Ввод регистра 7 также устанавливаетс в единичное состо ние. Переход разр да Ввод регистра 7 в единичное состо ние (второй выход регистра 7) вызывает запуск формировател 11, импульс с первого выхода которого через элемент ИЛИ 15 возвращает триггер 17 в нулевое состо ние. Одновременно с сигналом Ввод ВУ 20 устанавливает на входах 23 информацию, которую необходимо ввести в ЭВМ. Эта информаци запоминаетс в регистре 1. Формирователь 11 по шине 24 передает в канал служебные сигналы, необходимые дл записи в пам ть ЭВМ информации с регистра 1, котора поступает на шину 24 через мультиплексоры 3 и 8 и блок 9 сопр жени . После записи в пам ть ЭВМ первого слова формирователь 11 на втором выходе вырабатывает импульс, поступакщий на счетные входы регистров 5 и 6, в результате их содержимое увеличиваетс на единицу . С приходом следующего сигнала Ввод процесс ввода .информации повтор етс . При нормальной работе устройства триггер 16 будет все врем находитьс в нулевом состо нии. Триггер 17 большую часть времени также будет находитьс в нулевом состо нии, так как после переключени триггера 17в единичное состо ние сигналом Ввод формирователь 11 возвращает триггер 17 в исходное нулевое состо ние . Б единичном состо нии триггер 17 будет находитьс сотые доли микросекунд (задержка элементов схемы ), поэтому индикаторы (светодиоды) 18и 19 при нормальной работе устройства будут находитьс в выключенном состо нии. Если в момент ввода информации сигнал в разр де Готов регистра 7 примет нулевое значение (например , произошел сбой в регистре 7 или неправильно сработала программа обслуживани прерывани ), то дл сигнала Ввод откроетс элемент И 12 и закроетс элемент И 13, в результ те триггер 16 установитс в единичное состо ние и зажжетс светодиод индикатора 18, сигнализирующий о не правильной выдаче сигнала Готов, Если в ответ на сигнал Ввод формирователь 11 не выдает импульса на первом выходе (например, произошло обращение к несуществующей пам ти), то триггер 17 не возвратитс в нулевое состо ние и зажжетс светодиод индикатора 19, сигнализирующий о сб в тракте ПДП. Таким образом, предлагаемое устройство позвол ет производить обнару жение и индикацию сбоев при обмене информацией в режиме ПДП, т.е. в случае, когда процессор канал (ЭВМ) не контролирует протокол обмена. Формула изобретени Устройство дл ввода информации, содержащее регистр входной информации , формирователь адреса вектора прерывани , два мультиплексора, деши фратор адреса, регистр адреса, регистр счета слов, регистр состо ни блок сопр жени , формирователь служебных сигналов прерывани и формирователь служебных сигналов пр мого доступа к пам ти, входы-выходы которого вл ютс информационными входами-выходами устройства, информационные входы и управл ющий вход регистра входной информации вл ютс соответственно информационными входами устройства и входом сигнала Ввод устройства, выходы регистра входной информации и выходы формировател адреса вектора прерывани соединены с информационными входами соответственно первой и второй группы первого мультиплексора, выходы которого соединены с информационными входами четвертой группы второго мультиплексора , выходы которого соединены с входами блока сопр жени , входы-выходы которого вл ютс информационными входами-выходами устройства, выходы блока сопр жени соединены с входами дешифратора адреса, информационными входами регистров адреса и счета слов, входами группы регистра состо ни , первый вход которого вл етс входом сигнала Прерывание устройства, первый, второй и третий выходы дешифратора адреса соединены соответственно с управл ющим входом регистра адреса, управл ющим входом регистра счета слов и третьим входом регистра состо ни , первый вы- ход которого соединен с входом формировател служебных сигналов трерывани , входы-выходы которого вл ютс информационными входами-выходами устройства, выход формировател служебных сигналов прерывани соединен с адресньм входом первого мультиплексора , второй выход регистра состо ни соединен с входом формировател служебных сигналов Пр мого доступа к пам ти, второй выход и выходы группы которого соединены соответственно со счетными входами регистров адреса и счета слов и адресными входами второго мультиплексора, выходы регистра адреса, выходы регистра счета слов и выходы группы регистра состо ни соединены с информационными входами соответственно первой, второй и третьей группы второго мультиплексора , отличающеес тем, что, с целью повьппени надежности , за счет обеспечени возможности обнаружени и индикации сбоев при вводе информации, устройство содержит два элемента И, два триггера, два индикатора , элемент НЕ и элемент ИЛИ, первый вход которого объединен с ;вторым входом первого триггера и первым входом регистра состо ни , третий вы ход которого соединен с вторым входом второго элемента И и входом элемента НЕ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом первого триггера, выход которого соединен с входом первого индикатора, первый вход первого элемента И объе динен с управл ющим входом регистра входной информации и первым входом второго элемента И, выход которого соединен с первым входом второго триггера, первый выход формировател служебных сигналов пр моИ с доступа к пам ти соединен с вторым входом элемента ИЛИ, выход которого соединен с вторым входом второго триггера, выход которого соединен с вторым входом регистра состо ни и входом второго индикатора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843823825A SU1280599A1 (ru) | 1984-12-07 | 1984-12-07 | Устройство дл ввода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843823825A SU1280599A1 (ru) | 1984-12-07 | 1984-12-07 | Устройство дл ввода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1280599A1 true SU1280599A1 (ru) | 1986-12-30 |
Family
ID=21151059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843823825A SU1280599A1 (ru) | 1984-12-07 | 1984-12-07 | Устройство дл ввода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1280599A1 (ru) |
-
1984
- 1984-12-07 SU SU843823825A patent/SU1280599A1/ru active
Non-Patent Citations (1)
Title |
---|
Устройство управлени НМД 15 ВВМЯ-160-004i Техническое описание и инструкци по эксплуатации. УРМЗ. 857.002.ТО, 1980, лист 79. Устройство пр мого доступа к пам ти ИЗ 15 КС-16-002. Техническое описание и инструкци по эксплуатации. И9М3.858.385.ТО. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1280599A1 (ru) | Устройство дл ввода информации | |
SU1756891A1 (ru) | Устройство дл контрол состо ни работоспособности центрального дра вычислительного комплекса | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
SU1179348A1 (ru) | Устройство дл автоматического контрол блоков | |
SU1072045A1 (ru) | Устройство дл прерывани программ | |
SU1256195A1 (ru) | Счетное устройство | |
SU1023398A1 (ru) | Устройство дл контрол блоков пам ти | |
SU408376A1 (ru) | Устройство для контроля разрядных токов в накопителе информации | |
SU1201839A1 (ru) | Устройство обнаружени запросов прерывани высшего и низшего приоритетов | |
SU1015500A1 (ru) | Кольцевой счетчик с устройством обнаружени ошибок | |
SU1062710A1 (ru) | Устройство дл контрол внешних абонентов вычислительных комплексов | |
SU1290213A1 (ru) | Устройство дл контрол логических устройств | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU1348838A2 (ru) | Система дл контрол электронных устройств | |
SU962913A1 (ru) | Устройство дл фиксации сбоев электронно-вычислительной машины | |
SU1182559A1 (ru) | Устройство дл индикации состо ни контролируемых объектов | |
SU1683018A1 (ru) | Устройство дл контрол обмена информацией | |
SU1365088A1 (ru) | Устройство дл сопр жени магистралей | |
SU556441A1 (ru) | Устройство дл фиксации сигналов от схем контрол эвм | |
SU811315A1 (ru) | Устройство дл индикации | |
SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
SU1184015A1 (ru) | Устройство для контроля оперативной памяти | |
SU1177816A1 (ru) | Устройство дл имитации неисправностей ЭВМ | |
SU1424060A1 (ru) | Запоминающее устройство с самоконтролем |