JPS5930288B2 - クロツク信号監視方法 - Google Patents

クロツク信号監視方法

Info

Publication number
JPS5930288B2
JPS5930288B2 JP51116470A JP11647076A JPS5930288B2 JP S5930288 B2 JPS5930288 B2 JP S5930288B2 JP 51116470 A JP51116470 A JP 51116470A JP 11647076 A JP11647076 A JP 11647076A JP S5930288 B2 JPS5930288 B2 JP S5930288B2
Authority
JP
Japan
Prior art keywords
clock
monitoring
supervisory
register
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51116470A
Other languages
English (en)
Other versions
JPS5243335A (en
Inventor
イエンス・エルランド・ペールソン
スツレ・ゴスタ・ロース
バルトロ・バラストロ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of JPS5243335A publication Critical patent/JPS5243335A/ja
Publication of JPS5930288B2 publication Critical patent/JPS5930288B2/ja
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/003Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation in serial memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Detection And Correction Of Errors (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Alarm Systems (AREA)

Description

【発明の詳細な説明】 本発明は、データをクロック信号によつて順々に記憶す
る1個以上のレジスタを備えたディジタル・データ・シ
ステムにおけるそのクロック信号を監視する方法に関す
るものである。
ディジタル・データ・スイッチのようなディジタル・シ
ステムに於いては、システムに分布するクロック・パル
スの監視に関するいくつかの問題が存在する。
たとえば、システム中のりクロッキング・シフト・レジ
スタを介して送られているデータにはパリテイ一・ビツ
トがついていることがある。ハードウエアの誤りがパリ
テイ一に誤りを引き起こす場合は、レジスタ間のパリテ
イ一・チエツカ一によつて、このハードウエアの誤りは
確かに検出される。しかしながら、パリテイ一・チエツ
カ一は、各レジスタにクロツク信号を供給するクロツク
の誤りを検出することはできない。すなわち、いずれか
のクロツクが停止すると、そのクロツクによつて制御さ
れているレジスタには新しいデータが記憶されないこと
になるが、これによつてパリテイ一に誤りを起こすこと
はない。その理由は、レジスタに残つている古いデータ
が正しいパリテイ一を持つているからである。この種の
誤りを監視するための多くの方法があり、それらは過去
にも利用されていた。
これらの 1問題点について以下に述べる。A.導通試
験による監視 導通試験は、デイジタル・データ・スイツチで行なわれ
る最も一般的な試験である。
この試験はスイツチの接続の初めに行なわれ、.特定の
2パターン、あるいは誤りパリテイ一を持つデータ・
パターンをそのスイツチを通して送る。検査は適当なス
イツチ出力端で行なわれ、予め定めた導通試験用のワー
ド・パターンあるいはパリテイ一に誤りを持つパターン
が現われるかを 二確認する。導通試験により検出され
た故障は、通常、スイツチに通する経路が正確に確立さ
れていないことを意味している。クロツクの故障も含め
て多くの種類の故障は、この導通試験によつて検出され
ることができる。
jこの種の試験に含まれる本質的な問題は下記の通りで
ある。(1)故障の種類および個所を正確に求めること
が困難である。
(4)導通試験の周波数はトラフイツクに依存す 5る
ので、故障が検出されるまでに長時間を要する。
もちろん、トラフイツク負荷と無関係な速度でこの試験
を行なうことも可能ではあるが、処理装置の過負荷を起
す恐れがある。B.クロツクに監視器を設けることによ
る監視このクロツク監視システムは、各クロツク・バツ
フア出力端に接続された単安定回路をデイジタル・シス
テム内のプリント板上に設ける必要がある。換言すれば
、各クロツクは、プリント板上のレジスタにバツフアを
介してクロツク信号を供給すると共に、単安定回路にも
クロツク信号を供給する。この単安定回路は、もし一定
時間内にクロツク信号の受信に障害があれば、安定状態
に反転して障害フラツグを発生するように動作する。こ
の障害フラツグは局部処理装置によつて通常の方法で走
査されることができる。これで障害の種類と場所が短時
間で指示される。したがつて、クロツクの故障をす早く
診断し、障害地点を明確に指摘できるので、このシステ
ムはかなり有用である。しかし、このシステムには、効
果的な監視を行なうために多量のロジツクを要するとい
う欠点があり、またリクロツキング・レジスタ内のクロ
ツク・バツフアを監視することができない。S.パリテ
イ一を用いた間接監視 クロツクの故障を監視するもう1つの方法は、クロツク
に故障が発生したときには常にパリテイ一に誤りが生じ
るように回路を構成することである。
リクロツキング・レジスタは普通1個以上の集積回路で
構成されている。たとえば、11ビツトのリクロツキン
グ・レジスタを構成するためにヘツクスDフリツプフロ
ツプの集積回路が2個使用される。この回路構成では、
別別のバツフアを持つクロツクから2個の集積回路にク
ロツク信号が供給される。したがつて、クロツク・バツ
フアの1個に故障が発生した場合はパリテイ一・エラー
は現われない。なぜならば、リクロツキング・レジスタ
の半分は新しいデータを通さないが、他の半分が通すか
らである。パリテイ一・フラツグは局部処理装置によつ
て普通に走査されるので、故障は短時間で指示される。
この回路構成の欠点は次の通りである。
1)故障指示がクロツクの故障を直接指摘するのではな
く、故障の種類を判定するためには、さらに分析するこ
とが必要である。
11)レジスタに2個の独立したクロツク信号を供給す
るために、クロツク・バツフアの数を大幅に増やす必要
がある。
本発明の目的は、デイジタル・システムにおい(、クロ
ツク信号を監視するための方法および装iを改良し、上
記の欠点を取り除くことにある。
本発明に於いて、レジスタに各1個ずつ接続されて監視
チエーンを形成する監視フリツプフロツプを介して、被
監視クロツク信号の制御に基づいてクロツク監視ビツト
が記憶され、前記クロツク信号の少なくとも1個が欠け
た場合には、前記クロツク監視ビツトは前記監視チエー
ンの終端まで伝送されないようにし、前記クロツク監視
ビツトが前記監視チエーンを完全に通過したかどうかを
確認するために、前記監視チエーンを通り抜けた位置で
前記クロツク監視ビツトを監視するようにした方法を用
いて目的が達成できる。本発明が容易に理解できるよう
に、添付図面を参照しながら本発明の一実施例について
以下に説明する。
第1図において、入力ライン上のデータを出力ライン−
順送りする一連のリクロツキング・レジスタ11がプリ
ント板10に備えられている。
各レジスタ11のクロツク入力端14,15,16,1
7に1個ずつ独立のクロツクが設けられている。各クロ
ツク信号は、おのおのクロツク・バツフア18を介して
各レジスタ11に供給される。リクロツキング・レジス
タ11を構成する市販のレジスタは、大抵リクロツクす
るのに丁度必要な数だけのビツト数を備えているのでは
なく予備Dビツトを備えている。本発明はこれを利用す
る。のである。しかし、必ず予備のビツトがあるわけで
はなく、本発明の実施用に別のビツトを用意するために
、冗長性のレジスタ11を設計する必要がある場合もあ
る。レジスタから離して設けられ、監視クロツク信号に
よつて制御されるフリツプフロツプを用いて本発明を実
施することは勿論可能である。ライン20にクロツク監
視ビツトを与えるために、本発明の実施例では、基板1
0にクロツク監視ビツト用ラツチ19が備えられている
このクロツク監視ビツト用ラツチ19は、局部処理装置
(第1図には図示されていない)から得られるライン2
1上の制御信号によつて制御される。ライン20上のク
ロツク監視ビツトがすべてのレジスタ11を通るように
図示のような接続が形成されており、そのクロツク監視
ビツトを基板の出力端のライン22に伝送することがで
きる。各レジスタ11は、レジスタ段の1つを形成する
監視フリツプフロツプを有しており、その監視フリツプ
フロツプの一方の入力端に監視ビツトが供給される。レ
ジスタに接続されたクロツクから信号を受信すると、監
視フリツプフロツプはセツトされ、次段のレジスタへ監
視ビツトを送る。この動作はレジスタ群全体にわたつて
連続的に行なわれる。第2図は、基板1〜nで表わされ
る複数個の基板10を含むデイジタル・システム;プロ
ツク23を示す。プロツク23は局部処理装置24によ
つて制御され、基板1は前述のようにクロツク監視ビツ
ト用ラツチ19を備えている。基板1の出力端22に現
われるクロツク監視ビツトは基板2に送られ、そこでも
、第1図で説明したように、全部のリクロツキング・レ
ジスタを通るように接続されている。同様に、このクロ
ツク監視ビツトは、プロツク23上の他の基板にも直列
に供給され、最後の基板(基板n)の出力は局部処理装
置24へ戻される。この動作で、局部処理装置24はク
ロツク監視ビツト用ラツチ19を制御して、その出力を
論理「1」にセツトする。
クロツクの故障がない場合には、このビツトはプロツク
23上の基板1から他のすべての基板へ順次伝達される
。局部処理装置は、クロツク監視ビツトがこのプロツク
全体を完全に伝送できる十分な時間の経過後、最後の基
板の最後のリクロツキング段の出力端でこのビツトを調
べる。もし、このビツトが論理「1」であれば、局部処
理装置は、全てのクロツク信号が正しく作用したことを
確認する。次いで局部処理装置は、クロツク監視ビツト
用ラツチの出力を「O」にセツトし、この「O」がプロ
ツク23全体に正しく伝送されたかどうかを確認する。
この手順は連続的にくり返えされる。もし、クロツク監
視ビツトが全プロツクを通して伝送されない時は、プロ
ツクの各基板の出力端でビツトの状態を監視するように
なし、こうして故障発生基板を発見することができる。
このように故障発生点を含む基板を発見することで十分
目的を達したと考えることができる。しかし、特定の基
板の特定のクロツク相を探すもう1つの故障点の測定が
、本発明の監視法を用いて可能であることを明らかにす
る必要がある。注意すべきことは、レジスタを通過する
正規のデータ・フローは、上述のクロツク信号監視法と
は別に、パリテイ一・チエツクなどの従来の方法を利用
して監視できる。前述の監視器を用いる方法より本発明
の監視法がすぐれている点は、ハードウエアの大幅な節
約が可能なことである。
リクロツク・レジスタを使用する時、クロツク監視ビツ
トを記憶するために用いられるレジスタには1個或はそ
れ以上の予備のビツトが備えられている場合が多く、こ
の予備のビツトを利用できることが、本発明の利点の1
つの理由である。一方、監視器法を採用する場合には、
レジスタに予備のビツトがあるにもかかわらず、単安定
回路を使用しなければならず、しかもクロツク・エラー
がない時に各クロツク・エラー・フラツグ別の走査を避
けるマスター・エラー・フラツグを得るために、単安定
回路の出力端で論理0Rの機能もまた必要となるという
欠点がある。本発明の方法では、この論理0R機能は自
動的に備わつており、新らたに論理回路を追加する必要
はない。本発明の方法では、さらに、リクロツク・レジ
スタ内のクロツク・バツフアを監視することもできる。
もちろん場合によつては、レジスタが予備のビツトを備
えていないとか、監視されるべきクロツクがリクロツク
の目的で使用されないことがあるが、このような場合に
は、クロツク監視ビツトをクロツク信号相で作用させる
ように、フリツプフロツプを追加する必要がある。従来
の方法に比較して本発明の根本的な利点は、クロツクの
故障を迅速に検出し、正確に故障点を発見できることで
あり、従来の方法では追加の必要があつた論理回路は全
く不要になる。
【図面の簡単な説明】
第1図は、本発明の実施例を示すデイジタル・システム
のプリント配線板の関係部分を示すプロツク図、第2図
は、第1図のプリント配線板を複数個用いて構成された
装置のプロツク図である。 11・・・・・ルジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 データをクロック信号によつて順々に記憶する1個
    または2個以上のレジスタを有するディジタル・データ
    ・システムにおける該クロック信号を監視する方法であ
    つて、前記レジスタに各1個ずつ接続されて監視チェー
    ンを形成する監視フリップフロップを介して前記クロッ
    ク信号の制御に基づいてクロック監視ビットが順々に記
    憶されるようにして、前記クロック信号の少なくとも1
    個が欠けると前記クロック監視ビットは前記監視チェー
    ンの終端まで伝送されないようにし、しかも前記クロッ
    ク監視ビットが前記監視チェーンを完全に通過したかど
    うかを確認するために前記監視チェーンを通り抜けた位
    置で前記クロック監視ビットを監視するようにしたこと
    を特徴とするクロック信号監視方法。 2 特許請求の範囲第1項に記載された方法において、
    前記クロック監視ビットは前記監視チェーンを完全に伝
    送された後反転され、再び監視チェーンを通して順々に
    記憶され、伝送終了後再び監視され、故障が検出される
    まで繰返されるようにしたことを特徴とする方法。 3 特許請求の範囲第1項または第2項に記載された方
    法において、前記故障の場所を探すために、故障が検出
    された場合前記監視チェーンにそつて各段で、前記クロ
    ック監視ビットが監視されるようにしたことを特徴とす
    る方法。 4 特許請求の範囲の前記各項のいずれか1つに記載さ
    れた方法において、前記監視フリップフロップがレジス
    タ内の空き位置を利用し、レジスタの正規の機能に影響
    を与えることも影響されることもないことを特徴とする
    方法。 5 特許請求の範囲の前記各項のいずれか1つに記載さ
    れた方法において、監視フリップフロップがレジスタ用
    のクロック信号によつて制御される該レジスタから独立
    したユニットであることを特徴とする方法。
JP51116470A 1975-09-29 1976-09-28 クロツク信号監視方法 Expired JPS5930288B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AUPC336475 1975-09-29

Publications (2)

Publication Number Publication Date
JPS5243335A JPS5243335A (en) 1977-04-05
JPS5930288B2 true JPS5930288B2 (ja) 1984-07-26

Family

ID=3766383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51116470A Expired JPS5930288B2 (ja) 1975-09-29 1976-09-28 クロツク信号監視方法

Country Status (25)

Country Link
US (1) US4081662A (ja)
JP (1) JPS5930288B2 (ja)
AR (1) AR212340A1 (ja)
BE (1) BE846703A (ja)
BR (1) BR7606344A (ja)
CA (1) CA1074020A (ja)
CH (1) CH607460A5 (ja)
CS (1) CS251055B2 (ja)
DD (1) DD126299A5 (ja)
DE (1) DE2641700A1 (ja)
DK (1) DK153605C (ja)
EG (1) EG13396A (ja)
ES (1) ES451922A1 (ja)
FI (1) FI64474C (ja)
FR (1) FR2326080A1 (ja)
GB (1) GB1527167A (ja)
HU (1) HU174136B (ja)
IN (1) IN146507B (ja)
IT (1) IT1072928B (ja)
MY (1) MY8100229A (ja)
NL (1) NL187136C (ja)
NO (1) NO147199C (ja)
PL (1) PL108782B1 (ja)
SU (1) SU1109073A3 (ja)
YU (1) YU37408B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095045A (en) * 1977-01-19 1978-06-13 General Datacomm Industries, Inc. Method and apparatus for signaling in a communication system
DE3317642A1 (de) * 1982-05-21 1983-11-24 International Computers Ltd., London Datenverarbeitungseinrichtung
FR2553559B1 (fr) * 1983-10-14 1988-10-14 Citroen Sa Controle du chargement de circuits integres du type registre serie parallele ayant un registre de chargement distinct des etages de sortie
US4542509A (en) * 1983-10-31 1985-09-17 International Business Machines Corporation Fault testing a clock distribution network
US4653054A (en) * 1985-04-12 1987-03-24 Itt Corporation Redundant clock combiner
US4800564A (en) * 1986-09-29 1989-01-24 International Business Machines Corporation High performance clock system error detection and fault isolation
DE3784496T2 (de) * 1987-06-11 1993-09-16 Ibm Taktgeneratorsystem.
DE8816680U1 (ja) * 1988-02-18 1990-04-19 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut, De
US5077739A (en) * 1989-05-17 1991-12-31 Unisys Corporation Method for isolating failures of clear signals in instruction processors
DE19923231C1 (de) * 1999-05-20 2001-01-11 Beta Res Gmbh Digitale Analysierung von Frequenzen bei Chipkarten
US9115870B2 (en) * 2013-03-14 2015-08-25 Cree, Inc. LED lamp and hybrid reflector
US9897651B2 (en) * 2016-03-03 2018-02-20 Qualcomm Incorporated Ultra-fast autonomous clock monitoring circuit for safe and secure automotive applications

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE197047C1 (ja) *
US3056108A (en) * 1959-06-30 1962-09-25 Internat Bushiness Machines Co Error check circuit
US3176269A (en) * 1962-05-28 1965-03-30 Ibm Ring counter checking circuit
DE1537379C3 (de) * 1967-09-22 1980-07-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Sicherheitsschaltung zum Durchführen logischer Verknüpfungen für binäre Schaltvariable und deren antivalente Schaltvariable
US3659088A (en) * 1970-08-06 1972-04-25 Cogar Corp Method for indicating memory chip failure modes
US3805152A (en) * 1971-08-04 1974-04-16 Ibm Recirculating testing methods and apparatus
US3815025A (en) * 1971-10-18 1974-06-04 Ibm Large-scale integrated circuit testing structure
US3789205A (en) * 1972-09-28 1974-01-29 Ibm Method of testing mosfet planar boards
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US3961252A (en) * 1974-12-20 1976-06-01 International Business Machines Corporation Testing embedded arrays

Also Published As

Publication number Publication date
IT1072928B (it) 1985-04-13
SU1109073A3 (ru) 1984-08-15
HU174136B (hu) 1979-11-28
DK153605B (da) 1988-08-01
CS251055B2 (en) 1987-06-11
DE2641700A1 (de) 1977-04-07
CA1074020A (en) 1980-03-18
US4081662A (en) 1978-03-28
DD126299A5 (ja) 1977-07-06
NL187136C (nl) 1991-06-03
FR2326080A1 (fr) 1977-04-22
NO147199B (no) 1982-11-08
BE846703A (fr) 1977-01-17
NO147199C (no) 1983-02-16
BR7606344A (pt) 1977-05-31
FI762704A (ja) 1977-03-30
DE2641700C2 (ja) 1987-10-29
EG13396A (en) 1981-03-31
FI64474C (fi) 1983-11-10
DK153605C (da) 1988-12-19
PL108782B1 (en) 1980-04-30
AR212340A1 (es) 1978-06-30
NO763310L (ja) 1977-03-30
DK436276A (da) 1977-03-30
NL187136B (nl) 1991-01-02
MY8100229A (en) 1981-12-31
FR2326080B1 (ja) 1982-12-03
YU37408B (en) 1984-08-31
JPS5243335A (en) 1977-04-05
IN146507B (ja) 1979-06-23
YU232476A (en) 1983-04-27
GB1527167A (en) 1978-10-04
CH607460A5 (ja) 1978-12-29
NL7610427A (nl) 1977-03-31
FI64474B (fi) 1983-07-29
ES451922A1 (es) 1977-09-01

Similar Documents

Publication Publication Date Title
EP0006328B1 (en) System using integrated circuit chips with provision for error detection
US5630046A (en) Fault-tolerant computer architecture
JPS5930288B2 (ja) クロツク信号監視方法
US4100605A (en) Error status reporting
US4335425A (en) Data processing apparatus having diagnosis function
JPS5833576B2 (ja) 計算機システムの故障診断装置
KR870000114B1 (ko) 데이타 처리 시스템
US3999053A (en) Interface for connecting a data-processing unit to an automatic diagnosis system
JPH1164450A (ja) 半導体試験装置
JPS6032374B2 (ja) デ−タ伝送装置
JP2725706B2 (ja) 装置内監視システム
JPS602699B2 (ja) 情報処理装置
JPS6019532B2 (ja) エラー検出制御方式
JPH11338594A (ja) 接触不良検出回路
JPS6213697B2 (ja)
JPS63281539A (ja) 誤りデ−タ発生回路
JPS60164844A (ja) 制御回路の故障検出方式
JPH0743798B2 (ja) 自動動作確認試験装置
JPS63200250A (ja) キヤツシユ記憶装置の擬似障害発生方式
JPH03292024A (ja) 伝送装置の自己診断方式
JPS63180872A (ja) 電子計算機システム
JPS62203244A (ja) ハ−ドウエア診断方式
JPH0778521B2 (ja) 複数のボ−ドを持つシステムの診断装置
JPH04321140A (ja) エラー発生部指摘方法および装置
JPH06208479A (ja) 情報処理装置の診断方式