JPS6213697B2

JPS6213697B2 -

Info

Publication number: JPS6213697B2
Application number: JP54005243A
Authority: JP
Inventors: Takeo Seki
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1979-01-19
Filing date: 1979-01-19
Publication date: 1987-03-28
Also published as: JPS5597652A

Description

【発明の詳細な説明】本発明はクロツク監視方式に関し、特にクロツ
ク発生回路で作成したクロツクを複数の論理回路
パツケージに分配するようにした情報処理装置に
おけるクロツク監視方式に関する。

クロツクにより論理動作が行なわれる情報処理
装置において、クロツク系回路に故障が起きた場
合、システムダウンにつながる。

このため従来は、クロツク発生回路の近くにク
ロツク検出回路をもうけ、クロツクの有無を監視
しクロツクが停止した場合、エラー信号を発生す
るようにしていた。これによれば、クロツク発生
回路自体が障害を起した場合には、直ちに障害個
所を指摘でき特に問題はない。

ところが、クロツク発生回路は正常に動作して
いても、論理回路への分配経路の途中で障害が発
生してクロツクが正常に伝送されないとき、障害
個所の探索は非常に難しくなる。この理由は、ク
ロツク系回路の故障は予測できない動作結果を生
じるため、診断プログラムでの指摘が難しいから
である。このため、保守者の技術力に頼つている
が、時として長時間の調査を必要としシステムの
稼動率を下げることになる。

本発明は上記問題点を解決することを目的と
し、そのため、本発明は複数の論理回路パツケー
ジからなる情報処理装置において、装置を構成す
る各論理回路パツケージ内に、通常時にクロツク
が供給されていることを確認するクロツク検出回
路と、該クロツク検出回路が正常に働くことを確
認するためのテスト回路とからなるクロツク監視
回路をもうけ、各論理回路パツケージの上記クロ
ツク監視回路からの出力信号を表示するよう構成
するとともに、上記クロツク検出回路は遅延回路
と複数のセツト・リセツト形フリツプフロツプを
具備し、クロツクを上記遅延回路に入力し、クロ
ツクと上記遅延回路からのタイミング出力により
上記複数のフリツプフロツプを各々異なるタイミ
ングで、クロツク幅より大きく、クロツク周期よ
り小さい時間の間保持させ、上記複数のフリツプ
フロツプがすべてオフでありクロツク抜けの状態
を示しているとき、および各フリツプフロツプの
正出力と負出力が共に論理“１”を出力しクロツ
クが立上つたままの状態を示しているとき、エラ
ー信号を発生するようにしたことを特徴とする。

以下、本発明を図面により説明する。第１図は
本発明による実施例のクロツク監視方式を示す図
であり、図中、１はクロツク発生回路、２はクロ
ツク作成・分配回路、３−１〜３−ｎは論理回路
パツケージ、４−１〜４−ｎはクロツク監視回
路、５はクロツクエラー表示回路である。クロツ
ク発生回路１で発生した基本クロツクはクロツク
作成・分配回路２で所定の時間幅に調整された
後、各論理回路パツケージ３−１〜３−ｎに供給
される。各パツケージにおいてクロツクはクロツ
ク監視回路４−１〜４−ｎに入力され、正常にク
ロツクが送られてきているかどうかチエツクされ
る。また、各パツケージのクロツク監視回路から
の出力信号であるエラー信号はクロツクエラー表
示回路５へ入力され、各パツケージのエラー信号
の状態がパツケージ毎に表示される。このエラー
表示方法は各パツケージ自身に表示する、集
中監視装置にまとめて表示する、操作卓のデイ
スプレイに表示する、などの種々の方法を用いる
ことができる。

第２図は実施例のクロツク監視回路の詳細であ
り、クロツク検出回路とテスト回路からなつてお
り、テスト回路の出力はクロツク検出回路の入力
に接続されている。第３図は実施例のクロツク検
出回路のタイムチヤートである。

従来のクロツク検出回路として第４図に示すよ
うなコンデンサの充放電を利用したクロツク検出
回路がよく知られている。

しかし、従来のクロツク検出回路では、クロツ
クが常に論理“１”となるような故障を起してい
る場合はエラーを検出できないため、入力のクロ
ツクを反転したものを入力とするもう１つのクロ
ツク検出回路が必要であつた。このとき、論理
“１”となる期間と、論理“０”となる期間が異
なる場合、クロツク検出回路においては抵抗、コ
ンデンサの素子の値を変えねばならない。また、
CML論理素子を使用したパツケージに利用する
場合、論理の高電位と低電位間の電位差が少ない
ため、精度が高い素子を使用したり、あるいは第
４図における点の電位を高めるためにもう１つ
の電源を使用する等の方法をとらねばならず、価
格的に高価なものとなる。

上記問題点を解決するために本発明によるクロ
ツク監視方式では第２図に示すクロツク検出回路
を使用する。第２図において、FFはセツトリセ
ツト形フリツプフロツプ、D₁〜D₃は遅延回路、
G₁，G₃，G₄はアンドゲート、G₂はノアゲートで
ある。セツトリセツト形フリツプフロツプは第２
図の右上に示されるような回路形式で構成され
る。いま、第２図のクロツク検出回路に周期Ｔな
るクロツクが供給されたとし、遅延回路D₁の出
力端子C₁，C₂，C₃の遅延時間をそれぞれT₁，
T₂，T₃とするとき、T₁＜T₂＜Ｔ＜T₃＜T₁＋Ｔな
る関係を満しているとすると、フリツプフロツプ
Ａ，Ｂの各出力Ｑは第３図に示すタイムチヤート
のＡ，Ｂのようにある一定時間だけクロツクを保
持する。

このように、クロツクが供給されている状態で
あればノアゲートG₂の出力は論理“０”となつ
ている。また、通常は、フリツプフロツプＡ，Ｂ
の正出力Ｑと負出力Ｑは排他的な出力をとるた
め、アンドゲートG₁，G₃の出力も論理“０”と
なつている。

従つて、ゲートG₁，G₂，G₃のドツト・オア
（DOT OR）出力ＣおよびアンドゲートG₄の出力
は論理“０”となり、クロツク回路に故障がない
ことを示している。

いま、クロツク回路が故障して、クロツクが論
理“０”に固定された場合、少くともT₃時間後
にはフリツプフロツプＡ，Ｂの出力Ｑはともに論
理“０”となり、ノアゲートG₂の出力は論理
“１”となり、ドツト・オアの出力Ｃも論理
“１”となる。

つぎに、クロツクが論理“１”に固定された場
合は、少くともT₃時間後にはフリツプフロツプ
Ａ，Ｂのセツト端子Ｓ、リセツト端子Ｒともに論
理“１”となり、フリツプフロツプＡ，Ｂの正出
力Ｑ、負出力ともに論理“１”となり、アンド
ゲートG₁，G₃の出力は論理“１”となり、ドツ
ト・オアの出力Ｃも論理“１”となる。

ドツト・オアの出力Ｃが論理“１”で、クロツ
クストツプ状態信号がオフであればアンドゲート
G₄の出力は論理“１”となり、クロツク回路に
故障があることを示すことができる。

ただし、上記の説明はフリツプフロツプＡ，Ｂ
の正出力Ｑと負出力が同時に変化したと考えた
場合であり、実際はＱとは同時に変化しないた
めゲートG₁，G₃の出力で静的ハザードを生じ
る。このハザードによりエラー信号が出力される
のを防ぐためドツト・オアＣとゲートG₄の間
に、ゲート数段分の遅延時間をもつ遅延回路D₂
を使用したハザード吸収回路を置いている。

また、クロツクストツプ状態信号は、装置がク
ロツクストツプ状態時に、フリツプフロツプＡ，
Ｂを強制リセツトするとともにアンドゲートG₄
からエラー信号が出力されるのを抑止する。

遅延回路D₃は、出力端子C₄での遅延時間がT₄
であり、T₄はクロツクの周期Ｔより大きくして
あり、装置がクロツクストツプ状態から解除され
たとき、少くとも最初のクロツクが到達されるま
での間にエラー信号が出力されるのを抑止するた
めのものである。

第２図のテスト回路は、通常時は、クロツク作
成・分配回路から供給されているクロツクを各ク
ロツク検出回路に入力して、常時クロツクを監視
させており、クロツク検出回路をテストする場合
は、テストデータとして、クロツク、論理
“１”、論理“０”のどれかを選択して各クロツク
検出回路に入力する。

ただし、論理“０”の選択は、テスト状態で、
クロツク指定、論理“１”指定のどちらも指定し
ない場合である。

上記説明のように、本方式によれば、通常時は
各パツケージに供給されているクロツクを常時監
視し、もしクロツクに故障があれば、その旨を各
パツケージ単位に表示することにより、クロツク
故障を使用者に知らせることができる。

使用者からの連絡により、保守者がパツケージ
交換等の処置により直ちに装置の回復を行えるた
め、平均修理時間を短縮することができる。

したがつてシステムの稼動率を向上させること
ができる。

また、本方式は、クロツク検出回路をテストす
る回路をもつので、定期保守時等に、クロツク検
出回路をテストし、その正常性を確認できるため
クロツク検出回路が正しく動くことの保証性を高
めることができる。

【図面の簡単な説明】

第１図は本発明による実施例のクロツク監視方
式を示す図、第２図は実施例のクロツク監視回路
の詳細図、第３図は実施例のクロツク検出回路の
タイムチヤート、第４図は従来のクロツク検出回
路である。図中、１はクロツク発生回路、２はクロツク作
成・分配回路、３−１〜３−ｎは論理回路パツケ
ージ、４−１〜４−ｎはクロツク監視回路、５は
クロツクエラー表示回路である。

Claims

【特許請求の範囲】

１複数の論理回路パツケージからなる情報処理
装置において、装置を構成する各論理回路パツケ
ージ内に、通常時にクロツクが供給されているこ
とを確認するクロツク検出回路と、該クロツク検
出回路が正常に働くことを確認するためのテスト
回路とからなるクロツク監視回路をもうけ、各論
理回路パツケージの上記クロツク監視回路からの
出力信号を表示するよう構成するとともに、上記
クロツク検出回路は遅延回路と複数のセツト・リ
セツト形フリツプフロツプを具備し、クロツクを
上記遅延回路に入力し、クロツクと上記遅延回路
からのタイミング出力により上記複数のフリツプ
フロツプを各々異なるタイミングで、クロツク幅
より大きく、クロツク周期より小さい時間の間保
持させ、上記複数のフリツプフロツプがすべてオ
フでありクロツク抜けの状態を示しているとき、
および各フリツプフロツプの正出力と負出力が共
に論理“１”を出力しクロツクが立上つたままの
状態を示しているとき、エラー信号を発生するよ
うにしたことを特徴とするクロツク監視方式。