SU980027A1 - Устройство автоматического контрол электронных систем - Google Patents
Устройство автоматического контрол электронных систем Download PDFInfo
- Publication number
- SU980027A1 SU980027A1 SU813236065A SU3236065A SU980027A1 SU 980027 A1 SU980027 A1 SU 980027A1 SU 813236065 A SU813236065 A SU 813236065A SU 3236065 A SU3236065 A SU 3236065A SU 980027 A1 SU980027 A1 SU 980027A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- elements
- decoder
- state
- Prior art date
Links
Landscapes
- Control By Computers (AREA)
Description
1
Изобретение относитс к автоматическому контролю и может быть использовано при контроле электронных систем различного назначени .
Известно устройство дл контрол и диагностики, содержащее ЭВМ, источники стимулирующих воздействий, измерители реакций объекта контрол , коммзп-атор, соединенные через контроллер лини ми св зи С ЭВМ 1 .
Недостатком данного устройства вл етс значительное врем реакции вследствие большого объема логической обработки в ЭВМ и отсутствие средств повы- щени достоверности контрол .
Наиболее близким к предлагаемому вл етс устройство, содержащее ЭВМ, контроллер, преобразователь в код реакций объекта контрол , источники стимулирующих воздействий и коммутатор, соединенные с ЭВМ 2 .
Недостатками известного устройства вл ютс большое врем контрол из-за больщого объема логической обработки
информации в ЭВМ, низка достоверность контрол из-за отсутстви диагностики неисправности при разовых сбо х и низкий дискрет поиска неисправностей.
Цель изобретени - повышение достоверности и быстродействи контрол .
Поставленна цель достигаетс тем, что в устройство, содержащее ЭВМ, соединенную через контроллер с управл ю ,Q шим входом коммутатора, входы коммутатора соединены с источником стимулирующих СИГН6ШОВ, а выходы - с входами объекта контрол , введены три шифратора, шесть регистров пам ти, п ть элементов
)5 эквивалентности, дешифратор, четырнадцать элементов ИЛИ, причем входы первого шифратора соединены с выходами коммутатора , а выход - с магистральными шинами контроллера, входы второго и тре20 тьего шифраторов соединены между собой и с выходами объекта контрол , а выходы соединены соответственно с входами п того и шестого регистров пам ти, входы первого, второго, третьего и четвертого регистров пам ти соединены с магистраль ными и соответствующими адресными шинами контроллера, выходы первого и второго регистров пам ти соединны с соответствующими входами первого элемента эквивалентности, выходы третьего и п того регистров пам ти соединены с соответствующими входами второго элемента эквивалентности, выходы четверуго- го и п того регистров пам ти соединены , с соответствующими входами третьего элемента эквивалентности, выходы третье го и шестого регистров пам ти соединены с соответствующими входами четвертого элемента эквивалентности, выходы чет- вертого и щестого регистров пам ти соединены с соответствующими входами п того элемента эквивалентности, выходы первого, второго, третьего, четвертого и п того элементов эквивалентности соеди- нены соответственно с п тью входами дешифратора , начина с мл ад ще го разр да, выходы дешифратора с тридцать первого по двадцать восьмой, с двадцать седьмог по двадцать четвертый, с двадцать третьего по двадцатый, с дев тнадцатого по шестнадцатый соединены с четырьм входами первого, второго, третьего и четвертого элементов ИЛИ соответственно, выходы дешифратора с первого по четвер ть1й, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соеди нены с входами п того элемента ИЛИ, а его выход соединен с входом прерывани ЭВМ, выходы дешифратора нулевой, п ты шестой, дев тый, дес тый, п тнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по п тнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы дешифратора с первого по третий, седьмой , одиннадцатый соединены с входами восьмого элемента ИЛИ, выходы дешифра тора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами дев того элемента ИЛИ, выходы дешифра тора, первый, четвертый, п тый и выход третьего элемента ИЛИ соединены с входами дес того элемента ИЛИ, выходы де шифратора нулевой, шестой, дев тый, п т надцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифрато ра вторе, восьмой, дес тый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, п тый, шестой, дев тый , п тнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы деифратора с п того по седьмой, с дев того по одиннадцатый, с тринадцатого по п тнадцатый соединены с входами четырнадцатого элемента ИЛИ, выходы логических элементов ИЛИ первого, четвертого , с п того по четырнадцатый и. нулевой выход дещифратора подключены к выходным шинам устройства. На чертеже представлена схема устройства . Устройство содержит коммутатор 1, управл емый от ЭВМ 2, шифраторы 3-5, контроллер 6, магистральные шины 7, регистр 8 пам ти кода воздействи , регистр 9 пам ти контрольного кода воздействи , регистр 1О пам ти эталонной реакции объекта контрол на код воздействи , выдаваемый ЭВМ ; регистр 11 пам ти эталонной реакции объекта контрол на контрольный код воздействи , выданного на о&ъект контрол (ОК), регистр 12 пам ти реакции объекта контрол ; регистр 13 пам ти реакдии объекта контрол ; логические элементы 14-18 эквивалентности; дешифратор 19 с выходными шинами 20 -51, логические элементы ИЛИ 5255 с выходами 56 - 59 и логические элементы ИЛИ 60-69. Входами устройства вл ютс входы шифраторов 4 и 5. Выходами устройства вл ютс выходы коммутатора 1 и выходы логических элементов ИЛИ 52 - 55, во -69 и выход 2О дешифратора 19, соединенные с выходными шинами устройства . Устройство работает следующим образом .I ЭВМ 2 содержит в своей пам ти последовательность выдачи воздействий на объект контрол и его логическую модель , котора обеспечивает возмсвкность формировани эталонной реакции объекта контрол при въщаче на него воздействи . ЭВМ 2 через контроллер 6 вьщает код стимулирующего воздействи на коммутатор 1 и в регистр 8. Стимулирующее воздействие с выхода коммутатора 1 поступает на объект контрол и на вход шифратора 3, с выхода которого контрольнъ1Й код стимулирующего воздействи , вьщан- ного на объект контрол , поступает на вход . .регистра 9 и через контроллер 6 на ЭВМ 2. С выходов регистров 8 и 9 кодовые сообщени поступают на входы элемента 14 эквивалентности.
59S0027.6
При совпадении кодов на входах эле-ти соединены со входами дешифратора ГЭ,
мента 14 эквивалентности на его выходе причем элемент 18 эквивалетности сопо вл етс сигнал логической единицы, что свидетельствует о соответствии выданного на объект контрол воздействи заданному от ЭВМ 2.
После выдачи воздействи на объект контрол ЭВМ 2 формирует кодовое сообщение , соответствующее эталонному состо нию объекта контрол при условии О вьщачи на него запланированного воздей- стви , и выдает его через контроллер 6 на регистр 10. Если коды на входах элемента 14 эквивалентности не совпадают, то ЭВМ 2 формирует дополнительно кодо- 5 вое сообщение, соответствующее эталонно .му состо нию объекта контрол при условии выдачи на него воздействи , соответствуй щего контрольному коду, зарегистрированному шифратором 3, и вьщает его через контроллер 6 на регистр 11. При совпадении кодов на входах элемента 14 эквивалентности кодовое сообщение в регистре il не вьщаетс . Реакци объекта контрол на выданное воздействие воспринимаетс двум шифра торами 4 и 5. С их выходов кодовые рообшени поступают на входы регистров 12 и 13. С выхода регистра Ю код поступает на входы элементов 15 и 17 эквивалентности. С выхода регистра 11 код поступает на входы элементов 16 и 18 эквивалентности. На вторые входьг элементов 15 и 16 эквивалентности поступает код от регистров 12, а на вторые входы элементов 17 и 18 эквивалентности - от регистра 13. Совпадение кодов на входах элементов 15 и 17 экв валентности сввдетельствует о том, что реакци объекта контрол ,прин та ши- фраторами 4 и 5, соответствует эталонному состо нию объекта контрол при вы даче запланированного воздействи . Совп дение кодов на входах элементов 16 и . 18 эквивалентности свидетельствует о соответствии реакции объекта контрол стимулирующему воздейс-геию, зарёгист. рированному шифратором 3. Комбинаци состо ний въхходов логи- , . „ ческих элементов 14-18 эквивалентное ти позвол ет сделать заключение о состо нии Норма, Не норма , Неопределенность каждого элемента системы и объекта контрол . Поскольку каждый элемент 14 - 18 эквивалентности имеет на выходе два л( гических состо ни , то всего имеетс 2 решений. Выходы элементов эквивалентно
Claims (2)
- единен с входом младщего разр да, элемент 17 - с входом второго разр да и т. д., элемент 14 - с входом старщего разр да. Выходы 20 ... 51 дешифратора 19 вл ютс соответственно выходами О... 31 и соединены с входами элементов ИЛИ 52 - 55, 60 - 69 по принципу 20 аналогичности заключений о состо нии соответствующих элементов устройства автоматического контрол и обгэкта контрол следующим образом: элемент ИЛИ 52 - ОК в состо нии Не норма; элемент ИЛИ 55 - устройство контрол в состо нии Норма; элемент ИЛИ 60 - ОК в состо нии Норма; элемент ИЛИ 61 коммутатор 1, шифратор 3 в состо НИИ Неопределенность; элемент 62 ИЛИустройство контрол в состо нии Не норма ; элемент 63 ИЛИ - коммутатор 1 в состо нииНе норма; элемент 64 ИЛИ- шифратор 3 в состо нии Не норма; элемент 65 ИЛИ - шифратор 4 в состо - нии Не норма ; элемент 66 ИЛИ - шифратор 4 в состо нии Неопределенность; элемент 67 ИЛИ - шифратор 5 в состо нии Не норма ; элемент 68 ИЛИ - шифратор 5 в состо нии Неопределенность; элемент 69 ИЛИ - элементы 14 - 18 эквивалентности в состо нии .НЕ выход 20 дешифратора 19 - элементы . 14-18 эквивалентности в состо нии Неопределенность. Заключение Неопределенность обозначает , что имеющимис средствами место неисправности определить невозможно, а существует список элементов устройства контрол с возможной неисправностью. Сйнако такое заключение может быть лшпь в случа х возникновени неисправности в двух-трех местах одновременно, поэтому веро тность заключени не превышает . ... . Отсутствие какого-либо заключени может быть только в случае неисправности всех логических элементов устройства контрол . С выхода элемента ИЛИ 60 сигнал подаетс на вход прерывани ЭВМ 2. При ,, „,, oi по влении на выходе элемента ИЛИ 6О сигнала ОК норма ЭВМ 2 получает через систему прерывани уведомлени об успешном завв{ иении контрол состо1ши объекта контрол по данному стимулирующему воздействию к формирует вьщачу следующих воздействий. Введение дополнительного эталонного состо ни объекта контрол ОК в регистр 798 11 и анализ состо ни всех., элементов эквивалентности позвол ет значительно повысить достоверность принимаемого решени об исправном (неисправном) состо нии объекта контрол или устройства контрол . Аппаратна реализаци предлагаемого изобретени позвол ет существенно повысить быстродействие устройства автоматического контрюл за счет уменьшени объема логической обработки в ЭВМ. Это позвол ет уменьшить требуемые от ЭВМ ресурсы, что дает возможность использовать в такой системе малые и микроЭВМ , Введение сигнала ОК норма на вход прерывани ЭВМ обеспечивает контроль в темпе работы объекта контрол . Формула изобретени Устройство автоматического контрол электронных систем, содержащее ЭВМ, соединенную через контроллер с управл ющим входом коммутатора, входы коммутатора соединены с источником стимулирующих сигналов, а выходы - с входами объекта контрол , отличающеес тем, что, с целью повьщлени достовернос ти и быстродействи контрол , в него введены три шифратора, шесть рюгистрюв пам ти, п ть элементов эквивалентности, дешифратор, четырнадцать элементов ИЛИ причем входы первого шифрзатор соединены с выходами коммутаторза, а выход - с магистральными шинами контрюллера, вхо ды второго и третьего шифраторов соеди:нены между собой и с выходами объекта контрол , а выходы соединены соответственно с входами п того и шестого регист ров пам ти, входы первого, вторюго, третьего и четвертого регистрюв пам ти соединены с магистральными и соответствующими адресными шинами контроллер, выходы первого и вторюго регистрюв пам ти соединены с соответствующими входами первого элемента эквивалентности, выходы, третьего и п того регистрюв па- м ти соединены с соответствующими входами второго элемента эквивалентности, выходы четверзтого и п того регистрюв пам ти соединены с соответствующими входами третьего элемента эквивалентнос ти, выходы третьего и шестого регистров пам ти соединены с соответствующ гми входами четвер)того элемента эквивалент- ности, выходы четвертого и шестого рзе- гистрюв пам ти соединены с соответствую щими входами п того элемента эквивален 7 ности, выходы первого, второго, третьего, четвертого и п того элементов эквивалентности соединены соответственно с п тью входами дещифратора, начина с младшего ризркща, выходы дешифратор с тридцать первого по двадцать восьмой, с двадцать седьмого по двадцать четвертый, а двадцать трютьего по двадцатый, с дев тнадцатого по шестнадцатый соединены с четырьм входами первого, вторюго, трэе- тьего и четверггого элементов ИЛИ соответственно , выходы дешифратора с первого по четвертый, седьмой, восьмой, с одиннадцатого по четырнадцатый и выходы первого, второго и третьего элементов ИЛИ соединены входами п того элемента ИЛИ, а его выход соединен с входом прерывани ЭВМ, выходы дешифратора нулевой, п тый, шестой, дев тый, дес тый, п тнадцатый соединены с входами шестого элемента ИЛИ, выходы дешифратора с первого по п тнадцатый и выходы второго, третьего и четвертого элементов ИЛИ соединены с входами седьмого элемента ИЛИ, выходы- дещифратора с первого по трэетий, седьмой, одиннадцатый соединены .с входами восьмого элемента ИЛИ, выходы дешифратора четвертый, восьмой, с двенадцатого по четырнадцатый соединены с входами дев того элемента ИЛИ, выходы дешифратора первый, четвертый, п тый и выход третьего : элемента ИЛИ соединены с входами дес того элемента ИЛИ, выходы дешифратора нулевой, шестой , дев тый, п тнадцатый соединены с входами одиннадцатого элемента ИЛИ, выходы дешифратора второй, восьмой, де-i с тый и выход второго элемента ИЛИ соединены с входами двенадцатого элемента ИЛИ, выходы дешифратора нулевой, п тый, шестой, дев тый, п тнадцатый соединены с входами тринадцатого элемента ИЛИ, выходы дешифратора с п того по седьмой, с дев того по одиннадцатый, с тринадцатого по п тнадцатый соединены с входами четырнадцатого элемента ИЛИ, выхоцы логических элементов ИЛИ первого , четвертого, с п того по четырнадцатый и нулевой выход дешифратора подключены к выходным шинам устройства. Источники информации, прин тые во внимание при экспертизе 1.Комплекс технических средств М-6ООО АСВТ-М.ТУ 25.01.698.72.
- 2.Клисторин И. Ф., Подзин А. Е. Принцип пострхэени систем контрол и диагностирювани цифрювой электронной аппаритуры, - Приборы и системы управлени , 1978, № 2.III
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813236065A SU980027A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство автоматического контрол электронных систем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813236065A SU980027A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство автоматического контрол электронных систем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU980027A1 true SU980027A1 (ru) | 1982-12-07 |
Family
ID=20938744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813236065A SU980027A1 (ru) | 1981-01-12 | 1981-01-12 | Устройство автоматического контрол электронных систем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU980027A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4694964A (en) * | 1983-11-07 | 1987-09-22 | Ekkehard Ueberreiter | Device for conveying components particularly integrated chips, from an input magazine to an output magazine |
-
1981
- 1981-01-12 SU SU813236065A patent/SU980027A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4694964A (en) * | 1983-11-07 | 1987-09-22 | Ekkehard Ueberreiter | Device for conveying components particularly integrated chips, from an input magazine to an output magazine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3697698A (en) | Pari-mutuel off-track betting system | |
SU980027A1 (ru) | Устройство автоматического контрол электронных систем | |
JPH0160860B2 (ru) | ||
SU1644169A1 (ru) | Устройство дл контрол системы обработки прерываний | |
SU930628A1 (ru) | Селектор импульсов | |
SU921093A1 (ru) | Пересчетное устройство | |
SU1683018A1 (ru) | Устройство дл контрол обмена информацией | |
SU1363226A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
SU706845A1 (ru) | Устройство дл сравнени кодов | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU1179350A1 (ru) | Устройство дл контрол микропрограммного автомата | |
SU883911A1 (ru) | Устройство дл контрол микропрограммного автомата | |
SU584323A1 (ru) | Устройство дл контрол блоков передачи информации | |
SU1115242A1 (ru) | Пересчетное устройство | |
SU884147A1 (ru) | Устройство контрол счетчика | |
SU813432A1 (ru) | Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA | |
SU1005063A2 (ru) | Система дл контрол электронных устройств | |
SU1651362A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU928360A1 (ru) | Устройство дл контрол времени выполнени программ | |
SU966914A1 (ru) | Двоичный счетчик с контролем ошибок | |
SU1394181A1 (ru) | Устройство дл проверки электрических межразъемных соединений | |
SU1430959A1 (ru) | Устройство дл контрол хода микропрограмм | |
SU972515A1 (ru) | Устройство дл контрол блоков управлени операци ми | |
SU637819A1 (ru) | Устройство дл диагностировани аппаратуры передачи данных | |
SU1218385A1 (ru) | Устройство дл прерывани резервированной вычислительной системы |