SU972515A1 - Устройство дл контрол блоков управлени операци ми - Google Patents

Устройство дл контрол блоков управлени операци ми Download PDF

Info

Publication number
SU972515A1
SU972515A1 SU803219104A SU3219104A SU972515A1 SU 972515 A1 SU972515 A1 SU 972515A1 SU 803219104 A SU803219104 A SU 803219104A SU 3219104 A SU3219104 A SU 3219104A SU 972515 A1 SU972515 A1 SU 972515A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
elements
register
inputs
control
Prior art date
Application number
SU803219104A
Other languages
English (en)
Inventor
Александр Владимирович Сушкевич
Григорий Петрович Мировицкий
Вячеслав Николаевич Огнев
Сергей Николаевич Семичев
Original Assignee
Тульское Высшее Артиллерийское Инженерное Орденов Ленина И Октябрьской Революции Училище Им.Тульского Пролетариата
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тульское Высшее Артиллерийское Инженерное Орденов Ленина И Октябрьской Революции Училище Им.Тульского Пролетариата filed Critical Тульское Высшее Артиллерийское Инженерное Орденов Ленина И Октябрьской Революции Училище Им.Тульского Пролетариата
Priority to SU803219104A priority Critical patent/SU972515A1/ru
Application granted granted Critical
Publication of SU972515A1 publication Critical patent/SU972515A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть исполь зовано дл  контрол  элементов и цепей выработки управл ющих сигналов в различных устройствах цифровйх вычисли-, тельных машин и других дискретных автоматов.
Известно устройство дл  контрол  микропрограммного автомата, содержащее два элемента И, элемент Ш1И, триггер и линию задержки. Это устройство обнаруживает отсутствие сигнала на. выходе контролируемого /автомата Г1 Однако это устройство предназначено дл  контрол  автоматов, у которых каждый момент времени сигнал по вл етс  только на одном из выходов . . .
Наиболее близким к изобретению техническим решением  вл етс  устройство дл  контрол  цепей управлени  операцишли, coдepжaщef два регистра , схему функции ошибки,элемент задержки и элементы И и ИЛИ.
Б известном устройстве выработка устройством управлени  заданных наборов сигналов контролируетс  путем сравнени  контролируемых наборов с некоторыми этсшонными наборами L2j.
Однако известное устройство сложно и малонадежно. Кроме того,оно не обеспечивает обнаружение ошибок, св занных с выработкой одним и тем же элементом двух последовательных сигналов, один из которых  вл етс  ложным. Кроме того, в известном устройстве имеетс  лини  задержки на врем  выполнени  каждой из контроли10 руемых операций дл  установки в соответствующее состо ние разр дов второго регистра. Следовательно, возни; кает необходимость построени  линий задержки дл  каждой операции, так
15 как врем  их выполнени  и наборы управл к цих сигналов различны. На .построение таких линий задержки при большом наборе контролируемых операций (в современных ЭВМ SOrlOO операций)
20 будет затрачено до 50% оборудовани  всего устройства контрол .
Контролируемые сигналы поступают через группу элементов ИЛИ на вход
25 установки в нуль соответетвук дих разр дов регистра и через вторую группу элементов и, и элемент. ИЛИ. на вход установки в единицу триггера контрол . На вторые входы элементов И второй группу поступают. сигналы с нулевых выходов соответствующих разр дов регистра. Запись этгшонного кода в регистр производитс  с элементов И первой группы, первые входы которых соединены группой входов шин операций, вторые - с входом записи эталонных кодов. Единичные выходы регистра и триггера соединены с узлом фиксации ошибки. Триггер контрол  обеспечивает контроль по влени  ложных сигналов управлени . Цель изобретени  - расширение функциональных возможностей устройства путем обнаружени  двойных сигналов , из которых один ложный, и упрощение устройства. Поставленна  цель достигаетс  тем, что в устройство, содержащее р гистр, первую группу элементов И, группу элементов ИЛИ и узел фиксации ошибки, причем первые входы эле ментов И первой труппы  вл ютс  группой входов кодов операций устройства , вход записи эталонных кодо устройства соединен с вторыми входа ми элементов И первой группы, выход которых соединены с единичными входами триггеров регистра, нулевые вх ды которых соединены с выходами соо ветствующих элементов ИЛИ группы, входы которых подключены к выходам контролируемого устройстваj единичные выходы триггеров регистра-соеди нены с группой входов узла фиксации ошибки, выход которого  вл етс  выходом устройства, а первый вход опрашивающим входом устройства, введены втора  группа элементов И; элемент ИЛИ и триггер контрол , при чем второй вход узла фиксации . ошибк соединен с единичным выходом тригге ра контрол , единичный вход которог соединен с выходом элемента ИЛИ, входы которого соединены с выходами элементов И второй группы, первые входы которых соединены с нулевыми выходами соответствующих триггеров регистра, а вторые входы - соединены с выходами соответствующих элементов ИЛИ группы. На чертеже приведена блоктсхема устройства дл ,контрол  цепей управлени  операци ми. Устройство содержит регистр 1, триггер 2 контрол , первую группу элементов И, вторую группу 4 элеме тов И, группу 5 элементов ИЛИ, эле мент ИЛИ б, узел 7 фиксации ошибки вход 8 записи эталонных кодов, опрашивающий вход 9, группу 10 входо кодов операций, rpyhny входов 11, выход 12 устройства. Входы установки в единицу разр д регистра 1 объединены в определенн комбинаци х в группу в соответстви с управл ющими сигналами, вырабатываемыми при выполнении операций. Кажда  группа подключена к одному из элементов И первойгруппы 3, управл емь:х сигналами операций с группы входов 10. Входы установки в нулб .регистра 1 подключены к выходам элементов ИЛИ группы 5, На входы которых поступают контролируемые сигналы из блока управлени  операци ми. Единичные выходы-регистра 1 подключены к группе входов узла 7 фиксации ошибки . Вход установки в единицу триггера 2 контрол  соединен с выходом элемента ИЛИ б, на вход которого поступают сигналы с элементов И второй группы 4. На вторые входы элементов И второй группы 4 поступают сигналы с выходом соответствующих элементов ИЛИ группы 5, а на первые - с нуле- . вых выходов соответствующих разр дов регистра ,1. Узел 7 фиксации ошибки может быть выполнен в виде группы двухвходовых элементов И, первые входы которых соединены с опрашивающим входом 9, а вторые входы - соединены с единичными выходами триггеров регистра 1 и триггера 2 контрол . Выходы элементов И группы соединены с элементом ИЛИ, выход которого  вл етс  выходом узла 7 фиксации ошибки. Сигнал ошибки будет формироватьс  на выходе 12, если к моменту по влени  сигнала на .опрашивающем входе 9 хот  бы один из триггеров, соединенных с узлом 7 фиксации ошибки, будет находитьс  в единичном состо нии. Перед началом выполнени  каждой из операций, регистр 1 и триггер 2 контрол  устанавливаютс  в нулевое : состо ние. После-расшифровки кода .1 очередной операции сигнал операции подаетс  на первый вход одного из элементов И первой группы 3. Одновременно подаетс  сигнал через вход в записи эталонного кода, на вторые входы элементов И первой группы 3 и контрольный эталонный код заноситс  в регистр 1. При выполнении операции контролируемые сигналы поступают : на входы соответствующих разр дов регистра 1, установленные ранее в единицу сигналом с выхода одного из элементов И первой группы 3, устанавлива  их в нуль. Кроме того, управл ющие сигналы поступают на элементы И второй группы. 4. Сигналов на этих эле,ментов выходах не будет, так как на нулевых выходах соответствующих разр дов регистра 1 будут сигналы, соответствующие коду 0. При правиль-. ном функционировании цепей управлени  операци ми регистр 1 к концу операции фиксирует нулевой код, и триггер 2 контрол  находитс  в нулевом состо нии.
В том случае, если один из конт- poлиpye ыx сигналов не будет выработан схемой управлени , в соответствющем раэр.чде регистра 1 после выполнени  операции зафиксируетс  код единицы, который поступает на узел фиксации ошибки, при опросе которой по oпpaluивaюttte fy входу 9 вырабатываетс  сигнал ошибки на выходе 12.
Таким образом, отсутствие управлющего сигнёша определ етс  по окончании выполнени  операции.
Работа схемы при вь аботкег ложного управл ющего сигнала происходит следующим образом.
Так как соответствуюпщй разр д регистра 1 находитс  в нулевом состо нии, то сигнал с его нулевого выхода открывает соответствующий элмент И второй группы 4. Ложный управл ющий сигнал, поступающий на соответствующий вход установки в нуль соответствующего разр да регис ра 1, не измен ет его состо ни , но проходит через элементы И второй группы 4 и элемент ИЛИ 6 и устанав-ливает триггер 2 контрол  в единичное состо ние. Сигнал с единичного выхода триггера 2 контрол  поступает на второй вход узла фиксации ошибки, котора  вырабатывает сигнал оищбки на выходе 12. Следовательно, выработка ложного управл ющего сигнала обнаруживаетс  сразу же при его возникновении.
Работа схемы при поступлении ложного сигнала по одной и той же цепи после выработки истинного сигнала управлени  происходит следуюощм образом. Первый контролируемый сигнал переводит соответствующий разр д регистра 1 в нулевое состо ние, в дальнейшем обнаружение ложного сигнала происходит так же, как указывалось вьвце.
Таким образом, предлагаемое устройство позвол ет упростить процесс обнаружени  ошибки в цеп х упоавлени  операци ми.

Claims (2)

1.Авторское свидетельство СССР № 391563, кл. G Об F 11/02, 1969.
2.Автс ское свидетельство СССР
5 401998, кл. G 06 F 11/00, 1971 (прототип).
SU803219104A 1980-12-17 1980-12-17 Устройство дл контрол блоков управлени операци ми SU972515A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803219104A SU972515A1 (ru) 1980-12-17 1980-12-17 Устройство дл контрол блоков управлени операци ми

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803219104A SU972515A1 (ru) 1980-12-17 1980-12-17 Устройство дл контрол блоков управлени операци ми

Publications (1)

Publication Number Publication Date
SU972515A1 true SU972515A1 (ru) 1982-11-07

Family

ID=20932328

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803219104A SU972515A1 (ru) 1980-12-17 1980-12-17 Устройство дл контрол блоков управлени операци ми

Country Status (1)

Country Link
SU (1) SU972515A1 (ru)

Similar Documents

Publication Publication Date Title
US4956807A (en) Watchdog timer
SU972515A1 (ru) Устройство дл контрол блоков управлени операци ми
US4852095A (en) Error detection circuit
US3056108A (en) Error check circuit
SU1651362A2 (ru) Устройство дл контрол последовательности чередовани импульсных сигналов
SU962913A1 (ru) Устройство дл фиксации сбоев электронно-вычислительной машины
SU1348838A2 (ru) Система дл контрол электронных устройств
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA
SU739526A1 (ru) Устройство дл сравнени двух чисел
SU921093A1 (ru) Пересчетное устройство
SU1378050A1 (ru) Пересчетное устройство с контролем
SU1160415A1 (ru) Устройство дл контрол дешифратора
SU955072A1 (ru) Устройство дл проверки функционировани логических схем
SU1265993A1 (ru) Распределитель импульсов с контролем
SU470810A1 (ru) Устройство дл обнаружени ошибок в контрольном оборудовании
SU1140138A1 (ru) Устройство дл считывани информации
SU1485246A1 (ru) Устройство для индикации регистров эвм с контролем
SU1029176A1 (ru) Устройство дл ввода аналоговой информации
SU881678A1 (ru) Устройство дл контрол терминалов
RU2079165C1 (ru) Устройство для отсчета времени
SU1474662A1 (ru) Устройство контрол операций ввода-вывода
SU401998A1 (ru) УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ
SU1218385A1 (ru) Устройство дл прерывани резервированной вычислительной системы
SU1120333A1 (ru) Устройство дл контрол коммутации информационных каналов
SU1756892A1 (ru) Устройство дл обнаружени ошибок в регистре сдвига