SU1756892A1

SU1756892A1 - Устройство дл обнаружени ошибок в регистре сдвига

Info

Publication number: SU1756892A1
Application number: SU904824830A
Authority: SU
Inventors: Геннадий Иванович Климович; Сергей Николаевич Лобков
Original assignee: Ростовское высшее военное командно-инженерное училище ракетных войск им.Неделина М.И.
Priority date: 1990-05-14
Filing date: 1990-05-14
Publication date: 1992-08-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении контролируемых систем. Цель изобретени - расширение области применени устройства . На первый блок 2 определени четности завод тс выходы всех разр дов контролируемого регистра 1 сдвига, который представл ет собой сигнатурный анализатор, и выход триггера 9 четности, где формируетс предсказанный сигнал четности. Единичный сигнал с выхода блока 2 через элемент ИЛИ 5 поступает на информационный вход триггера 8 ошибки, формиру сигнал неисправности на выходе 15 устройства. Работа сумматора 17 по модулю два контролируемого регистра 1 дублируетс вторым блоком 3 определени четности, единичный сигнал с выхода которого через элемент ИЛИ 5 также поступает на вход триггера 8 ошибки. Начальна установка триггера 9 четности осуществл етс с помощью элементов И 6, 7. Изменение состо ни триггера 9 при сдвиге информации в контролируемом регистре 1 осуществл етс с помощью сумматора 4 по модулю два. 1 ил. (Л С

Description

75

СП ОИзобретение относитс к автоматике и вычислительной технике и может быть использовано при построении контролируемых систем.|

Целью изобретени вл етс расширение области применени устройства,

На чертеже приведена функциональна схема устройства.

Устройство содержит контролируемый регистр 1, первый 2 и второй 3 блоки определени четности, сумматор м одулю два, элемент ИЛИ 5, элементы И 6 и 7, триггер 8 ошибки, триггер 9 четности, тактовый вход 10, параллельный информационный вход 11, вход 12 строба записи и последова- тельный информационный вход 13 контролируемого регистра 1, вход 14 четности устройства, выход 15 устройства, сдвиговый регистр 16 контролируемого регистра 1, сумматор 17 по мбдулю два контролируемого регистра 1. i

Контролируемый решстр 1 сдвига представл ет собой сиг натурный анализатор, который состоит из сдвигового регистра 16 и сумматора 17 по модулю два, с помощью которого осуществл етс сложение по модулю два содержимого разр дов, участвующих в обратной с в зи, и подаче результата сложени на вход младшего разр да регистра 16.|

Устройство работает следующим образом .

Информаци в параллельном коде выставл етс на параллельном информационном входе 11 устройства, при этом на вход 14 четности устройства подаетс бит, дополн ющий параллельный код на входе 11 устройства до четности. В зависимости от значени бита четности открываетс либо элемент И 6, либо элемент И 7. По единичному импульсу, поступающему на вход 12 строба записи устройства, информаци с параллельного информационного входа 11 устройства заноситс в регистр 16 контролируемого регистра 1 сдвига, сбрасываетс (устанавливаетс в нулевое состо ние) триггер 8 ошибки и триггер 9 четности переходит в состо ние, дополн ющее состо ние регистра 16 до четности. Первый блок 2 определени четности вычисл ет четность ( содержимого регистра 16 и триггера 9 четности , Если содержимое четно, то на информационный вход триггера 8 ошибки через элемент ИЛИ 5 поступает нулевой сигнал, в противном случае - единичный. По фронту тактового импульса, поступающего на вход 10 устройства, происходит сдвиг содержимого регистра 16, а также изменение состо ни триггера 9 четности на Ьротово- положное при наличии единичного сигнала

на его счетном входе. Така необходимость может возникнуть, если сдвиг содержимого регистра (дл определенности положим, что сдвиг осуществл етс в сторону старшего

разр да) приводит к изменению четности содержимого регистра 16 и триггера 9 четности . Если при сдвиге содержимого реги-- стра 16 утер но (сдвинуто) значение старшего разр да, равное 1 (О), а в млад0 ший разр д заноситс значение О (1), то дл сохранени четности содержимого системы регистр 16 - три(гер 9 четности необходимо заменить состо ние последнего на противоположное.

5 Таким образом, по фронту импульса, подаваемого на тактовый вход 10 устройства, происходит сдвиг содержимого регистра 16 сдвига и синхронизаци записи информации , подаваемой с выхода сумматора 4 по

0 модулю два на счетный вход триггера 9 четности. По спаду тгктового импульса происходит запись информации по информационному входу в триггер 8 ошибки, Если переходы регистра состо ни в состо5 ние выполн ютс верно, то на выходе пер- вого блока 2 определени четности поддерживаетс нулевой сигнал и триггер 8 ошибки остаетс в нулевом состо нии. При возникновении ошибки в переходах регист0 ра 16 контролируемого регистра 1 нарушаетс четность его содержимого и триггера 9 четности, что переключает триггер 8 ошибки в единичное состо ние, которое вызывает по вление сигнала ошибки на выходе 15

5 уст ройства. В этом случае, когда возникает ошибка в работе сумматора 17 по модулю два. вход щего в состав контролируемого регистра 1 сдвига с линейными обратными св з ми, на выходе второго блока 3 опреде0 лени четности по вл етс единичный сигнал несравнени , который через элемент ИЛИ 5 поступает на информационный вход триггера 8 ошибки и по спаду тактового импульса на выходе 15 устройства по вл етс

5 единичный сигнал ошибки.

При использовании устройства в составе системы встроенного контрол МСВТ сигнал с выхода 15 может быть подан на вход прерывани микропроцессора, кото0 рый. прекратив выполнение основной программы , переходит к программе обработки прерывани дл вы влени причин его возникновени ,

В устройстве предусмотрена возмож5 ность Организации самоконтрол . Дл этого одновременно с подачей информации на параллельный информационный вход 11 устройства на вход 14 четности устройства необходимо принудительно подать сигнал (1 или О), дополн ющий до нечетности

кодовую комбинацию на входе 11 устройства . Тогда по спаду тактового импульса на выходе 15 устройства вырабатываетс сигнал ошибки, который свидетельствует о работоспособности основных цепей контрол устройства.

В том случае, когда регистр сдвига с линейными обратными св з ми работает в режиме сигнатурного анализатора, информаци от объекта контрол поступает на последовательный информационный вход 13 устройства, на который в режиме генератора псевдослучайной последовательности подаетс константный сигнал.

Таким образом, при использовании устройства возможно обнаруживать ошибки в работе регистра сдвига с линейными обратными св з ми, что позвол ет с достаточно большой эффективностью производить проверку правильности его функционировани как на этапе производства, так и при эксплуатации в составе системы встроенного контрол МСВТ или системы кодировани и декодировани информации.

Расширение функциональных возможностей предлагаемого устройства позволит проводить контроль как обычного регистра, так и сдвигового регистра с обратными св з ми с помощью одних и тех же аппаратных средств.

Claims

Формула изобретени Устройство дл обнаружени ошибок в регистре сдвига, содержащее два блока определени четности, сумматор по модулю два, два элемента И и триггер четности, причем 1-е информационные входы первого блока определени четности (1 S i m), где m - разр дность контролируемого регистра) образуют первый параллельный информационный вход устройства дл подключени к параллельному информационному выходу контролируемого регистра, первый информационный вход сумматора по модулю два подключен к старшему разр ду первого параллельного информационного входа устройства дл подключени к параллельному информационному выходу контролируемого регистра, отличающеес тем, что,

с1 целью расширени области применени устройства, в него введены элемент ИЛИ и триггер ошибки, причем выходы первого и второго блоков определени четности соединены с соответствующими входами элемента ИЛИ, выход которого соединен с информационным входом триггера ошибки, выход которого вл етс выходом устройства , тактовые входы триггера четности и триггера ошибки объединены и образуют тактовый вход устройства дл подключени к тактовому входу контролируемого регистра , первый вход первого элемента И, пр мой вход второго элемента И и нулевой вход

триггера ошибки объединены и образуют установочный вход устройства дл подключени к входу записи контролируемого регистра , выходы первого и второго элементов И соединены соответственно с единичным и

нулевым входами триггера четности, пр мой выход которого соединен с (т+1)-м информационным входом первого блока определени четности, j-e информационные входы второго блока определени четности

образуют второй параллельный информационный вход устройства дл подключени к разр дам параллельного выхода контролируемого регистра, участвующим в образовании обратной св зи (1 j г), где г число разр дных выходов контролируемого регистра, участвующих в образовании обратной св зи), (г+1)-й информационный вход второго блока определени четности образует первый последовательный информационный вход устройства дл подключени к последовательному информационному входу контролируемого регистра, второй информационный вход сумматора по модулю два и (г+2)-й информационный вход второго

блока определени четности объединены и образуют второй последовательный информационный вход устройства дл подключени к последовательному информационному выходу контролируемого регистра , выход сумматора по модулю два соединен со счетным входом триггера четности , второй вход первого элемента И и инверсный вход второго элемента И подключены к входу четности устройства.