SU1088001A1 - Устройство дл контрол цепей управлени операци ми - Google Patents

Устройство дл контрол цепей управлени операци ми Download PDF

Info

Publication number
SU1088001A1
SU1088001A1 SU823537459A SU3537459A SU1088001A1 SU 1088001 A1 SU1088001 A1 SU 1088001A1 SU 823537459 A SU823537459 A SU 823537459A SU 3537459 A SU3537459 A SU 3537459A SU 1088001 A1 SU1088001 A1 SU 1088001A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
inputs
output
outputs
bus
Prior art date
Application number
SU823537459A
Other languages
English (en)
Inventor
Григорий Петрович Мировицкий
Александр Владимирович Сушкевич
Original Assignee
Тульское высшее артиллерийское инженерное училище им.Тульского пролетариата
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тульское высшее артиллерийское инженерное училище им.Тульского пролетариата filed Critical Тульское высшее артиллерийское инженерное училище им.Тульского пролетариата
Priority to SU823537459A priority Critical patent/SU1088001A1/ru
Application granted granted Critical
Publication of SU1088001A1 publication Critical patent/SU1088001A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

1. УСТРОЙСТВО ДЛЯ КОНТ-РОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ ОПЕРАЦИЯМИ , содаржащее группу алемев тов И, подключенных первыми входами к соответствующим шинам Сигналы операции, вторыми входами - к шиае Запись, а выходами к еджичным входам соотвегстцуюших разр дов ре . гистра, соединенных 11улевыми входами с шиной Установка и с coorBeiv стцуюшими шина1уш Контропируемыо сигналы .пр мыми выхоаами- с першдм BSQ iaoM блока опрецепени  ошибки, а внверсиыми выходами - с первыми входами второй группы элементов И, пошпючеввых вторыми входами к соответствующим I 13 :.МЙ1 I W , i; f;. - . Г. fI . . iS Г шинам Контролируемые сигналы, отличающее-с   тем, что, с целью повышени  быстродействи  yciw. рЫ(ства, в него введен вт(фой регистр, каждый разр д кот(фого соединен с ву леш.4Ьл BXOji.cK- с шиВ|А Устешовка нул , единичными вхеоами - с выходами соответствующих элементов И второй группы , а пр мыми выходами - с BTOIXJM вход{ЯИ1 блока шределенв  ошибки, выход которого  вл етс  выходом устриАства, а третий ВХОД соединен с шиной Оксшчани  шераюш. 2. Устрой тво по п. 1, о т л и ч аю . щ е е с   тем, что бл(Ж ощюделени  ошибки содержит перзый элемент ИЛИ, подюхк енный входами к первоь входу (Л блока определени  (шибки, а выходом с к первому ВХОДУ третьего ал лента И, св занного вторым входом с третьим S ьхоАом блока шределени  ошибки, а ВЫХОДОМ с первым входом второго элемента ИЛИ, подключенного вторыми вхо . дами и выхвд( л соответственно к второ00 Му ВХОДУ в ВЫХОДУ блока определени  сх ошибки.

Description

.jSiS SS - ffi
Изобретение относитс  к вычислительной технике и может быть испош зовано дл  контрол  правильности функциоШ1р0вани  элементов и цепей ныработки управл ющих сигналов в различных
устройствах цифровых вычислительных машин и других дискретных автоматов, а также дл  автмлатической локализации мест пс« влеШ1  ошибок.
Известно устройство Дл  контрол 
1%1икропрограммнот0 автомага, содержащее два элемента И , элемент ИЛИ, триппер и линию задержки. Это устройство обнаруживает отсутствие управл ющего сигнала на Быкще контролируем« го автомата Cl 3
Однако данное устройство предназначено дл  контрол  автоматов, у которых в каждый момент времени сигнал nt  вл етс  тсиько на из выходов, а в устройствах управлени  ЭВМ управл ющие сигналы мохут по вл тьс  на нескольких выходах однежременно.
Кроме того, устройство не позвол ет обнаруживать место возникнсюени 
Наиболее близким к изобретению техническим решением решением  вл емс  устройство, содержащее регистр, перщпю и вторую группу элементе И, узел фиксации ошибки, причем первые входы элементов И первой группы  вл ютс  группой входов кодов операций устройства , вход записи эталонных кодов устрейства соединен со вторыми входами всех элементов И первой группы, единичные входы триггеров регастра соедивен| 1 с группой входов узла фиксации ошибки, выход которого  вл етс  выxoAc vi устройства, а первый эход опрашивающим твкопал устройства.
Устройство обеспечивает . контрспь элементов и цепей выработки управл юших сигналов устройством управлени , использующей принцип сравнени  контролируемых сигналю с эталонными наборами , и обнаруживает ошибки в любой из цепей управлени  2 .
Однако известное устройство не обеспечивает автоматическое определение места по влени  ложного сигнала.
Устройство предназначено дл  автоматического выполнени  заданной программы решени  задачи Путем принудительной координации работы всех уст . ройс машины. Это осуществл етс 
путем посылки в различные узлы и блоки машины управл ющих сигналов в ( тределенные моменты времени. Набор управл ющих сигналов и моменты их поступлени  в другие узлы и блоки ЭВМ завис т от выполн емой операции, поэтому в устройствах управлени  ЭВМ имеютс  схемы управлени  -каждой выполн емс  операцией, Вхоа каждой из схем управлени  операцией соединен с выхоаом дешифратора кода операции.
Работа устройства управлени  при выполнении программы происходит следутошим образом.
По команде Пуск устройство управлени  формирует управл ющие сигналы, под действием которых прдасходит обработка адреса ксыанды программы решаемой задачи, В соответствии с а pecMvi команды из запоминающего устройства выбираетс  команда, код операции которой поступает на дешифратор кода операций устройства управлени  и -дешифрируетс . Сигнал с одного из выходов дешифратора. Соответствующий коду операции, подготавливает к работе схему управлени  соответствующей операцией .
Устройство управлени  вырабатывает сигнал Запуск, который запускает только ту схему управлени  операцией, . на вход которой подаетс  сигнал с выхода дешифратора кода операции. управлени  операцией в определенные мименты времени вырабатывает управл кшше сигналы, которые поступают в Другие узлы и блоки машины, где производитс  преобразование информации в соответствии с правилами выпшнени  операции. По окончании выработки управл ющих сигналов схема уп-«внени  шерацией вырабатывает сигнал Окончание операции, который запускает устройство управлени  на обработку следующего адреса команды программы решаемой задачи. Весь процесс повтор етс  до тех пор, пока не поступит команда с операцией останова, по которой ЭВМ прекращает решение задачи и останавливаетс  .
Наличие сбоев или отказов в устройстве управлени  при выполнении операций приводит к неправильному функционированию других узлов и блоков ЭВМ, получению неправильного рег льтата решени  задачи.
Целью изобретени   вл етс  повышение быстродействи  устройства.
Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цепей управлени  операци ми, содержащее первую группу элементов И, подключенных первыми входами к соотвегствук ащм . шинам Сигналы шерапии, вторы«ч ми входами - к шине Запись, а выхооами - к единичным входам соогвет ствуьэших разр дов регйсгра, соединенных нулевыми входами с шиной Устано ка нул  и с соответствукицикш шинами Контролируемые сигналы, пр мыми выходами - с первым входом блока оп« ределени  ошибки, а инверсными выхо дами - с первыми входами второй группы элементов И, подключенных вторыми входами к cooTBieTCTBytoitiHM шинам Контролируемые сигналы, введен втор регистр каждый разр д которс го соединей нулевым входом с шиной Установка нул , еданичными входами - с дами соответствующих элементов И второй группы, а пр мыми выходами - с вторым входом блока определени  ошиб- ни, выход которого  вл етс  выходом устройства. БЛОК определени  ошибки содержит первый элемент ИЛИ, подключенный BXt к первому vx.of блока определени  ошибки, а выходом - к первому входу третьего элемента PI, св занного вторым вхоою { с шиной Окончание операции, а выхйдом - с первым входом второго элемента ИЛИ, подключенного входами и выходом соответственно к BT рому BXOJ: и выходу блока шределени  ошибки. На фиг. 1 дана блок- ;хема устройCTBaf на фиг. 2 а, б, в - временные диаграммы работы устройства. Устройство содержит первый и второй регистры 1 и 2, первую группу элементов И 3-5, вторую группу элеме тов И 6-8, блок 9 определени  ошибки, с BTopbiM, первым, третьим входами 10-12 и выходом 13, шину 14 сигнала Запись, шины 15 Сигналы операции шины Контролируемые в игналы 16, Установка в нуль 17. БЛОК определени  ошибки содержит первый и второй элементы ИЛИ 18 и 19 и третий элемент И 20. Пр мые выходы регистров 1 и 2 подключены дл  инднкации их состо ни  В качестве элементов индикации могут быть использованы электрические лампошш , светодиоды, элементы индикации и т.п.. В качестве элементов пам ти разр г дов регистра 1 используютс  элементы пам ти - триггеры, у которых изменение состо ни  производитс  по заднему фронту импульса. В качестве запоми- ающих элементов разр дов регистра 2 огут быть использованы любые запс чивакшие элементы. Устройство работает следующим образом . Перед началом работы регистры 1 и 2 устанавливаютс  в нулевое состо ние за счет поддчи сигнала по шине 17 котсфа  соединена с шиной Установка в нуль ЭВМ. После дешифрации кода операции, которую необходимо выполнить ЭВМ, сигнал операции с дешифратора кода операции устройства управлени  подаетс  по одаой из шин 15 на один из элементов И первой группы 3-5 устрой-, сгва дл  контрол  цепей управлени  и на одну из схем управлени  операцией устройства управлени  ЭВМ. При подаче сигнала Запуск запускаетс  выбранна  схема управлени  операци ми устройства управлени  ЭВМ. Сигнал Запуск поступает также в устройство Дл  контрол  цепей управле1ш  по шине 14 Запись. Сигнал с выхода одного из элементов И первой группы 3-5 на вход которого поступает сигнал по шине 15, поступает на вход устаноааки в единичное состюние тех разр дов регистра 1 которые со ответствуют управл ющим сигналам, вырабатываемым при вьшолнении данной операции. Таким образсйл, в регистре 1 заноситс  код, соответствующий управп кицкм сигналам выполн емой операции. При выполнении операции схема упраь лени  операцией вырабатывает управл ющие сигналы в определенные М( менты времени, которые поступают в другие УЗЛЫ и блоки ЭВМ, а также в устргЛство дл  контрол  цепей управлени ,по шинам 16. Сигналы поступают на вход установки в нуль соответствующих разр дов ре- шстра 1, установленных ранее в единичное состо ние. Кроме того, контролируемые сигналы поступают на элементы И второй группы 6-8. Сигналы на выходах данных элементов не присутствуют, так как на инверсных выходах сортветствук. щих разр дов регистра 1 по вл ютс  ситоалы, соответствующие . коду О. По заднему фронту контролируемых сигналов соответствующие разр ды регистра 1 устанавливаютс  в нулевое состо ние. Следовательно, при правильном ,функционировании цепей управлени  операци ми в регистре 1 и 2 к концу йперации фиксируютс  нулевые коды. После выработки необходимых сигналов схема управлени  операци ми устройства t1O упразвпени  вырабаплвдег сигнал Окончавиё оперении когорый nociynaer по шине 12 на опрос блока 9 определени  ошибки. Сигнал на выходе блока 9 определени  щиибки не присугсгвуег, гак как на вхоАЫ элеменгое ИЛИ 18 и 19 полаюгс  сигналы с пр мых выхопос регксгрсш 1 и 2, соогвегсгл кшие коду OV На фиг. 2а представлена временна  диаграмма дл  контрол  сигналов 16-1, i&-i2. Дл  случа , при гаьтолненни операции вырабатываетс  сигнал 16-1. В том слзгчае, если один из контре лирзгемых сигналов не будет выработан схемой управлени  шерапией, то в данном разр де регистра 1 после выпопвени  операции зафиксирг етс  код единицы котороый поступает по одной из шин первого входа 11 блока 9 определени  ошибки, пра опросе которой по третьему вхоцу (12) сигналом Окончание операции на выходе 13 по витс  сигнал Ошибка. Сигнал Ошибка npciynaeT в ЭВМ и прекращает ее pa6oiy. 2 б представлена временна  дааграмма дл  контрол  сигналов 16-1 м 16 дл  случа , когда пр  выполнении операции должен быть выработан сигнал 16-1, но он отсутствует. Таким образом, отсутствие управл ющего сигнала определ етс  по 1жончании операции, а разр да регистра 1, который находитс  в единичном состо ни 4шксирует цепь, котора  не обеспечила выработку необходимого управл ющего сигнала. Работа устройства при выработке схемой управлени  операци ми лажного управл ющего сигнала пршсходит еледующим образом. Лоокный управл ющий сигнал поступае на вход установки в нуль соответст гющего разр да регистра 1 ,и на первый вход соответствующего элемента И второй группы 6-8. Так как в данном разр де регистра 1 зафиксирован код О, то на его инверсном выхоДе по вл етс  код, соответствующий единице, который поступает на второй вход соо1«етствующего элемента И второй группы 6-8. На выходе соответствующе ро элемента И второй группы 6-8 по вл етс  сигнал 1 который поступает на вход установки в единицу соответствующего разр да регистра 2. Данный разр д регистра 2 устанавливаетс  в единичное состо ние и с пр мого выхода разр да ni ciynaeT по одной из шин второго входа . Ю на блок 9 определени  шиибки. Данный сигнал поступает на один из входов элемента ИЛИ 19, проход  через который выдаетс  на выход 13 как сигнал Ошибка. На фиг. 2в представлена временна  диаграмма дл  контрют  сигналов 16-1 и 16-2 дл  случа , когда npi выполнении операции должен быть выработан топь- ко сигнал 16-1, но также выработан схемой управлени  операци ми сигнал 16-2. Таким образом, выработка ложного упсавл5аощего сигнала определ етс  сразу же после его возникновени , а номер разр да регистра 2, который находитс  в единичном состо нии, фиксирует цепь, котора  выработала ложный сигнал. Работа устройства при условии, что в одной и той же цепи выработаны два управл ющих сигнала, один из которых  вл етс  ложным, происходит следующим образом. Первый кштршируемый сигнал поступает на соответствующий разр д регист ра 1 и устанавливает его в нулевое состо ние. Далее работа пршсходит, как указывалось выше,, при поступлении Ложного контролируемого скгкапа. Так как при выработке ложного упраьл к цего сигнала ЭВМ останавливаетс  и в регистре 1 мдасет находитс  код, отличный от нул , то дл  определени  цепи, в которой возникла шиибка, необхо димо Ьначала проверить состо ние разр дов регистра 2 и только в том случае, если он находитс  в нулевом состо нии, прове жть состо ние разр дов регистра 1 и определить цепь, в которой не вырабомн управл ющий сипгал. Устройство обеспечивает сокращение времени локализации мест возникновени  ошибок путем контрш  правильности поступлени  зшравл ющих сигналсш и автоматического определени  мест возникновени  шшбки.
ij
ча4J
CM
«o

Claims (2)

1. УСТРОЙСТВО ДЛЯ КОНТ-РОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ ОПЕРАЦИЯМИ, содержащее первую группу элементов И, подключенных первыми входами к соответствующим шинам 'Сигналы операции', вторыми входами - к шине 'Запись', а выходами - к еджичным входам соответствующих разрядов ре. гистра, соединенных Нулевыми входами с шиной 'Установка нуля и с соответствующими шинами 'Контролируемые сигналы'.прямыми выходами- с первым входом блока определения ошибки, а инверсны• ми выходами - с первыми входами вто- .
рой группы элементов И, подключенных вторыми входами к соответствующим шинам 'Контролируемые сигналы', отличающееся тем, что, с целью повышения быстродействия устройства, в него введен второй регистр, каждый разряд которого соединен с нулевым входом с шиной 'Установка нуля*, единичными входами - с выходами соответствующих элементов И второй группы, а прямыми выходами - с вторым входом блока определения ошибки, выход которого является выходом устройства, а третий вход соединен с шиной 'Окончания операции'.
2, Устройство по н. 1, о т л и чающее с я тем, что блок определения ошибки содержит первый элемент ИЛИ, подключенный входами к первому входу блока определения ошибки, а выходом к первому входу третьего элемента И, связанного вторым входом с третьим входом блока определения сшибки, а выходом с первым входом второго элемента ИЛИ, подключенного вторыми входами и выходом соответственно к второму входу н выходу блока определения ошибки. .
1088001 2
SU823537459A 1982-12-14 1982-12-14 Устройство дл контрол цепей управлени операци ми SU1088001A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823537459A SU1088001A1 (ru) 1982-12-14 1982-12-14 Устройство дл контрол цепей управлени операци ми

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823537459A SU1088001A1 (ru) 1982-12-14 1982-12-14 Устройство дл контрол цепей управлени операци ми

Publications (1)

Publication Number Publication Date
SU1088001A1 true SU1088001A1 (ru) 1984-04-23

Family

ID=21044556

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823537459A SU1088001A1 (ru) 1982-12-14 1982-12-14 Устройство дл контрол цепей управлени операци ми

Country Status (1)

Country Link
SU (1) SU1088001A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Авторское свидетельство № 391563, кд. Q 06 F 11/12, 1969. 2. Авторсксе свидетельство СССР № 972615, 06 F 11/26, 1980. (S4) *

Similar Documents

Publication Publication Date Title
US4796211A (en) Watchdog timer having a reset detection circuit
SU1088001A1 (ru) Устройство дл контрол цепей управлени операци ми
US5327362A (en) System for detecting a runaway of a microcomputer
SU1179375A1 (ru) Устройство дл контрол больших интегральных схем пам ти
RU2099777C1 (ru) Устройство для поиска перемежающихся отказов в микропроцессорных системах
SU1661768A1 (ru) Устройство дл контрол цифровых блоков
SU1575182A1 (ru) Устройство дл распределени заданий процессорам
SU1522215A2 (ru) Устройство дл контрол выполнени программ
SU842720A1 (ru) Устройство дл контрол параметров
SU1348838A2 (ru) Система дл контрол электронных устройств
RU2029986C1 (ru) Устройство для контроля
SU1410048A1 (ru) Устройство сопр жени вычислительной системы
SU1304026A1 (ru) Устройство прерывани
RU1820383C (ru) Устройство дл контрол дешифраторов
SU1157544A1 (ru) Устройство дл функционально-параметрического контрол логических элементов
SU1756892A1 (ru) Устройство дл обнаружени ошибок в регистре сдвига
SU1252785A1 (ru) Устройство дл контрол схем управлени
SU1029146A1 (ru) Устройство дл контрол интегральных схем
SU813432A1 (ru) Устройство дл контрол микро-пРОгРАММНОгО ABTOMATA
SU1478337A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
SU1354195A1 (ru) Устройство дл контрол цифровых узлов
SU1265774A1 (ru) Устройство дл временного контрол операций ввода-вывода
SU1023398A1 (ru) Устройство дл контрол блоков пам ти