Изобрет.ение относитс к вычислительной технике, в. частности к средствам контрол цифровых модулей и может быть использовано дл целей функциональной проверки и диаг (ностики неисправностей средств вычислительной техники и автоматики в процессе их производства и тех ческого обслуживани . Известно устройство дл контрол интегральных схем, содержащее этало ную интегральную схему, входы котор подключены к выходам буферных элеме тов, блок сравн-ени , соединенный с выходами буферных элементов и эталонной интегральной схемы, блок инд кадии, соединенный входами с выхода ми буферных элементов . и блока -сравн ни 1 . . Недостатком этого устройства вл етс отсутствие возможности останова выдачи текста на.том набор в;;котором обнаружено несравнение сигналов обеих схем или останова при возникновении ожидаемой комбина . ции сигналов на выводах контролируе 1,мой схемы. , . Наиболее близким к изобретению вл етс устройство дл контрол ин тегральных схем,содержащее эталонну интегральную схему,выходы которой подключены к первым входам блока о сравнени ,вторые..входы которой соед нены с первыми выходами буферных эл ментов и .первыми входами дешифратор блока индикации и селектора состо ний вторые входы селектора состо ний соединены с вторыми выходами буферных элементов, вторыми входал и блока индикации и вторыми входами дешифратора, третьи входы которого соединены -с выходами блока сравнечк ни и третьими входами блока индикации , четвертый вход дешифратора соединен с выходом селектора состо ний, выход дешифратора соединен.с выходом устройства, первые входы которого соединены с входами буферных элементов 2., Недостатком известного устройства вл ютс .; ограниченные функциональные возможности. В устройствах цифровой вычислительной техники часто встречает применение последовательностных интегральных микросхем таким образом , что выводы начальной установки этих микросхем, не используютс или в схеме устройства используютс микросхемы, у которых эти входы вообще ртсутствуют. При проверке блоков этих; устройств после выдачи питани на провер емую и эталонную интегральные микросхемы они )ir установить с в различные состо ни . Вследстви этого исключаетс возможность проверки блоков с помощью устройств, использук них принцип сравнени- выходных сигналов микросхем без предвариг тельной установки этих микросхем в идентичные состо ни . Однако в известном устройстве контрол отсутствует возможность такой установки, К недостаткам устройства следует отнести также низкую производительно ность при анализе качества и полнотытеста путем наблюдени состо ни выводов контролируемой и эталонной микросхем, проводимое после останова вьщачи теста на каждом наборе, т.е. в шаговом режиме. В услови х промышенного производства средств цифровой вычислительной техники при разработке контрольных тестов дл проверки цифровых блоков широкой и чистоизмен кщейс номенклатуры этот фактор может быть решающим при выборе контрольного оборудовани дл анализа тестов. Предлагаемое устройство в значительной мере :устран ет недостатки известных устройств Целью изобретени вл етс расширение функциональных возможностей устройства. Поставленна цель достигаетс тем, что в устройство дл контрол интегральных схем, содержащее эталонную интегральную схему, выходы которой подключены к первым входам блока сравнени , вторые входы которого соединены с первыми выходами блока буферных элементов и первыми входами дешифратора, блока индикации и селектора состо ний, BTOpbie входы котррого подключены к вторым выходам блока буферных элементов и,к вторым входам дешифратора и блока индикации, третьи входы которого соединены с выходами блока сравнени и с третьими входами дешифратора, четвертыми входами подключенного к выходам селектора состо ний, введены первый и второй регистры и блок элементов И-НЕ, первые входы которого соединены с вторыми выходами блока буферных элементов , вторые входы.- с выходами первого регистра, третьи входы - с выходами второго регистра, а выходы с .входами.эталонной интегральной схемы. . . - . На чертеже представлена блоксхема предлагаемого устройства.. Устройство .содержит св занный с входами-1 и- 2 устройства блок. буферных элементов 3,.входы 4 и 5 устройства , св занные с вторым регистром 7, блок 8 элементов И-НЕ эталонную интегральную.схему 9, блок 10 сравнени , блок 11 индикаЦ .ИИ, селектор 12 состо ний, дешифратор 13. Устройство работает следующим образом. Входы Г и 2 устройства подключаютс к выводам выбранной интегральной схемы цифрового блока и к /входам этого блока прикладываетс тест, вырабатываемый некоторым внешним устройством задани тестов. Сигналы, возникающие на входах контролируемой интегральной схемы в каждом такте теста поступают на входы 1 устройства и через элементы блока 3 на входы блока 8. В зависимости от состо ни разр дов регистра 6 блок 8 коммутирует на вход эталонной интегральной схемы 9 сигналы с соответствующих этим разр дам выходов блока 3 или выходов регистра 7. Выходные сигналы контролируемой интегральной схемы через входы 2 устройства и блока 3 передаютс в блок сравнени 10, который производит срав-. нение этих сигналов с выходными сигналами эталонной интегральной схемы 9 и вудает сигнал о результатах сравнени на один из входов дешифратора 13. С выходов блока 3 сигналы поступают также на входы селектора 12, который производит сопоставление их значений с значени ми, установл ными в нем предварительно, и при со падении выдает сигнал на вход деши ратора 13. Кроме этого сигнала и сигнала блока 10 сравнени в дешиф . тор 13 поступают также сигналы с в дов блока 3, отражающие результат проверки сигналов контролируемой интегральной схемы на отклонение от допустимых значений потенциалов О. Дешифратор 13 анали зирует в каждом такте теста значеп ни всех указанных сигналов и при наличии условий вырабатывает сигна останова вьщачи теста. Услови ми останова могут быть о клонение сигналов на выводах контро лируемой интегральной схемы .за пределы областей потенциалов и О, несовпадение логических значений выходных сигналов контролируемой и эталонной интегральных схем, совпадение логических значени сигналов; на выводах контролируемой интегральной микросхемы с значени ми , предварительно заданными в селе торе 12. При каждом из указанных условий блок; 11 обеспечивает индикацию логических .значений сигналов выводов контролируемой интегральной схемы, результатов сравнени ее выходов и выходов.эталонной схемы, результатов .допускового контрол , ; При контроле с помощью предлагае мого устройства цифровых блоков с последовательностными интегральными микросхемами и при отсутствии у этих микросхем входов начальной ,установки или применении микросхем без использовани входов начальной установки устройство осуществл ет останов выдачи теста rto завершению начальной установки провер емой микросхемы. Останов происходит при сравнении логических значений сигналов на выводах этой микросхемы со значени ми, записанными в селектор 12. Затем с входа 4 устройства в регистр 61 заноситс информаци , определ юща прохождение информации от регистра 7 на те вы- воды эталонной схемы, воздейству на которые определенным тестом можно привести эталонную схему в состо ние, идентичное провер емой. Занесение этого теста в регистр 7 осуществл етс через вход 5 устройства. Достижение идентичного состо ни эталонной и провер емой схем фиксируетс блоком 10 и регистр рируетс блоком 11, после чего осуществл етс запись информации с входа 4 устройства в регистр 6 дл осуществлени коммутации выходов буферных элементов блока 3 через блок S на входы эталонной схемы 9. Затем начинаетс выдача теста с набора, на котором осуществлен останов. При проверке качества теста дом моделировани неисправностей в регистр 6 производитс запись инфор-. мации, коммути.рующейчерез блок 8 на исследуемый вывод {или выводы) эталонной интегральной схемы 9соответствующий ей выход (или выходы) регистра 7. Затем в этот разр д (или разр ды) регистра 7 заноситс в зависимости от моделируемой неисправности посто нна или О . Если тест позвол ет обнаруживать смоделированную неисправность то блок 10 фиксирует несравнение реакций эталонной микросхемы9 и провер емой, о чем выдает информацию в блок 11 и сигнал останова в дешифратор . Если при моделировании неисправно ности несравнение не наступает, этот факт говорит об отсутствии полноты теста. Тест считаетс некачественным и тоебукшим доработки. В тех случа х когда при включении питани микросхемы установились в различные состо ни , введение регистра 7 -, регистра 6 и блока 8 позвол ет установить эталонную схему 9 путем выдачи на нее определенного теста в состо ние, идентичное провер е-. мой, и тем самым исключить случаи ложной браковки интегральных микросхем при контроле цифровых объектов. При проверке качества теста вв.едение перечисленных признаков в устройство позвол ет повысить произво- .
51029146
дител1 ность проверки путеммодели- Расвшрение класса контролируеровани одиночных и груповых неисп« мых объектов и повышение производиравностей по выводам эталонной тельности при проверке качества мйкр осхемы, .при этом проверка тес- теста устройством с применением
та производитс в автоматическом. изобретени позвол ет получить
режиме.- значительный экономический эффект.