KR970003824B1 - 판독 전용 시퀀스 컨트롤러 - Google Patents

판독 전용 시퀀스 컨트롤러 Download PDF

Info

Publication number
KR970003824B1
KR970003824B1 KR1019930024252A KR930024252A KR970003824B1 KR 970003824 B1 KR970003824 B1 KR 970003824B1 KR 1019930024252 A KR1019930024252 A KR 1019930024252A KR 930024252 A KR930024252 A KR 930024252A KR 970003824 B1 KR970003824 B1 KR 970003824B1
Authority
KR
South Korea
Prior art keywords
clock pulse
circuit
counter
read
signal
Prior art date
Application number
KR1019930024252A
Other languages
English (en)
Other versions
KR940012084A (ko
Inventor
요시가쯔 쿠제
Original Assignee
요시가쯔 쿠제
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시가쯔 쿠제 filed Critical 요시가쯔 쿠제
Publication of KR940012084A publication Critical patent/KR940012084A/ko
Application granted granted Critical
Publication of KR970003824B1 publication Critical patent/KR970003824B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

없음.

Description

판독 전용 시퀀스 컨트롤러
제1도는 본 발명에 따른 판독 전용 시퀸스 컨트롤러의 평면도.
제2도는 제1도의 컨트롤러의 측면도.
제3도는 본 발명의 제어유닛의 회로도.
제4도는 다른 실시예의 회로도.
*도면의 주요부분에 대한 부호의 설명*
1 : 판독 클럭 펄스 제어 유닛2 : 출력 릴레이 유닛
4, 5 : 단자 유닛6 : EPROM
7, 9 : 코넥터8 : 트랜지스터 어레이
10 : 디스플레이11 : 전원 스위치
13 : 파일럿 램프14 : 이상 표시 디스플레이
15 : 개시 스위치16 : 리세트 스위치
17 : 입력단자18, 19 : 프리세트 코드 스위치
20 : 스위칭 레귤레이터22, 23, 28, 46, 50, 53, 55, 57, 59, 70 : 인버터
24 : 제1플립플롭 25 : 트랜지스터
26, 58, 69 : 슈미트 회로27, 76, 77 : 채터 방지 회로
29, 30,40, 41 : 프리세터블 다운 카운터
31 : 제2플리플롭
33 : 원 숏 펄스 발생 회로 34 : 제3플립플롭
36 : 제4플립플롭38, 52 : 클럭 펄스 발생회로
42 : 제5플립플롭45 : 제5플립플롭
49 : 제7플립플롭67 : 센서
본 발명은 공작기계를 순차적으로 제어하기 위한 판독 전용 시퀀스 컨트롤러에 관한 것이다.
일반적으로, 소형인 시퀀스 컨트롤러는 외부신호에 의해 작동되고 센서들은 제품의 이상이나 기계의 고장을 검출하기 위해 공작기계의 여러 부분에 부착된다.
그러나, 상기 공작기계가 불량품을 생산할 때 그 공장을 신속히 처리하는 것은 어렵다. 프레스 기계의 경우, 값비싼 다이 또는 기계가 그 기계의 복구 지연으로 인해 손상될 수 있다.
본 발명의 목적은 이상 발생시 기계 작동이 즉시 중지됨으로써 기계 및 공구의 손상을 방지할 수 있는 소형의 판독 전용 시퀀스 컨트롤러를 제공하는 것이다.
본 발명에 따르면, 판독 전용 시퀀스 컨트롤러는 주회로 및 소정 사이클 시간에 주회로로부터의 명령 신호로 작동되는 부회로를 포함한다. 주회로의 사이클시간은 부회로를 제어하기 위해 부회로의 사이클 시간보다 더 길다. 센서는 기계의 출구에 설치되어 매사이클 종료 시 공작물의 방출을 검출하고 부회로에 전송되는 방출 신호를 발생시킨다. 정상동작에서, 부회로는 주회로로부터의 명령신호로 재작동된다.
이상발생시, 센서는 방출신호를 발생하지 않고 정지 제어 회로는 주회로 및 부회로를 정지시키도록 정지 신호를 발생한다.
전술한 본 발명의 목적, 다른 목적 및 특징들은 첨부된 도면을 참조하여 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
제1도 및 제2도를 참조하면, 본 발명의 판독 전용 시퀀스 컨트롤러는 공급 전원을 구비한 판독 클럭 펄스 제어 유닛(1) 및 클럭 펄스 제어 유닛(1)상에 장착된 출력 릴레이 유닛(2)를 포함한다.
출력 릴레이 유닛(2)은 제어 유닛(1)에 착탈기능하게 고정되는 보오드를 포함한다. 8개의 릴레이 등의 복수의 릴레이(3)들이 보오드상에 장착된다. 단자 유닛(4, 5)은 릴레이 유닛(2)에 인접하게 배치된다. 단자 유닛(4)은 4개의 릴레이를 위한 8개의 단자를 갖고 단자 유닛(5)은 다른 4개의 릴레이 및 교류 전원을 위한 10개의 단자를 갖는다. EPROM(6)은 코넥터(7)에 착탈가능하게 고정된다. 부호 8은 트랜지스터 어레이이며, 부호 9는 클릭 펄스 제어 유닛(1)과 출력 릴레이 유닛(3)을 접속하기 위한 코넥터이다. LED를 이용한 디스플레이(10)는 각 릴레이의 동작을 나타내기 위해 제공된다.
전원 스위치(11), 퓨즈(12), LED를 이용한 파이럿 램프(13), LED를 이용하여 이상을 나타내는 이상 표시 디스플레이(14), 개시 스위치(15), 리세트 스위치(16), 입력단자(17), 주회로(A)용 프리세트 코드 스위치(18) 및 부회로(B)용 프리세트 코드 스위치(19)가 상기 판독 클럭 펄스 제어 유닛(1)상에 설치된다. 프리세트 코드 스위치(18)는 1사이클 시간동안 두 자리의 숫자를 표시하고 필요한 사이클 시간을 선택하는데 적합하다. 숫자에 대한 단위시간이 0.1초이면, 제1도에 도시된 프리세트 코드 스위치(18)의 숫자 "25"는 사이클 시간이 2.5초로 설정됨을 나타낸다. 유사하게, 프리세트 코드 스위치(19)는 1.5초의 사이클 시간을 나타내는 숫자 "15"를 표시한다.
상기 컨트롤러의 회로를 나타내는 제3도를 참조하면, 상기 회로는 제3도에서 점선으로 분할되는 주회로(A) 및 부회로(B)를 포함한다. 주회로(A)의 사이클 시간은 프리세트 코드 스위치(18)에 의해 2.5초로 세트된다. 부회로(B)의 사이클 시간은 프리세트 코드 스위치(19)에 의해 1.5초로 세트된다. 전원스위치(11) 및 리세트 스위치(16)과 눌려지면, 스위칭 레귤레이터(20)에 의해 공급 전압 Vcc가 얻어지고, 시스템 공급 전압이 초기 리세트 회로(21)에 인가되며, 따라서 인버터(22)는 1레벨의 출력을 발생시킨다. 그 출력은 제1내지 제6의 플립플롭의 R-S 래치들 각각을 리세트 또는 세트하기 위해 인버터(23)에 의해 0레벨로 반전된다.
제1플립플롭(24)이 리세트될 때, 트랜지스터(25)가 턴오프됨으로써 인버터(27)의 출력은 체터 방지회로(75) 및 슈미트 회로(26)를 통하여 1레벨로 된다. 주회로(A)의 인버터(28)의 출력은 프리세터블 다운 카운터(29)의 T1 입력에 인가되는 "0"레벨로 변경되고, 따라서 프리세터블 다운 카운터(29, 30)는 카운트 인에이블 상태가 된다.
제2플립플롭(31)은 2입력 NAND 게이트(32)를 통하여 세트된다. 원 숏 펄스 "0"은 원 숏 펄스 발생 회로(33)의 출력에 나타난다.
제3플립플롭(34)이 2 입력 NAND 게이트(35)를 통하여 세트될 때, 1레벨의 출력은 코넥터(9)를 통하여 EPROM(6)의 입력 T2 에 인가되고, 따라서 EPROM(6)은 데이타 발생을 중지한다.
제4플립플롭(36)이 2 입력 NAND 게이트(37)를 통하여 리세트될 때, 0레벨의 출력은 클럭 펄스 발생 회로(38)의 리세트 입력 R에 인가되어 그 동작을 중지시킨다. 0레벨 출력은 카운터(41, 40)내의 프리세트 코드 스위치(19)의 숫자 "15"를 프리세트하기 위해 2 입력 NAND 게이트(39)를 통하여 프리세트블 다운 카운터(40, 41)의 입력 PE에 인가된다.
제5플립플롭(42)이 2 입력 NAND 게이트(43)를 통하여 리세트될 때, 0레벨의 출력은 이상 신호 출력 게이트인 2 입력 NAND 게이트(44)에 인가된다.
주회로(A)내의 제6플립플롭(45)이 인버터(46)를 통하여 리세트될 때, 0레벨의 출력이 발생되고, 1레벨의 출력은 카운터(30, 29)내의 프리세트 코드 스위치(18)의 숫자 "25"를 프리세트하기 위해 2 입력 NAND 게이트(47)를 통하여 프리세터블 다운 카운터(29, 30)의 입력 PE에 인가된다.
또한, 제6플립플롭(45)의 0 출력은 2 입력 NAND 게이트(48)를 통하여 제7플립플롭(49)에 인가되고, 인버터(50) 및 2 입력 NOR 게이트(51)를 통하여 수정발전기가 설치된 클럭 펄스 발생 회로(52)에 인가되어 클럭 펄스 발생을 중지시킨다.
주회로(A)의 개시 스위치(15)가 눌려질 때, 제6플립플롭(45)은 채터 방지회로(76) 및 인버터(53)를 통하여 리세트된다. 따라서, 1레벨의 출력은 인버터(50) 및 2 입력 NOR 게이트(5)를 통하여 클럭 펄스 발생 회로(52)에 인가된다.
수정 발진기가 설치된 클럭 펄스 발생 회로(52)의 출력은 10㎐의 클럭 펄스이다. 클럭 펄스는 프리세터블 다운 카운터(29, 30)의 클럭 라인 C에 인가된다.
1클럭 펄스가 프리세터블 카운터(29)에 인가될 때마다. 프리세트 카운터는 1만큼 감소한다. 25클럭 펄스가 프리세터블 카운터에 인가될 때, 2 입력 NOR 게이트(54)의 양 입력은 "0"으로 된다. 따라서, 2 입력 NOR 게이트(54)는 하나의 판독 클럭 펄스를 발생시킨다.
한편, 인버터(55)가 "1"레벨의 출력을 발생할 때, 2 입력 NAND 게이트 (56)는 "0"레벨의 출력을 발생시킨다. 따라서, 각 프리세터블 카운터의 단자 PE에는 2 입력 NAND 게이트(47)를 통하여 펄스 "1"이 인가된다. 이때, 프리세트 코드스위치(18)의 숫자 "25"는 프리세터블 다운 카운터(29, 30)에서 다시 프리세트된다.
또한, 상기 게이트(56)의 "0"레벨의 출력은 인버터(57)를 통하여 제7플립플롭(49)의 세트 단자에 인가된다. 1레벨의 명령 신호는 슈미트 회로(58) 및 인버터(59)를 통하여 제7플립플롭(49)으로부터 부회로(B)까지의 인가된다. 인버터(55)의 출력은 2 입력 NAND 게이트(48)를 통하여 제7플립플롭(49)를 리세트하기 위해 "0"으로 반전된다. 따라서, 하나의 명령 신호가 발생된다. 명령신호는 매 2.5초마다 부회로(B)의 제2플립플롭(31)의 리세트 단자 R에 연속적으로 인가된다.
제2플립플롭(31)이 리세트될 때, 0레벨의 출력은 원 솟 펄스 발생회로(33)에 인가된다. 원 숏 펄스 "1"은 회로(33)의 출력에 나타난다. 이 원숏 펄스 "1"은 클럭 퍼스 발생 회로(38)에 인가되는 1레벨의 출력을 발생하기 위해 제4플립플롭(36)의 세트단자 S에 인가된다. 그 출력은 1000㎐의 클럭 펄스이다. 클럭 펄스는 프리세터블 다운 카운터(40, 41)의 클럭 라인 C에 인가된다.
제4 플립플롭(36)의 출력 "1"은 3입력 NAND 게이트(60)에 인가되고, 그 3개의 입력은 "1"레벨로 된다. 게이트(60)는 클럭 펄스를 발생시키기 위해 프리세터블 다운 카운터(40)의 단자 T3 에 인가되는 0레벨의 출력을 발생시킨다. 1클럭 펄스가 플세터블 카운터에 인가될 때마다, 프리세트 카운트는 1만큼 감소한다. 15클럭 펄스들이 프리세터블 카운터에 인가될 때, 2 입력 NOR 게이트(61)의 양 입력은 "0"레벨로 된다. 따라서, 2 입력 NOR 게이트(61)는 하나의 판독 클럭 펄스를 발생시킨다.
또한, 원 숏 펄스 발생회로(33)의 원 숏 펄스 "1"은 제3 플립릅롭(34)의 리세트 단자에 인가되고, 그 출력 0은 코넥터(9)를 통하여 EPROM(6)의 단자 T4에 인가되며, EPROM은 차례로 출력상태로 설정된다.
한편, 2 입력 NOR 게이트(61)의 출력이 "1"레벨로 될 때, 2 입력 NAND 게이트(63)는 인버터(62)가 "1"레벨의 출력을 발생할 때 "0"레벨의 출력을 발생시킨다. 따라서, 각 프리세터블 카운터의 단자 PE에는 2 입력 NAND 게이트(39)를 통하여 펄스 "1"이 인가된다. 이때, 프리세트 코드 스위치(19)의 숫자 "15"는 프리세터블 다운 카운터(40, 41)에서 다시 프리세트된다.
따라서, 15클럭 펄스가 프리세터블 카운터(40,41)에 인가될 때마다, 하나의 판독 클럭 펄스가 게이트(63)로부터 발생된다. 판독 클럭 펄스는 이진카운터(64)의 클럭 라인 C에 인가된다. 따라서, 이진카운터(64)는 어드레스 라인 Q1 내지 Q7을 통하여 출력들을 발생시키고, 그 출력들은 코넥터(9)를 통하여 EPROM(6)의 어드레스에 인가된다.
한편, EPROM(6)은 어드레스 신호에 응답하여 데이타 신호를 발생시키고, 상기 기계의 각 액추에이터들은 릴레이 유닛(2)을 통하여 작동된다.
사이클 시간은 판독 플러 펄스의 수에 의해 결정된다. 한 사이클 내의 100 판독 클럭 펄스의 경우의 동작을 아래에 설명한다.
100판독 클럭 펄스에 기초한 1사이클 종료 신호를 발생하기 위해, 이진카운터(64)의 어드레스 라인 Q3, Q6 및 Q7은 3 입력 NAND 게이트(65)의 입력으로서 선택된다. "100"의 이진수가 1100100이므로, 100번째 판독 클럭 펄스가 이진카운터(65)는 입력에 인가될 때, 어드레스 라인 Q3, Q6 및 Q7상의 출력은 "1"레벨로 되고 3 입력 NAND 게이트(65)는 1사이클 종료 신호 "0"을 발생시킨다. 클럭 펄스 발생 회로(38)의 클럭 펄스가 1000㎐로 발생되므로, 부회로(B)의 사이클 시간은 1.5초이다.
1사이클이 왼료될 때, 제3 플립플롭(34)이 2 입력 NAND 게이트(35)를 통하여 세트되고, 1레벨의 출력이 그 출력 발생을 중기시키기 위해 EPROM(6)의 T5에 인가된다. 제5플립플롭(42)은, 인버터(66)를 통하여 세트된다. 2 입력 NAND 게이트(44)의 이상 신호 출력 게이트의 제1입력은 "1"로 변경된다. 1사이클 종료 신호 0이 3입력 NAND 게이트(60)에 인가되어, "1"레벨의 신호는 게이트(60)를 통하여 카운터(40)의 T6에 인가된다. 제4플립플롭(36)은 클럭 펄스 발생 회로(38)를 중지시키기 위해 2 입력 NAND 게이트(37)를 통하여 리세트된다. 따라서, 상기 기계의 액추에이터 각가은 중지한다.
제조공정후 생산 제품이 기계의 출구에 설치된 센서(67)를 통과할 때, 0레벨의 신호는 입력단자(68), 채터 방지 회로(77), 슈미트 회로(69), 인버터(70) 및 2 입력 NAND 게이트(32)를 통하여 제2플립플롭(31)의 세트 단자에 인가된다. 제5플립플롭(42)은 2 입력 NAND 게이트(44)의 이상 신호 출력 게이트의 제1입력 신호를 "0"레벨로 변경시키기 위해 2 입력 NAND 게이트(43)를 통하여 리세트된다.
또한, 제2플립플롭(31)은 다음 2.5초에 주회로(A)의 명령 신호에 의해 리세트되어 기계의 액추에이터 및 부회로(B)의 작동을 재개시한다. 액추에이터는 이상이 발생되지 않는 한 계속 작동한다.
센서(67)로부터 신호가 1사이클 동작의 종료시 제2플립플롭(31)에 인가되지 않고 명령 신호가 제2플립플롭(31)에 인가될 때, 2 입력 NAND 게이트(44)의 이상 신호 출력 게이트의 양입력은 제1플립플롭(24)이 세트되도록 "0"레벨의 출력을 발생시킨다. 따라서 트랜지스터(71, 25)는 턴온된다. 이상표시 디스플레이(14)가 발광하고 인버터(27)는 0레벨의 출력을 발생시킨다. 3 입력 NAND 게이트(60)를 통하여 반전되는 1레벨의 신호는 프리세터블 다운 카운터(40)의 T7 에 인가되어 클럭 펄스를 중지시킨다. 인버터(28)의 출력은 양 카운터의 동작을 중지시키기 위해 프리세터블 다운 카운터(29)에 인가되는 "1"레벨로 변경된다. 2 입력 NOR 게이트(51)는 "0"레벨의 출력을 발생하여 클럭 펄스 발생 회로(52)를 중지시킨다. 따라서, 클럭 펄스의 출력이 중지되고 기계의 작동은 완전히 정지한다.
기계의 검사 및 수리가 실행된 후, 리세트 스위치(16) 및 개시 스위치(15)가 눌려져 기계가 작동을 시작한다.
단자(72)는 그 기계의 작동을 중지시키도록 다른 시퀀스 컨트롤러를 접속하기 위해 제공된다.
제4도는 다른 실시예를 나타낸 것이다. 주회로(A)의 클럭 펄스 발생 회로(52)의 출력은 부회로(B)의 클럭 펄스 발생회로(38)의 출력을 1/00로 분할함으로써 얻어진다. 이 실시예의 다른 구성은 인버터(50) 및 2 입력 NOR 게이트(51)를 제외한 제3도의 이전 실시예의 구성과 동일하므로, 그 설명은 생략한다.
본 발명의 판독 전용 시퀀스 컨트롤러의 무게는 420g이다. 상기 컨트롤러는 기계를 자동으로 작동하기 위해 160t의 용량을 갖는 프레스 기계상에 장착된다. 상기 기계는 이상없이 완전 자동 제어로 3 공정에서 순차적으로 작동된다.
본 발명에 따르면, 센서는 매 1사이클마다 이상을 검출하기 위해 기계의 출구상에 설치된다. 이상 발생시, 정지 제어 회로는 정지 신호를 발생하여 기계의 작동을 중지시킨다. 프레스 기계에서, 상기 기계는 상부사점에서 작동이 중지된다. 그러므로, 완전 자동 제어에서는 어떠한 위험도 없다.
시퀀스 컨트롤러는 효과적인 자동 동작을 제공하기 위해 이셈블링 기계 및 테스팅 기계 등의 여러 기계에 사용될 수 있다.
본 발명은 양호한 특정 실시예에 대해 기술되어 있지만, 이 설명은 실시예를 예시하기 위한 것이고, 다음의 특허청구의 범위에서 규정되는 본 발명의 범위를 제한하지는 못한다는 것을 이해할 수 있는 것이다.

Claims (3)

  1. 기계의 동작을 제어하기 위한 판독 전용 시퀀스 컨트롤러에 있어서, 주회로 및 부회로를 포함하는데, 상기 주회로는, 제1클럭 펄스를 발생하는 제1클럭 펄스 발생 회로, 상기 제1클럭 펄스를 카운트하고 모든 프리세트 카운트가 도달된 후 명령신호를 발생하는 제1프리세터블 카운터를 포함하고; 상기 부회로는, 메모리, 제2클럭 펄스를 발생하는 제2클럭 펄스 발생 회로, 상기 제2클럭 펄스를 카운트하고 모든 프리세트 카운트가 도달된 후 판독 클럭 펄스를 발생하는 제2프리세터블 카운터, 판독 클럭 펄스를 카운트하고 상기 메모리를 어드레스 지정하기 위한 출력을 발생하여 상기 메모리가 데이타 출력을 발생하도록 하는 이진 카운터, 상기 데이타 출력에 응답하여 기계를 작동시키는 릴레이 및 카운터의 개시 및 정지 동작을 제어하는 제어회로를 포함하며; 상기 제어회로는, 상기 명령 신호에 응답하여 상기 제2클럭 펄스 발생 회로, 제2 프리세터블 카운터 및 이진 카운터를 작동시키는 개시 제어 회로와; 기계로부터 제품의 방출을 검출하고 방출 신호를 발생시키는 센서와; 상기 이전 카운터의 카운트 종료 신호, 상기 방출 신호 및 상기 명령 신호에 응답하여 상기 제2클럭 펄스 발생 회로, 제2프리세터블 카운터 및 이진 카운터를 재작동시키는 재개시 제어회로와; 상기 방출 신호의 부재에 응답하고, 상기 카운트 종료 신호에 응답하여 정지 신호를 발생하며, 상기 명령 신호에 응답하여 상기 제1 및 제2프리세터블 카운터를 정지시키는 정지 제어 회로를 포함하는 것을 특징으로 하는 판독 전용 시퀀스 컨트롤러.
  2. 제1항에 있어서, 주회로에서 제1클럭 펄스를 카운트하는 개시로부터 명령신호의 발생까지의 제1 사이클 시간은 제2클럭 펄스를 카운트하는 개시로부터 카운트 종료 신호의 발생까지의 제2사이클 시간보다 더 긴 것을 특징으로 하는 판독 전용 시퀀스 컨트롤러.
  3. 제1항에 있어서, 상기 제1클럭 펄스 발생회로는 상기 제2클럭 펄스 발생 회로도부터의 상기 제2클럭 펄스를 분할함으로써 제1클럭 펄스를 발생시키는 것을 특징으로 하는 판독 전용 시퀀스 컨트롤러.
KR1019930024252A 1992-11-16 1993-11-16 판독 전용 시퀀스 컨트롤러 KR970003824B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35006792A JP3232489B2 (ja) 1992-11-16 1992-11-16 読み出し専用のシーケンスコントローラ
JP92-350067 1992-11-16

Publications (2)

Publication Number Publication Date
KR940012084A KR940012084A (ko) 1994-06-22
KR970003824B1 true KR970003824B1 (ko) 1997-03-22

Family

ID=18408007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024252A KR970003824B1 (ko) 1992-11-16 1993-11-16 판독 전용 시퀀스 컨트롤러

Country Status (8)

Country Link
US (1) US5357422A (ko)
EP (1) EP0598686B1 (ko)
JP (1) JP3232489B2 (ko)
KR (1) KR970003824B1 (ko)
AU (1) AU650823B1 (ko)
CA (1) CA2102844C (ko)
DE (1) DE69319696T2 (ko)
TW (1) TW232731B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000276210A (ja) * 1999-01-21 2000-10-06 Giichi Kuze ゲートアレイ構成の読み出し専用のシーケンス・コントローラ
SG74705A1 (en) * 1999-03-12 2001-06-19 Sony Electronics Singapore Pte A monitoring system for monitoring processing equipment
CN100339556C (zh) * 2005-01-07 2007-09-26 辽宁工程技术大学 矿井自然发火监测装置及其监测方法
WO2017074312A1 (en) * 2015-10-27 2017-05-04 Hewlett Packard Enterprise Development Lp Sensor detection architecture

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829842A (en) * 1973-02-22 1974-08-13 Terry Controls Corp Automatic self-testing programmable industrial controller
US4107779A (en) * 1974-08-12 1978-08-15 Xerox Corporation Programmable controller for controlling reproduction machines
JPS58169201A (ja) * 1982-03-31 1983-10-05 Toshiba Corp シ−ケンス制御装置の初期化方式
JPS6119544A (ja) * 1984-07-09 1986-01-28 Amada Co Ltd 自動工作機械の安全制御方法
AU583988B2 (en) * 1986-06-02 1989-05-11 Yoshikazu Kuze Read-only sequence control system
JPH0648442B2 (ja) * 1986-08-14 1994-06-22 三菱電機株式会社 シ−ケンス制御装置
JPS63310004A (ja) * 1987-06-12 1988-12-19 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPH07112639B2 (ja) * 1989-06-28 1995-12-06 義一 久世 ダイセット型自動プレス機械の製造方法
JP2547106B2 (ja) * 1990-01-18 1996-10-23 株式会社キーエンス シーケンス制御装置

Also Published As

Publication number Publication date
TW232731B (ko) 1994-10-21
EP0598686A3 (en) 1995-09-06
KR940012084A (ko) 1994-06-22
CA2102844C (en) 1998-10-27
DE69319696D1 (de) 1998-08-20
US5357422A (en) 1994-10-18
EP0598686B1 (en) 1998-07-15
EP0598686A2 (en) 1994-05-25
CA2102844A1 (en) 1994-05-17
JPH06161504A (ja) 1994-06-07
AU650823B1 (en) 1994-06-30
JP3232489B2 (ja) 2001-11-26
DE69319696T2 (de) 1998-11-12

Similar Documents

Publication Publication Date Title
CA1042110A (en) Malfunction detection system for a programmable controller
EP1496411B1 (en) Safety controller and system using same
EP1607812B1 (en) Methods and apparatus for safety controls in industrial processes
US4815112A (en) Read-only sequence control system
KR970003824B1 (ko) 판독 전용 시퀀스 컨트롤러
KR900003206B1 (ko) 판독 전용 시퀀스 제어 시스템
US4658347A (en) Read-only sequence controller
AU726973B2 (en) Read-only sequence controller having a gate array composition
JPH0677203B2 (ja) 読み出し専用のシ−ケンス・コントロ−ラ
KR102358254B1 (ko) Plc 조작반의 입력제어 방법
KR0170462B1 (ko) 취출로보트의 고장 표시장치
KR0158378B1 (ko) 다중으로 구성된 취출로보트의 동작상태 감시장치 및 그 제어방법
KR200290161Y1 (ko) 로보트자동제어장치의이상유무확인장치
KR900003978B1 (ko) 주차장치용 점검 방법
JPH0210404A (ja) Ｃｎｃ装置
SU1236506A1 (ru) Устройство дл диагностики неисправностей технических объектов
JPH06266415A (ja) 読み出し専用のシーケンスコントローラ
SU1236483A1 (ru) Устройство дл контрол цифровых блоков
KR950012121B1 (ko) 입출력 시뮬레이션 기능을 가지는 프로그래머블 로직 컨트롤러
KR890008735Y1 (ko) 콘트롤러를 사용한 복수라인 검사회로
SU1280415A1 (ru) Устройство дл контрол и учета производственных процессов
KR940002166Y1 (ko) 엘리베이터의 프로그램 타스크 제어회로
Agostini et al. PLC-based interlock system for superconducting magnets
Mackiewicz Programmable controllers
Kim et al. Plc based desfas in nuclear power plant

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010307

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee