RU1798784C - Устройство дл контрол цифровых блоков - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использоватьс  в системах тестового диагностировани  дискретных объектов. Цель изобретени  - повышение достоверности контрол . Устройство содержит блок сумматоров по моду- лю два, регистр, три триггера, блок передатчиков, группу элементов И, п ть элементов I/I, два элемента ИЛИ, счетчик и два элемента задержки. Устройство позвол ет контролировать блоки, имеющие двунаправленные выводы, 1 ил.

Description

Изобретение относитс  к вычислительной технике и может использоватьс  в системах тестового диагностировани  цифровых объектов.

Цель изобретени  - повышение достоверности контрол  при проверке работоспособности блоков, имеющих двунаправленные выводы.

На чертеже представлена функциональна  схема устройства.

Устройство содержит блок сумматоров по модулю два 1, регистр 2, элемент задержки 3, блок передатчиков 4, блок элементов И 5, триггер 6, элемент задержки 7, элемент И 8, триггер 9, элемент И 10, счетчик 11. элемент И 12, элемент И 13, элемент ИЛИ 14, элемент ИЛИ 15, триггер 16, элемент И 17.

На чертеже показан также контролируемый блок 18, тактовый вход 19 устройства, вход 20 сброса устройства, выход 21 ошибки работоспособности и 22 ошибки устройства .

Устройство работает следующим образом .

Сигнал по линии сброса 20 устанавливает все блоки устройства в исходное состо ние , при этом триггер 6 устанавливаетс  в единичное состо ние. С пр мого выхода триггера 6 подаетс  единичный потенциал на управл ющий вход контролируемого блока 18, вследствие чего группа двунаправленных выводов контролируемого блока 18 будет работать как группа входных линий. Инверсный выход триггера режима работы 6 запирает блок элементов И 5 и разрешает прохождение сигналов через блок 4.

Если на входе Е присутствует нулевой потенциал, то блок 4 пропускает сигналы с входных на выходные линии. Если же на входе Е присутствует единичный потенциал , то выходы блока 4 переход т в высоко- импедансное состо ние.

Группа элементов И 5 представл ет собой набор обычных двухвхрдовых элементов И. К первым входам всех элементов И подключены соответствующие линии двунаправленной шины контролируемого блока 18. На второй вход всех элементов И

VJ

О 00

VI с

Јь

поступает сигнал с инверсного выхода триггера 6. Если триггер 5 в единичном состо нии , то элементы И 5 группы заперты, в против.ном случае элементы И 5 группы открыты дл  прохождени  сигналов.

Регистр 2, блок сумматоров по модулю два 1, контролируемый блок 18 и блок 4 представл ют собой автономный генератор , работающий под действием тактовых импульсов. Двоичные коды, порождаемые этим автономным генератором с разр дных . выходов регистра 2 поступают на группу входов и на группу двунаправленных выводов контролируемого блока 18. Реакци  контролируемого блока 18 поступают на вторую группу входов блока сумматоров по модулю два 1, участву  тем самым в формировании очередного тестового набора в регистре 2. Таким образом, регистр 2 вместе с блоком сумматоров по модулю два 1 пред- ставл ют собой сигнатурный анализатор, сжимающий .выходную информацию контролируемого блока 18,

Элементы 12 и 13 служат дл  анализа конечной сигнатуры, сформированной в ре- гистре 2, и сигнал на их выходе по вл етс  лишь при правильной сигнатуре. Этот сигнал устанавливает через элемент ИЛИ 14 триггер 16 в единичное состо ние.

В случае неправильной сигнатуры в ре- гистре 2 триггер 16 остаетс  в нулевом со- сто нии и импульс переполнени  с выхода счетчика 11 через элементы задержки 3, 7 и элемент И 18 поступает на выход 22 сигнала ошибки устройства.

Claims (1)

1. Если конечна  сигнатура правильна , импульс переполнени  счетчика 11 пройдет через второй элемент И 12 и поступит через элемент ИЛИ 14 на установку выходного триггера 16 в единичное состо ние. Через некоторое врем , определ емое элементом задержки 27, сигнал переполнени  счетчика 11 пройдет через элемент И 17 и установит счетный триггер 9 в единичное состо ние, кроме того, импульс переполнени  счетчика 11 установит триггер 6 в нулевое состо ние. Единичный потенциал с инверсного выхода триггера 6 переведет выходы блока 4 в вы- сокоимпедансное состо ние и откроет элементы И 5 группы.. Нулевой потенциал с пр мого выхода триггера 6 поступит на вход контролируемого блока 18, тем самым группа двунаправленных.выводов контролируемого блока 18 будет представл ть собой выходы, которые через элементы И 5 группы подключаютс  к блоку сумматоров по модулю два 1. Устройство начинает новый цикл работы под действием тактовых импульсов до по влени  импульса переполнени  на выходе счетчика 11. Этот импульс переполнени  проходит через элемент И 13, если в регистре 2 будет сформирована втора  правильна  конечна  сигнатура. Сигнал с выхода элемента И 13, через элемент ИЛИ 14 установит триггер 16 в единичное состо ние , тем самым сигнал с выхода элемента задержки через элемент И 17 и через элемент И 20 пройдет на выход 23 сигнала работоспособности устройства. Формула изобр е т е н и   Устройство дл  контрол  цифровых блоков , содержаще,е блок сумматоров по модулю два, регистр, первый и второй триггеры, первый, второй и третий элементы И, первый элемент задержки, перва  группа из п разр дных выходов регистра соединена с группой п выходов первого элемента И, где п - разр дность сигнатуры, втора  группа разр дных выходов регистра соединена с первой группой входов блока сумматоров по модулю два и образует группу выходов устройства дл  подключени  к входам контролируемого блока, втора  группа входов блока сумматоров по модулю два образует группу входов устройства дл  подключени  к группе выходов контролируемого блока, группа выходов блока сумматоров по модулю два соединена с группой информационных входов регистра, пр мой и инверсный выходы первого триггера соединены с первыми входами второго и третьего элементов . И соответственно, вторые входы которых объединены и подключены к выходу первого элемента задержки, выход третьего элемента И образует выход сигнала ошибки устройства , отличающеес  тем, что, с.целью повышени  достовер-ности контрол , устройство дополнительно содержит блок передатчиков , блок элементов И, третий триггер, счетчик, второй элемент задержки, два элемента ИЛИ, четвертый и п тый элементы И, причем тактовые входы регистра и счетчика объединены и образуют тактовый вход устройства, первый вход первого элемента И объединение входами сброса счетчика и второго триггера, установочными входами регистра и третьего триггера и образует вход сброса устройства, треть  группа из п разр дных выходов регистра соединена с группой п входов четвертого элемента И, четверта  группа разр дных выходов регистра соединена с группой входов блока передатчиков, .выходы которого соединены с группой входов блока элементов И и образуют группу входов-выходов устройства дл  подключени  к двунаправленным выводам контролируемого блока, выходы блока элементов И соединены с третьей группой входов блока сумматоров по модулю два, пр мой выход третьего триггера образует выход устройства дл  подключени  к входу режима работы двунап-. равленных выводов контролируемого блока, инверсный выход третьего триггера соединен с входом разрешени  блока передатчиков и стробирующим входом блока элементов И, выход переполнени  счетчика соединен с входом второго элемента задержки , выход котбррго соединен с (п+1)-ми входами первого и четвертого элементов И, входом первого элемента задержки, выходы

   первого и четвертого элементов И соединены с входами второго элемента ИЛИ, выход которого соединен с выходом первого элемента ДЛИ, выход второго элемента И соединен с первым входом п того элемента И, вторым входом первого элемента ИЛИ и тактовым входом второго триггера, выход которого соединен с вторым входом п того элемента И, выход которого  вл етс  выходом сигнала работоспособности устройства .