SU1120333A1 - Устройство дл контрол коммутации информационных каналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОММУТАЦИИ ИНФОРМАЦИОННЫХ КАНАЛОВ, содержащее распределитель импульсов, дешифратор, группу элементов И, элемент ИЛИ, триггер, причем выходы распределител  импульсов соединены соответственно с входами дешифратора, выходы которого соединены соответственно с первыми входами элементов И группы, выходы элементов И группы соединены с входами элемента ИЛИ, отличающеес  тем, что, с целью повышени  его надежности, введены ( +1) мультиплексоров ( разр дность коммутируемых калалов), П блоков сравнени  ( п - число коммутируемых каналов), второй элемент ИЛИ, интегратор, формирователь импульса , делитель частоты, счетчик и второй дешифратор, причем выходы распределител  импульсов соединены соответственно с адресными входами а +1) мультиплексоров,п синхровходов устройства соединены соответственно с информационными входами первого мультиплексора и с вторыми входами элементов И группы,, кажда  из групп информационных входов устройства по п входов кажда  соединена соответственно с информационными входами соответствующего мультиплексора со второго по ( 8 +1)-й, кажда  группа одноименных -х синхровходов и информационных входов устройства ( i 1, 2, ...,п ) соединена соответственно с первой группой информационных входов i-го блока сравнени , стробирующий вход которого соединен с i-м.выходом дешифратора , выход первого мультиплексора  вл етс  синхровьгходом устройства, выходы мультиплексоров со второго (Л по

Description

И:зобретенне относитс  к вычислительной технике и может быть использовано в автоматизированных комплексах обработки данных дл  подключени  информационных каналов к аппаратуре обработки с одновременным обеспечением контрол  работоспособности коммутационных элементов.

Известен электронный коммутатор, содержащий канальные ключи, входы которых соединены с выходами датчиков , а выходы - через соответствующие групг овые ключи с входом аналогоцифрового преобразовател  (АЦП), блок |управлени , выходы которого подключе|ны к управл ющим входам групповых |и канальных ключей, причем входы бло1

h

а управлени  подключены к выходам процессора, а выходы АЦП - к входам процессора 1.

Недостатком данного коммутатора  вл етс  несовместимость процессов контрол  и измерени , так как дл  контрол  необходимо установление соединений,, определ емых признаками контрол . Поэтому применение данного коммутатора в цеп х коммутации цифровых данных сопр жено с потерей послед .них в течение всего времени контрол 

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  ввода информации от многоканальных- телемеханических систем в электронную вычислительную машину , содержащее датчик циклов опроса и генератор тактовых импульсов, подключенные к входу двоичного счетчика , св занного с дешифратором и выходными схемами совпадени , триггеры , дифференцирующие цепочки, схемы совпадени , св занные с соответствующими выходами дешифратора, и одну схему ИЛИ, причем один вход триггера подключен через дифференцирующую цепочку к щине готовности соответствующей телемеханической системы к передаче информации, а второй вход - к выходу дешифратора, выход триггера соединен с одним входом схемы совпадени  соответствующей телемеханической системе, второй вход которой соединен с выходом дешифратора , а выход - с шиной опроса телемеханической системы и с одним из входов схемы ШШ, выход которой соединен с выходами схемами совпадени  С 2. Недостатком известного устройства  вл етс  его низка  надежность изза отсутстви  возможности контрол  коммутации информационных каналов.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем что в устройство дл  контрол  коммутации информационных каналов, содержащее распределитель импульсов, дешифратор , группу элементов И, элемен ИЛИ, триггер, причем выходы распределител  импульсов соединены соответственно с входами дешифратора, выходы которого соединены соответственно с первыми входами элементов И группы выходы элементов И группы соединены с входами элемента ИЛИ, введены (I +1) мультиплексоров (t - разр дность коммутируемых каналов), п блоков сравнени  ( п - число коммутируемых каналов), второй элемент ИЛИ, интегратор, формирователь импульса, делитель частоты, счетчик и второй дешифратор, причем выходы распределител  импульсов соединены соответственно с адресными входами (6 +1) мультиплексоров, п синхровходов устройства соединены соответственно с информационными входами первого мультиплексора и с вторыми входами элементов И группы, кажда  из групп информахдионных входов устройства по 11 входов (aH соединена соответственно с iнфopмaциoнными входами соответствующего мультиплексора со второго по (. +1)-Й5 кажда  группа одноименньк i -х синхровходов и информационных входов устройства ( i 1, 2, ..,, п ) соединена соответственно с первой группой информационных входов i-го блока сравнени , стробирующий вход которого сое/динен с i-м выходом дешифратора, выход первого мультиплексора  вл етс  синхровыходом устройства, выходы мультиплексоров со второго по (Е . образуют группу информационных выходов устройства, выходы ( +1) мультиплексоров соединены с вторыми группами информационных входов И блоков сравнени S выходы которых соединены с входами второго элемента ИЛИ, выход второго элемента ИЛИ соединен через интегратор с входом формировател  импульса, выход которого соединен со счетным входом счетчика выхол пеового элемента ИЛИ соединен через делитель частоты со стробируюнц м входом второго дешифратора и с установочным входом счетчика, выхо3

ды которого соединены с информационными входами второго дешифратора, пе вый и второй выходы второго дешифратора соединены с R- и S-входами триггера соответственно, выход которого  вл етс  выходом контрол  устройства

На чертеже представлена структурна  схема предлагаемого устройства.

Устройство содержит ( +1) мультиплексоров 1, распределитель 2 импульсов , дешифраторы 3 и 4, группу из п элементов И 5,.п блоков 6 сравнени , элементы ИЛИ 7 и 8, интегратор 9, формирователь Ю импульсов, счетчик 11, триггер 12, делитель 13 частоты, синхровходы 14, синхровыход 15, информационные входы 16, информационные выходы 17 и выход 18 контрол .

Устройство работает следующим образом .

На информационные входы 16 устройства поступают двоичные сигналы п каналов разр дности Е каждый, сопровождаемые синхросигналами, поступающими на синхровходы 14 устройства. При этом на одноименные входы мультиплексороЁ 1 подключены одновременные разр ды h каналов.

Адресный код с выходов распределител  2 импульсов поступает на адресные входы мультиплексоров 1, в результате чего информационные разр ды канала с номером, соответствующим числу в адресном коде, соедин ютс  с выходами 17 устройства, а синхроразр д того же канала - с синхровыходом 15.

Неисправности устройства могут быть следующих видов: наличие посто нного потенциала с логическим уровнем О или 1 на выходах 15 и 17 устройства, ошибка в коммутации любого из мультиплексоров, про вл ема  наличием на его выходе двоичных сигналов невыбранного канала.

Вы вление неисправности осуществл етс  следующим образом.

Дешифратор 3 формирует сигнал логической 1 на выходе, относ щемс  к каналу, выбранному распределителем 2 импульсов. Этот сигнал поступает на стробирующий вход соответствующего блока. 6 сравнени  и на вх.од соответствующего элемента И 5, в результате чего синхросигнал выбранного канала с соответствующего входа 14 через открытый элемент И 5 и

3334

элемент ИЛИ 7 поступает на вход делител  13 частоты, а с его выхода на вход установки в О счетчика 11 и на стробирующий вход дешифратора 4, Выбранньш блок 6 сравнени  сравнивает двоичные сигналы, поступающие на его информационные входы с выходов мультиплексоров 1 и с входов 14 и 16 выбранного канала, формирует сигнал логического О при совпадении двоичных сигналов,в одноименных: разр дах канала на входах устройства и выходах мультиплексоров и сигнал логической 1 при несовпадении двоичных сигналов хот  бы в одной паре одноименных разр дов канала. Однако из-за задержки распространени  сигналов в мультиплексорах на. выходе выбранного блока 6 сравнени  в моменты смены пол рности двоичных сигналов по вл ютс  помеховые импульсы несовпадени , устран емые интегратором 9.

Если мультиплексоры 1 исправны, то на выходе выбранного блока 6 сравнени  присутствует потенциал логического О. При этом счетчик 11 не получает по счетному входу импульсов счета и за врем  анализа, равное

периоду следовани  импульсов на ус0

тановочном входе, сохран ет число О. Так как это число меньше порогового числа, на которое настроен дешифратор 4, то импульс с выхода делител  13 частоты поступает через стробирующт вход дешифратора 4 на его первый выход и устанавливает в О триг гер 12, сигнализирующий об исправном, состо нии устройства.

0 Если хот  бы один мультиплексор 1 неисправен, то на выходе выбранного блока 6 сравнени  выдел ютс  импульсы несовпадени , длительность которых определ етс  длительностью двоич5 ных сигналов. Эти импульсы очищаютс  от помеховых импульсов интегратором 9 и нормализуютс  по амплитуде формирователем 10 импульсов. При этом счетчик 11 за врем  анализа, равное пе0 риоду следовани  импульсов на устан .овочном входе, накапливает число, не меньшее порогового числа, на которое настроен дешифратор 4. В результате импульс с выхода делител 

5 13 частоты поступает через стробирующий вход дешифратора 4 на его

11 л II второй выход и устанавливает в триггер 12, сигнализирующий после

этого о неисправном состо нии устройства .

Таким образом, повьшение надежности предлагаемого устройства достигаетс  за счет контрол  коммутации

информационных каналов в процессе передачи данных путем сравнени  двоичных сигналов в одноименных разр дах выбранного канала на входах устройства и выходах мультипле.ксоров.

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОММУТАЦИИ ИНФОРМАЦИОННЫХ КАНАЛОВ, содержащее распределитель импульсов, дешифратор, группу элементов И, элемент ИЛИ, триггер, причем выходы распределителя импульсов соединены соответственно с входами дешифратора, выходы которого соединены соответственно с первыми входами элементов

   И группы, выходы элементов И группы соединены с входами элемента ИЛИ, отличающееся тем, что, с целью повышения его надежности, введены (? +1) мультиплексоров (? разрядность коммутируемых каналов), П блоков сравнения ( η - число коммутируемых каналов), второй элемент ИЛИ, интегратор, формирователь импульса, делитель частоты, счетчик и второй дешифратор, причем выходы распределителя импульсов соедйнены соответственно с адресными входами (I +1) мультиплексоров,η синхровходов устройства соединены соответственно с информационными входами первого мультиплексора и с вторыми входами элементов И группы,_ каждая из ? групп информационных входов устройства по η входов каждая' соединена соответственно с информационными входами соответствующего мультиплексора со второго по (t +1)-й, каждая группа одноименных ί -к. синхровходов и информационных входов устройства ( i= 1, 2, ...,п ) соединена соответственно с первой группой информационных входов i-го блока сравнения, стробирующий вход которого соединен с ί -м.выходом дешифратора, выход первого мультиплексера является синхровыходом устройства, $ выходы мультиплексоров со второго по (2 +1)-й образуют группу информационных выходов устройства, выходы (? +1) мультиплексоров соединены с вторыми группами информационных входов и блоков сравнения, выходы которых соединены с входами второго элемента ИЛИ, выход второго элемента ИЛИ соединен через интегратор с входом формирователя импульса, выход которого соединен со счетным входом счетчика, выход первого элемента ИЛИ соединен через делитель частоты со стробирующим входом второго дешифратора и с установочным входом счетчи ка, выходы которого соединены с инфор мационными входами второго дешифратора, первый и BTQpoft выходы второго дешифратора соединены с R- и Б-входа-:‘ ми триггера соответственно, выход которого является выходом контроля устройства.

   SU,,„ 1120333