RU2001509C1 - Устройство дл контрол последовательности асинхронных импульсных сигналов - Google Patents

Abstract

Изобретение используетс  в автоматике и вы- чигпительной технике дл  контрол  импульсных последовательностей . Сущность изобретени : устройство содержит многоканальный коммутатор 1, счетчик 2 имлупьсов, дешифратор 3. элемент ИЛИ 4, элемент И 5, блок 6 сравнени  и входные шины

Description

Изобретение относитс  к импульсной технике и может быть использовано в автоматике и вычислительной технике дл  контрол  импульсных последовательностей.

Известно устройство дл  контрол  последовательности чередовани  импульсных сигналов, содержащие элемент И, счетчик импульсов, многоканальный коммутатор, перва  группа входов которого подключена к входным шинам, а втора  управл юща  группа входов соединена с выходами счетчика импульсов, инвертор и элемент ИЛИ, выход многоканального коммутатора подключен к входу счетчика и через инвертор к первому входу элемента И, второй вход которого соединен с выходом элемента ИЛИ, входы которого соединены с входными шинами , выход элемента И подключен к выходной шине.

Недостатком известного устройства  вл етс  то, что оно в процессе контрол  последовательности импульсных сигналов не вы вл ет ошибки, св занные с одновременным поступлением сигналов на двух и более входных шинах.

Известно также устройство дл  контрол  последовательности чередовани  импульсных сигналов, содержащее многоканальный коммутатор, первый и второй элементы ИЛИ, элемент НЕ, группу элементов И, счетчик, элемент И, дешифратор, входные шины, первую и вторую выходные шины.

Входные шины устройства соединены с информационными входами многоканального коммутатора, входами первого элемента ИЛИ и первыми входами элементов группы И, Управл юща  группа входов многоканального коммутатора соединена с выходами счетчика и входами дешифратора, выходы которого соединены с вторыми входами элементов группы И. Выходы элементов группы И соединены с входами второго элемента ИЛИ. выход которого соединен с второй выходной шиной устройства. Выход многоканального коммутатора соединен с входом счетчика и входом элемента НЕ, выход которого соединен с первым входом элемента И. Выход первого элемента ИЛИ соедин етс  с вторым входом элемента И, выход которого соедин етс  с первой выходной шиной устройства.

Недостатком данного устройства  вл етс  большое количество оборудовани  дл  его схемного решени .

Целью изобретени   вл етс  уменьшение количества оборудовани  устройства дл  контрол  последовательности чередовани  асинхронных импульсных сигналов.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  последовательности импульсных сигналов, содержащее многоканальный коммутатор, счетчик импульсов , дешифратор, первый элемент ИЛИ, элемент И. введен блок сравнени .

Сущность изобретени  заключаетс  в том, что в предлагаемом устройстве контроль последовательности чередовани  импульсных сигналов осуществл етс  методом сравнени  двух позиционных кодов , поступающих на первую и вторую группы входов блока сравнени . Первый позиционный код соответствует комбина5 ции единиц и нулей в данный момент времени на входных шинах устройства контрол  в соответствии с последовательностью импульсных сигналов.

Второй позиционный код формируетс 

0 совместной работой вход щих в состав устройства контрол , многоканального коммутатора , счетчика импульсов, дешифратора. При правильном чередовании сигналов на входных шинах два позиционных кода

5 будут всегда равны между собой и на выходной шине сигнал ОШИБКА отсутствует.

В случае нарушени  пор дка поступлени  сигналов на входные шины, при поступлении нескольких сигналов вместо одного,

0 при наличии на входных шинах посто нного сигнала, а также при наличии ложных сигналов на входных шинах во врем  действи  очередного контролируемого сигнала или одновременного отсутстви  сигналов на

5 входных шинах происходит в каждом из приведенных выше случа х несравнение двух позиционных кодов и на выходной шине формируетс  сигнал ОШИБКА.

Устройство дл  контрол  последова0 тельности асинхронных импульсных сигналов содержит элемент ИЛИ4, элемент И5, блок сравнени  6. дешифратор 3, счетчик 2 импульсов, многоканальный коммутатор 1, информационные входы которого соедине5 ны с входными шинами (7-1)-(7-И), первой группой входов блока сравнени  6. входами элемента ИЛИ 4, выход которого соединен с первым входом элемента И5, второй вход которого соединен с инверсным выходом

0 блока сравнени  6, втора  группа входов которого соединена с выходами дешифратора 3, входы которого соединены с выходами счетчика 2 импульсов и второй управл ющей группой входов многоканального ком5 мутатора 1, выход которого соединен с счетным входом счетчика 2 импульсов. Выход элемента И5 подключен к выходной шине 8.

На фиг. 1 представлена схема предлагаемого устройства дл  случа  4 входовой последовательности чередовани  асинхронных импульсных сигналов; на фиг. 2 - диаграмма работы устройства.

Устройство контрол  включает в себ  четырехканальный коммутатор, двухразр дный счетчик импульсов, дешифратор на четыре выхода и четырехразр дный блок сравнени . При увеличении числа входов к последовательности асинхронных сигналов увеличиваетс  соответственно количество входов элемента ИЛИ, количество информационных и управл ющих входов многоканального коммутатора, разр дность счетчика импульсов, количество выходов дешифратора , разр дность первой и второй группы входов блока сравнени , без снижени  качества контрол .

Устройство работает следующим образом .

Перед началом работы счетчик 2 импульсов устанавливаетс  в нулевое состо ние любым известным способом (цепь сброса не показана). Выходы счетчика 2 импульсов , подключенные к второй управл ющей группе входов многоканального коммутатора 1. задают номер опрашиваемой входной шины. При установке счетчика 2 импульсов в нулевое состо ние к выходу многоканального коммутатора 1 подключаетс  перва  входна  шина (7-1). Сигнал, поступивший на первый вход многоканального коммутатора 1. проходит на его выход и вход счетчика 2 импульсов. По окончании входного сигнала счетчик 2 импульсов измен ет свое состо ние на последующее и тем самым к выходу многоканального коммутатора 1 подключаетс  следующа , т.е. втора  входна  шина (7-2).

При правильном чередовании входных сигналов процесс повтор етс . Каждый из поступающих на входные, шины (7-1)-(7-4) сигналов поступают на первую группу входов схемы сравнени  6 и на входы элемента ИЛИ 4, а далее с выхода элемента ИЛИ 4 на первый вход элемента И 5. На вторую группу входов схемы сравнени  6 поступают сиг- налы с выходов дешифратора 3, формирующие сигналы соответственно состо нию счетчика 2 импульсов. При установ- ке счетчика 2 импульсов в нулевое состо ние на выходах дешифратора 3, а следовательно , на второй группе входов схемы сравнени  6 формируетс  позиционный код 1000. С приходом сигнала на первой входной шине (7-1) на первой группе входов схемы сравнени  6 формируетс  код 1000. Сравнива  два одинаковых кода, схема сравнени  6 формирует на своем инверсном выходе сигнал логического нул , который поступает на второй вход элемента И 5.

Элемент И 5 закрываетс . При правильном чередовании сигналов на входных шинах устройства элемент И 5 открываетс  по первому входу и закрываетс  по второму. 5 т.е. на выходе элемента И 5 и на выходной шине 8 сигнал ОШИБКА отсутствует,

При наличии на контролируемой, входной шине посто нного сигнала счетчик 2 импульсов не измен ет своего состо ни ,

10 так как он работает по спаду входного сигнала и, следовательно, не подключает к выходу многоканального коммутатора 1 следующую входную шину. При поступлении сигнала на следующую входную шину

5 происходит несравнение кодов схемой сравнени  6. Так, при наличии посто нного сигнала на второй входной шине (7-2) с приходом импульсного сигнала на третью входную шину (7-3) коды на входах первой

0 группы входов и второй группы входов схемы сравнени  б будут соответственно равны 0110 и 0100. При этом на выходе схемы сравнени  б формируетс  сигнал логической единицы, который разрешает прохож5 дение сигнала с выхода элемента ИЛИ 4 через элемент И 5.

При этом на выходной шине 8 формируетс  сигнал ОШИБКА.

При нарушении чередовани  сигналов

0 на входных шинах (7-1)-(7-4), например, после прихода сигнала на шину (7-1)лоступает сигнал на шину (7-3), на выход многоканального коммутатора 1 сигнал не проходит, так как код на второй управл ющей группе вхо5 дов коммутатора 1 подключает к его выходу вторую входную шину (7-2). При отсутствии на выходе коммутатора 1 состо ние сигнала 2 импульсов не мен етс , т.е. остаетс  таким , каким оно было после поступлени  сиг0 нала на первой входной шине (7-1).

С приходом импульсного сигнала на шину (7-3) на входах первой и второй группах входов схемы сравнени  б коды будут соответственно равны 0010 и 0100. При этом на

5 выходной шине 8 формируетс  сигнал ( ОШИБКА.

Контроль одновременного по влени  на входных шинах (7-1Н7-4) ложных сигналов во врем  действи  очередного осущест0 вл етс  путем сравнени  кодов на входах схемы сравнени  6.При этом на второй группе входов схемы сравнени  6 последовательно поступают сформированные дешифраторы 3 позиционные коды 1000,

5 0100, 0010. 0001. 10000, 0100 и т.д., как и в случае правильного чередовани  сигналов на входных шинах (7-1)-(7-4) устройства контрол .

На первой группе входов схемы сравнени  6 при наличии ложных сигналов во времи действи  очередного будут присутствовать коды, состо щие из двух и более единиц . Так при по влении ложного сигнала на первой входной шине (7-1) во врем  действи  очередного сигнала на третьей входной шине (7-3) код на первой группе входов схемы сравнени  будет 1010 вместо правильного 0010. В этом случае на выходной шине 8 сформируетс  сигнал ОШИБКА.

При поступлении на любой из входных шин (7-1Н7-4) двух импульсов вместо одного устройства контрол  формирует на выходной шине 8 сигнал нарушением пор дка че- редовани  следующим образом. По окончании входного сигнала счетчик 2 импульсов устанавливаетс  в следующее состо ние и подключает к выходу многоканального коммутатора 1 следующую входную шину, дешифратор 3 формирует позиционный код следующей второй шины. Сигнал, поступивший вторично на ту же входную шину, не поступает на выход многоканального коммутатора 1, и не мен ет состо ни  сигнала 2 импульсов. Таким образом, на схему сравнени  6 поступают два кода, отличающиес  между собой. На первой группе входов схемы сравнени  присутствует код, соответствующий данной входной шине, а на вторую группу входов схемы сравнени  поступает позиционный код следующей входной шины, сформированный дешифратором 3. На выходной шине 8 формируетс  сигнал ОШИБКА.

На диаграмме (фиг.2) рассмотрена работа устройства дл  контрол  четырехвхо- довой последовательности чередовани  асинхронных импульсных сигналов.

Показаны последовательности чередовани  асинхронных импульсных сигналов, сигналы с выходов счетчика импульсов, сигнал с выхода элемента ИЛИ, сигналы с выходов дешифратора и сигнал ОШИБКА.

На диаграмме по вертикали приведены входные шины 7-1, 7-2,7-3.7-4, выходы счетчика импульсов Сч1р, Сч2р, выход элемента ИЛИ, выходы дешифратора Дшо, Дол, Дшг. Дшз. выходна  шина ОШИБКА, а по горизонтали области, характеризующие работу устройства контрол ;

- область а при правильном чередовании входных импульсных сигналов;

-область б при наличии на входной шине 7-2 посто нного сигнала;

-область в при нарушении пор дка поступлени  сигналов на входные шины;

-область г при наличии лож -х сигналов на входной шине 7-1;

-область д при поступлении на шине 7-2 двух сигналов вместо одного.

Предлагаемое изобретение позвол ет меньшим количеством оборудовани  осуществить контроль последовательности чередовани  асинхронных импульсных сигналов чем известное устройство контрол  вз тое за протстип. Уменьшение количества оборудовани , в свою очередь, повышает надежность работы устройства контрол  в целом. Предлагаемое устройство контрол  формирует сигнал ОШИБКА в случае нарушени  пор дка поступлени  сигналов на входные шины, при поступлении нескольких сигналов вместо одного, при наличии на входных шинах посто нного сигнала , а также при наличии ложных сигналов на

входных шинах во врем  действи  очередного контролируемого сигнала.

(56) Авторское свидетельство СССР № 1256184, кл. Н 03 К 5/19, 1986. Авторское свидетельство СССР № 1413711, кл. НОЗ К 5/19. 1985.

Claims (1)

1. Формула изобретени 

   УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ АСИНХРОННЫХ ИМПУЛЬСНЫХ СИГНАЛОВ,

   содержащее многоканальный коммутатор, счетчик импульсов, дешифратор, элемент ИЛИ, элемент И, первый вход которого соединен с выходом элемента ИЛИ, входы которых соединены с информационными входами многоканального коммутатора и входными шинами, выход многоканального коммутатора соединен со счетным входом счетчика импульсов, выходы которого соединены с управл ющей группой входов

   многоканального коммутатора и входами дешифратора, отличающеес  тем, что, с целью уменьшени  количества оборудовани  устройства дл  контрол  последовательности передавани  асинхронных

   импульсов сигналов, введен блок, сравнени , перва  группа входов которого соединена с входами элемента ИЛИ. втора  группа его входов - с выходами дешифратора , инверсный выход - с вторым входом

   элемента И, выход которого  вл етс  выходной шиной.

   I