SU1413711A2 - Устройство дл контрол последовательности чередовани импульсных сигналов - Google Patents
Устройство дл контрол последовательности чередовани импульсных сигналов Download PDFInfo
- Publication number
- SU1413711A2 SU1413711A2 SU874193924A SU4193924A SU1413711A2 SU 1413711 A2 SU1413711 A2 SU 1413711A2 SU 874193924 A SU874193924 A SU 874193924A SU 4193924 A SU4193924 A SU 4193924A SU 1413711 A2 SU1413711 A2 SU 1413711A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- inputs
- counter
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол импульсных последовательностей в автоматизированных системах управлени . Цель изобретени - расширение функ- цио нальнах возможностей - достигаетс за счет контрол по влени ложных импульсных сигналов во врем действи очередного контролируемого сигнала. Дл этого в устройство введены группа элементов И 4, второй элемент ИЛИ 7, дешифратор 8 и соответствующие функциональные св зи. Кроме того, устройство содержит многоканальный коммутатор 1, первый элемент ИЛИ 2, элемент НЕ 3, счетчик 5, элемент И 6, входные шины (9-1) -
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл контрол импульсных последовательностей в авто- матизированНых системах управлени и вл етс усовершенствованием изобретени по авт. св. № 1256184.
Цель изобретени - расширение функциональньрс возможностей за счет контрол по влени ложных импульсных сигналов во врем действи очередного контролируемого сигнала.
Поставленна цель достигаетс за счет введени группы элементов И, второго элемента ИЛИ, дешифратора и новых св зей.
На чертеже приведена структурна схема устройства.
Устройство дл контрол последова тельности чередовани импульсных сигналов содержит многоканальный коммутатор 1, элемент РШИ 2, элемент НЕ 3, группу элементов И 4, счетчик 5, элемент И 6, элемент ИЛИ 7, депшфра- тор 8, входные шины (9-1) - (9-п), выходные шины 10 и 11.
Входные шины (9-1) - (9-п) устройства соединены с информационными входами многоканального коммутатора 1, входами элемента ИЛИ 1 и первыми входами элементов И группы 4. Управл юща группа входов многоканального коммутатора 1 соединена с выходами счетчика 5 и входами дешифратора 8, выходы которого соединены со вторыми входами элементов И группь: 4. Выходы элементов И группы 4 соединены со входами элемента ИЛИ 7, выход которого соединен с выходной .шиной 11 устройства. Выход многоканального коммутатора 1 соединен со входом счетчика 5 и входом элемента НЕ 3, выход которого соединен с первым входом элемента И 6. Выход элемента ИЛИ 2 соедин етс со вторым входом элемента И 6, выход которого соедин етс с выходной шиной 10 устройства .
Устройство работает следующим об- разом.
Перед началом работы счетчик 5 устанавливаетс в нулевое состо ние любым известным способом (цепи сброса не показаны). Выходы счетчика 5, подключенные к второй управл ющей группе входов коммутатора 1, задают номер опрашиваемой входной шины. При установке счетчика 5 в нулевое сос
д
-
5
то ние к выходу коммутатора 1 подключаетс перва входна шина . Сигнал, поступивший на первый вход коммутатора 1, проходит на его выход и вход счетчика 5. По окончании входного сигнала счетчик 5 измен ет свое- состо ние на последующее и тем самым к выходу коммутатора 1 подключаетс следующа , т.е. втора входна шина. При правильном чередовании входных сигналов процесс повтор етс . Каждый из поступающих на входные шины (9-1) - (9-п) сигналов также поступает на вход элемента ИЛИ 2 и с его выхода На второй вход элемента И 6. Элемент И 6 первым входом подключен к выходу коммутатора 1 через инвертор 3 и поэтому при отсутствии сигнала на выходе коммутатора 1 элемент И 6 открьша- етс по первому входу и наоборот при наличии сигнала на выходе коммутатора 1 элемент И 6 закрываетс по первому входу. При правильном чередовании сигналов на входных шинах (9-1) - (9-п) устройства элемент И 6 открываетс по второму входу и закрываетс по первому, т.е. на выходе элемента И 6 и на выходной шине 10 сигнал отсутствует.
При нарушений пор дка чередовани сигналов на входных шинах (9-1) - (9-п), например, после прихода сигнала на входную шину 9-1 поступает сигнал на входную шину 9-3, на выход коммутатора 1 сигнал не проходит, так как код на второй управл ющей группе входов коммутатора 1 подключа- ет к его выходу входную шину 9-2. При отсутствии сигнала на выходе коммутатора 1 открываетс по. первому входу элемент И 6 и сигнал с входной шины 9-3 через элемент ИЛИ 2 проходит че- рез элемент И 6 на выходную шину 10. Наличие сигнала на выходной шнне 10 свидетельствует о нарушении пор дка чередовани входных импульсов.
При поступлении на любой из входов двух импульсов вместо одного устройство формирует на выходной шине 10 сигнал нарушени пор дка чередо- вани следующем образом.
По окончании входного сигнала счетчик 5 устанавливаетс в его следующее положение и подключает к выходу коммутатора 1 следующую входную шину. Сигнал, поступивший вторично на ту же входную шину, не поступает на выход коммутатора 1 и не закрыва
3I
ет по первому входу элемент И 6, но проходит через элемент ИЛИ 2 на второй вход элемента И 6. Так как элемент И 6 оказываетс открыт по двум входам, то на его выходе и на выходной шине 10 по вл етс сигнал нарушени пор дка чередовани .
При наличии на контролируемой входной шине посто нного счетчик 5 не измен ет своего состо ни , так как он работает по опаду входного сигнала и, следовательно, не подключает к выходу коммутатора 1 следующую входную шину.-Поступление сигнала иа следующую входную шину приводит к формированию сигнала нарушени пор дка чередовани входных сигналов аналогично.
Контроль одновременного по влени на входных шинах (9-1) - (9-п) ложных сигналов во врем действи очередного контролируемого сигнала осуществл етс следующим образом.
Дешифратор 8 формирует низкий уро- вень сигнала на выходе, соответствующем состо нию счетчика 5. Низкий уровень с выхода дешифратора 8 поступает на первый вход соответствующего элемента И группы 4, тем самым блокирул прохождение сигнала, поступакще- го на второй вход этого элемента И. Таким образом, иа входы элемента ИЛИ 7 через группу 4 элементов И поступают сигналы с входных шин (9-1) - (9-п), кроме блокированного очередного сигнала, номер которого определ етс состо нием счетчику 5. Поэтому сигнал, поступивший иа любую входную шину (9-1) - (9-п), кроме очередной, вызывает по вление сигнала иа выходе элемента ШШ 7 и соответственно на выходиой шиие 11 устройства.
0
5
37
0
5 о
5
0
114
Наличие двух выходных шин 10 и 11 позвол ет анализировать характер ошибки чередовани импульсных сих на- лов.
Предлагаемое устройство контролирует пор док чередовани асинхронных сигналов и формирует сигнал сбо на выходHbES шинах 10 и 11 в случае нарушени пор дка поступлени асинхронных сигналов на входные шины, при поступлении нескольких сигналов вместо одного (прерывающийс сигнал), при наличии на входных шинах посто нного сигнала, а также формирует сигнал сбо только на выходной шине 11 при наличии ложных сигналов на входных шинах во врем действи очередного контролируемого сигнала.
Claims (1)
- Формула изобретениУстройство дл контрол последовательности чередовани импульсных сигналов по авт. св. № 1256184, отличающеес тем, что, с целью расширени функциональньж возможностей за счет контрол по влени ложных импульсных сигналов во врем действи очередного контролируемого сигнала, оно дополнительно содержит группу элементов И, второй элемент ИЛИ и деши(й)атор, входы которого соединены с выходами счетчика, выходы дешифратора соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с соответствз щими входными шинами устройства, выходы элементов Н группы соединены с входами второго элемента ИЛИ,- выход которого вл етс вторым выходом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874193924A SU1413711A2 (ru) | 1987-01-05 | 1987-01-05 | Устройство дл контрол последовательности чередовани импульсных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874193924A SU1413711A2 (ru) | 1987-01-05 | 1987-01-05 | Устройство дл контрол последовательности чередовани импульсных сигналов |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1256184 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1413711A2 true SU1413711A2 (ru) | 1988-07-30 |
Family
ID=21285306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874193924A SU1413711A2 (ru) | 1987-01-05 | 1987-01-05 | Устройство дл контрол последовательности чередовани импульсных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1413711A2 (ru) |
-
1987
- 1987-01-05 SU SU874193924A patent/SU1413711A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР IP 1256184, кл. Н 03 К 5/19,, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1413711A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU1256184A1 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU1495985A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU1134940A1 (ru) | Устройство дл контрол блоков синхронизации | |
SU1714797A1 (ru) | Устройство дл контрол серий импульсов | |
SU1543407A1 (ru) | Устройство дл контрол последовательности прохождени сигналов | |
RU2001509C1 (ru) | Устройство дл контрол последовательности асинхронных импульсных сигналов | |
SU1439623A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1120333A1 (ru) | Устройство дл контрол коммутации информационных каналов | |
SU1287184A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU942029A1 (ru) | Устройство дл контрол блока управлени | |
SU1501059A1 (ru) | Устройство дл контрол блока управлени | |
SU1443166A1 (ru) | Счетный элемент с контролем | |
SU1001015A1 (ru) | Устройство дл контрол цифровых модулей | |
SU1622857A1 (ru) | Устройство дл контрол электронных схем | |
SU1651362A2 (ru) | Устройство дл контрол последовательности чередовани импульсных сигналов | |
SU1252930A2 (ru) | Устройство дл контрол многоканальных импульсных последовательностей | |
SU1177799A1 (ru) | Устройство дл контрол многоканальных систем управлени тиристорными преобразовател ми | |
SU960775A2 (ru) | Многоканальное устройство дл стабилизации посто нного напр жени | |
SU1175021A1 (ru) | Устройство дл контрол последовательности импульсов | |
RU2054796C1 (ru) | Устройство для контроля последовательности импульсных сигналов | |
SU1265775A1 (ru) | Устройство дл контрол последовательности импульсов и фильтрации помех | |
SU1320655A1 (ru) | Многоканальное тензометрическое устройство | |
SU1508193A1 (ru) | Устройство дл циклового программного управлени | |
SU807491A1 (ru) | Устройство дл контрол счетчика |