SU1252930A2 - Устройство дл контрол многоканальных импульсных последовательностей - Google Patents

Устройство дл контрол многоканальных импульсных последовательностей Download PDF

Info

Publication number
SU1252930A2
SU1252930A2 SU853876120A SU3876120A SU1252930A2 SU 1252930 A2 SU1252930 A2 SU 1252930A2 SU 853876120 A SU853876120 A SU 853876120A SU 3876120 A SU3876120 A SU 3876120A SU 1252930 A2 SU1252930 A2 SU 1252930A2
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
switch
input
pulse
multiplexer
Prior art date
Application number
SU853876120A
Other languages
English (en)
Inventor
Николай Федорович Сидоренко
Вячеслав Сергеевич Харченко
Григорий Николаевич Тимонькин
Борис Владимирович Остроумов
Сергей Николаевич Ткаченко
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU853876120A priority Critical patent/SU1252930A2/ru
Application granted granted Critical
Publication of SU1252930A2 publication Critical patent/SU1252930A2/ru

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

Изобретение относитс  к импульсной технике. Цель изобретени  - повышение достоверности контрол i Устройство содержит мультиплексор 4, одно- вибратор 6, счетчик 2 и частотомер . Достижение цели осуществл етс  введеtcv-vr- .;- , л нием коммутатора 5 и регистра 3 сдвига . Поразр дные выходы счетчика 2 подключены к управл ющим входам мультиплексора 4. Контролируемые импульсные последовательности поступают на информационные входы мультиплексора 4 и коммутатора 5, управл ющие входы которого соединены с поразр дными выходами регистра 3 сдвига. Выход коммутатора 5  вл етс  выходом ошибки устройства. Устройство контролирует по вление ложных серий импульсов , пропадание одиночных импульсов. При этом осуществл етс  параллепь- ное подключение входов импульсных последовательностей с меньшей частотой к выходу ошибки при переходе к анализу следующей последовательности с большей частотой. I ил.

Description

I
Изобретение относитс  к импульсной технике, предназначено дл  проверки многоканальных импульсных последовательностей в системах контрол  цифровых устройств аппаратуры управлени  и св зи и  вл етс  усовершенствованием изобретени  по авт.св. I042I71.
Цель изобретени  повьшение дос- TOijepHocTH контрол .
На чертеже представлена структурна  схема предпагаемого устройства.
Устройство содержит частотомер 1, счетчик 2, регистр 3 сдвига, мультиплексор 4, коммутатор 5, одно.вибра- тор 6, входные шинь: 7.1-7,п, выходную шину 8. Входные шины 7,1-7.п устройства и выходы счетчика 2 соединены с информационнь ми и управл юп1ими входами мультиплексора 4 соответственно , выход которого через одновибр.а12
тор 6 соединен с входом счетчика 2, информационным D-входон и С-входом синхронизации регистра 3 сдвига, ВЫХОД переполнени  счетчика 2 соединен с входом частотомера I и установочным R-входом регистра. 3 сдвига, выходы 9,1-9.п-1 которого соединены с управл ющими входами коммутатора 5, входные шины 7.1-7.П-1 устройства соединены с информационными входами коммутатора 5, выход которого соединен с шиной 8 устройства.
Устройство работает следующим образом ,
В исходном состо нии все элементы пам ти устройства наход тс  в нулевом состо нии. С выходов счетчика 2 нулевой код поступает на управл ю- П1ие входы мультиплексора 4, По этому коду он подключает входуню шину 7.1 устройства на вход одновибратора 6, Первый импульс, поступивший на входную шину 7.1 устройства проходит через мультиплексор 4 и одновибратор 6 на вход счетчика 2 и объединенные D- и С-входы регистра 3. По заднему фронту импульса, сформированного одновибратором, в счетчик 2 запишетс  ед11ница и в единичное состо ние перейдет первый разр д регистра 3. Сигнал с выхода 9.1 поступит на первый управл ющий вход коммутатора 5„ Мультиплексор 4 подключит вход одно- вибратора 6 на входную шину 7.2 устройства . После поступлени  импульса на эту входную шину он аналогично предыдущему переключит счетчик 2 в
10
20
52930
следующее состо ние и добавит единицу во второй разр д регистра 3 и т.д. После обнаружени  импульса последнего канала счетчик -2 перейдет в исходное состо ние и сформирует импульс на выходе переполнени , который поступит на частотомер 1 и R-вход регистра 3. На этом цикл контрол  заканчиваетс . Таким образом, при правильном формировании импульсных последовательностей в процессе работы устройства происходит циклический последовательный опрос каналов и период следовани  импульсов на выхо 5 де переполнени  счетчика 2, равный периоду цикла опроса, регистрируетс  частотомером ,
В случае отсутстви  какой-либо импульсной последовательности после подключени  канала, в котором она должна присутствовать, счетчик 2 остановитс  и частотомер I зафиксирует нулевую частоту. Если же в одном из циклов в одной из последовательнос25 ,j,gj после ее контрол  вследствие сбо  по витс  ложный одиночный импульс или сери  HNmynbcoB (помеха),то он пройдет через коммутатор 5 на вьпсодную шину 8 ошибки и будет зафиксирован.
30 Если же в результате сбо  в контролируемой последовательности пропадает очередной импульс, то это приведет к тому, что в последовательност х с меньшей частотой следовани 
35 импульсов может по витьс  импульс
до окончани  цикла контрол . Это приведет к тому, что этот импульс также пройдет через коммутатор 5 на выходную шину 8 устройства и, таким об40 разом, наличие сбо  в одной из последовательностей будет зафиксироваио.

Claims (1)

  1. Формула изобретени 
    Устройство дл  контрол  многока- на 1ьных импульсных последовательностей по авт. св. № 1042171, отличающеес  тем, что, с целью повьйпени  достоверности контрол , в него дополнительно введены регистр сдвига и коммутатор, информационные входы которого соединены с входными шинами устройства, а управл ющие ь.от- ды подключены к выходам регистра сдви- га,информационный вход и вход синхронизации которого соединены с выходом одновибратора, а установочный вход ключенк выходу переполнени  счетчика/
SU853876120A 1985-04-01 1985-04-01 Устройство дл контрол многоканальных импульсных последовательностей SU1252930A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853876120A SU1252930A2 (ru) 1985-04-01 1985-04-01 Устройство дл контрол многоканальных импульсных последовательностей

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853876120A SU1252930A2 (ru) 1985-04-01 1985-04-01 Устройство дл контрол многоканальных импульсных последовательностей

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1042171A Addition SU208946A1 (ru) Способ получения нерастворимых сополимеров

Publications (1)

Publication Number Publication Date
SU1252930A2 true SU1252930A2 (ru) 1986-08-23

Family

ID=21170184

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853876120A SU1252930A2 (ru) 1985-04-01 1985-04-01 Устройство дл контрол многоканальных импульсных последовательностей

Country Status (1)

Country Link
SU (1) SU1252930A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Г042171, кл. Н 03 К 5/19, 1980. *

Similar Documents

Publication Publication Date Title
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU1252930A2 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1348838A2 (ru) Система дл контрол электронных устройств
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1042171A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1365104A1 (ru) Устройство дл счета изделий
SU1381513A1 (ru) Устройство дл контрол выводов больших интегральных схем
SU1223232A1 (ru) Устройство дл контрол двух импульсных последовательностей
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU1042217A1 (ru) Мажоритарно-резервированное устройство
SU1732332A1 (ru) Устройство дл контрол многоканальных импульсных последовательностей
SU1660175A1 (ru) Устройство дл преобразовани последовательного кода в параллельный
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1085005A2 (ru) Устройство дл цикловой синхронизации
SU1511749A1 (ru) Устройство дл контрол мультиплексоров
SU894712A1 (ru) Устройство дл контрол цифровых систем
SU1264193A1 (ru) Многоканальное устройство дл обмена данными микропроцессорной системы
RU2030107C1 (ru) Парафазный преобразователь
SU1503069A1 (ru) Устройство дл контрол последовательности импульсов
SU1483479A1 (ru) Устройство дл контрол знаний обучаемых
SU1120333A1 (ru) Устройство дл контрол коммутации информационных каналов
SU1676076A1 (ru) Устройство дл контрол серий импульсов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU1264206A1 (ru) Устройство коммутации дл систем многоканального контрол и управлени