SU1543407A1 - Устройство дл контрол последовательности прохождени сигналов - Google Patents

Устройство дл контрол последовательности прохождени сигналов Download PDF

Info

Publication number
SU1543407A1
SU1543407A1 SU884437762A SU4437762A SU1543407A1 SU 1543407 A1 SU1543407 A1 SU 1543407A1 SU 884437762 A SU884437762 A SU 884437762A SU 4437762 A SU4437762 A SU 4437762A SU 1543407 A1 SU1543407 A1 SU 1543407A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
trigger
triggers
Prior art date
Application number
SU884437762A
Other languages
English (en)
Inventor
Руфат Алиевич Алиев
Вадим Анатольевич Вейзер
Шафаят Халил Оглы Гаджиев
Юрий Иванович Гецко
Гамза Дадаш Оглы Гусейнов
Эммануил Борисович Гусянов
Эльхан Зираддин Оглы Зейналов
Муса Исмаилович Исмаилов
Original Assignee
Предприятие П/Я М-5933
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5933 filed Critical Предприятие П/Я М-5933
Priority to SU884437762A priority Critical patent/SU1543407A1/ru
Application granted granted Critical
Publication of SU1543407A1 publication Critical patent/SU1543407A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при создании систем контрол  последовательности прохождени  команд и сигналов в различных автоматизированных системах управлени . Отличительной особенностью устройства  вл етс  то, что оно позвол ет контролировать сложные последовательности не перекрывающихс  по фронтам сигналов, позвол   вы вл ть как пропадание, так и по вление лишних по отношению к регламентированной контролируемой последовательности сигналов. Целью изобретени   вл етс  расширение функциональных возможностей за счет обеспечени  контрол  лишних импульсов контролируемых последовательностей. Поставленна  цель достигаетс  за счет введени  формирователей 6 импульсов, элемента ИЛИ 7, регистра 8 сдвига, блока 9 сравнени , элемента 10 задержки, элементов И-НЕ 11, 13, 15, триггеров 12, 14, 16, элемента 17 задержки, элемента НЕ 21. 1 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании систем контроля последовательности прохожде- $ ния команд и сигналов в различных автоматизированных системах управления.
Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля лишних импульсов контролируемых последовательностей ,
На чертеже приведена функциональная схема устройства.
Устройству содержит триггеры 1, 15 элемент НЕ 2, элементы И-НЕ 3, вход 4 начальной установки устройства, группу 5 входов контролируемых последовательностей, формирователи 6 импульсов, элемент ИЛИ 7, регистр 8 20 сдвига, блок 9 сравнения,.элемент 10 задержки, элемент И-НЕ 11, триггер 12, элемент И-НЕ 13, триггер 14, элемент И-НЕ'15, триггер 16, элемент 17 задержки, выход 18 признака, прав иль- 25 ной работы устройства, первый 19 и второй 20 выходы сбоя устройства, элемент НЕ 21 .
Устройство работает следующим образом. 30
Импульсным сигналом начальной установки, поступающим на вход 4 начальной установки устройства, синхровизированным по отношению к контролируемой последовательности, устройство 35 переводится в исходное состояние.-При этом устанавливаются в нулевое состояние все триггеры 1, регистр 8 сдвига и триггеры 12, 14 и 16. Импульсный сигнал начальной установки 40 поступает и на вход элемента 17 задержки, время задержки которого выбирается чуть меньшим общей длительности цикла контроля, но такйм, чтобы прошли все контролируемые за цикл 45 сигналы. Сигналы контролируемой последовательности (для определенности примем, что каждый из сигналов положительный) поступают с η различных точек через входы 5 устройства на 50 входы формирователей 6 по фронту входного сигнала, а также на единичные входы триггеров 1 через элемент НЕ 2 (первый сигнал), и через п-1 элементов И-НЕ 3 (последующие п-1 55 сигналы)«
Порядок подключения точек с контролируемыми сигналами следующий..
На вход элемента НЕ 2, являющийся первьм из группы входов устройства, должен поступать первый с момента начала цикла сигнал, на второй вход второй сигнал, и так до η-го сигнала. ‘ При этом происходит следующее. Соответствующие формирователи 6 по фронту входного сигнала будут формировать короткие импульсы, которые через элемент ИЛИ 7 будут поступать на синхровход регистра 8 сдвига и каждый импульс будет вызывать сдвиг на шаг логической единицы, установленной постоянно на информационном входе регистра 8. Предполагается для определенности, что контролируемые сигналы по крайней мере их фронты, перемежающиеся, т.е. импульсы, вырабатываемые с них формирователями 6, не будут перекрываться и все пройдут на выход элемента ИЛИ 7.
В триггерах 1 разрешение на запись каждого последующего сигнала произойдет, если были все предыдущие с начала цикла сигналы. Если же какой-то из сигналов отсутствует, например К-й, то и соответствующий К-й триггер не установится в единичное состояние, и в результате остальные п-К триггеры к концу цикла не установятся в единичное состояние, в том числе и η-й, т.е. отсутствие единичного уровня на прямом выходе η-го триггера говорит о том, что в контролируемой последовательности отсутствовал один Сигнал. На то, какой именно из сигналов первым отсутствовал, т.е. о нарушении последовательности, указывает первый в последовательности из триггеров 1 с нулевым состоянием на прямом выходе, в данном случае К-й триггер. Однако, кроме пропадания сигналов, к нарушению порядка их следования может привести и появление лишних сигналов, в частности из-за помех.
Поскольку в триггерах 1 при наличии лишнего сигнала, поступившего на вход, где штатный сигнал уже поступал, ни к чему не приводит, а в сдвиговом регистре 8 он приведет к продвижению на шаг записываемой в него в начале контроля единицы, то для выработки суждения о нарушении последовательности прохождения контролируемых сигналов достаточно после каждого сигнала по совокупности сопоставлять состояние выходов триггеров 1 и регистра 8 сдвига. Если коды на соответствующих выходах совпадают, то прохождение сигналов с большой вероятностью было нормальным, если не совпадают, т.е. больше или меньше, то в последовательности прохождения нарушение. Область нечувствительности устройства, когда единовременно несанкционированные сигналы поступают на те входы триггеров 1, где еще нет разрешения от прохождения предыдущих сигналов - он есть лишь для одного из них. Это возможно в том случае, когда сигналы единовременно поступают на входы тех триггеров 1, которые уже установлены, все, кроме одного, · и этот триггер 1 одним из этих сигналов установится в единицу так же, как и при сочетании этих случаев, когда триггеры 1 продвинутся всего на один шаг. Однако это могут быть лишь сигналы помех и вероятность их единовременного появления (передних фронтов) весьма низка, намного ниже, чем разнесенных во времени помех, поскольку сигналы поступают от различных контролируемых точек, разнесенных пространственно.
Названное сопоставление сигналов через сравнение состояний триггеров 1 и регистра 8 сдвига на момент, .когда прохождение сигнала зафиксировано регистром 8, а следующий сигнал еще не поступил, осуществляется блоком 9 сравнения, вырабатывающим в зависимости от соотношения кодов признаки Равно11, Меньше, Больше1.1.
О моменте окончания цикла прохождения контролируемых сигналов свидетельствует появление на третьем входе элемента И-НЕ 1J импульсного сигнала, образованного из импульса начальной установки на выходе элемента 17 задержки. Если на это время заполнены триггеры 1 и регистр 8 сдвига, об этом свидетельствует наличие на входе элемента И-НЕ 11 высокого уровня с прямого выхода п-го триггера, а на втором - высокого уровня с выхода Равно блока 9 сравнения, то они, поступая через выход элемента И-НЕ на единичный вход триггера 12, будут зафиксированы в виде высокого потенциала на прямом выходе триггера.
Поскольку в зависимости от характера сигналов помех и от числа контролируемых сигналов возможны промежуточные несовпадения кодов, компен сирующиеся к концу цикла контроля ί уход вперед на соответствующее число шагов, а затем такое же относительное отставание), то для более полного суждения о качестве прохождения последовательности фиксируются еще и промежуточные несовпадения на момент, после восприятия соответствующего сигнала регистром 8. Это достигается подачей тех же импульсов с выхода элемента ИЛИ 7, которые осуществляют сдвиг, и на стробирование сигналов несовпадения Больше или Меньше блока 9 сравнения. При этом импульсы задерживаю-тся элементом 10 задержки на время, достаточное для срабатывания регистра 8 и в случае несовпадения на эти моменты времени текущего продвижения в триггерах 1 и в регистре 8 сдвига на выходах блока 9 сравнения вырабатывается сигнал Больше” или Меньше, который через элементы И-НЕ 13 или 15 соответственно, простроб ированный сигналом с выхода элемента 10 задержки, будет зафиксирован триггерами 14 или 16 соответственно, а значит, и на выходах 19 или 20 устройства.
При этом считается, что в случае наличия единицы на выходе 18 устройства и низких потенциалов на выходах 19 и 20 устройства, контролируемая последовательность прошла правильно.
Если на выходе 18 устройства на момент окончания цикла - единица и единица хотя бы на одном из выходов 19 и 20, это позволяет судить, что пропадания импульсов не было* но были лишние, т.е. последовательность прохождения сигналов все же нарушена, как и в случае наличия на этот момент времени нуля на выходе 18 устройства независимо от состояния выходов 19 и 20. Это говорит о пропадании по крайней мере одного сигнала контролируемой последовательности, и первое пропадание (конкретный сигнал) определяется номером ί-го триггера 1. на котором обрывается последовательность единиц, начиная с триггера 1J.

Claims (1)

  1. Формула изобретения
    Устройство для контроля последовательности прохождения сигналов, содержащее η триггеров, где η - число контролируемых последовательностей, первый элемент НЕ, п-1 элементов И7 ϊΙΕ, причем вход первого элемента НЕ является входом первой контролируемой последовательности, первые входы элементов И-НЕ с первого по (п-1)-й яв- j пяются входами контролируемых7 последовательностей соответственно с второй по n-ю, выход первого элемента НЕ соединен с единичным входом первого триггера, нулевые входы триггеров с 10 первого по η-й соединены с входом начальной установки устройства, прямые Выходы триггеров с первого по (п-1)-й соединены с вторыми входами элементов И-НЕ соответственно с первого по 15 (п-1)-й, выходы элементов И-НЕ с первого по (п-1)-й соединены с единичными входами триггеров соответственно с второго по n-й, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения контроля лишних импульсов контролируемых последовательностей, в него введен элемент ИЛИ, два элемента задержки, вто- Z3 рой элемент НЕ, n-й, (п+1)-й, (п+2)-й; элементы И-НЕ, блок сравнения, (ή+1 )-й, (п+2)-й, (п+3) -й триггеры и регистр сдвига, причем входы контролируемых последовательностей с первого по п-й 30 устройства соединены с входами формирователей импульсов соответственно с первого по n-й, выходы которых соединены с входами элемента ИЛИ, выход которого соединен с синхровходом ре~ 35 гистра сдвига и с входом первого элемента задержки, выход которого соединен с первыми входами η-го и (п+1)-го элементов И-НЕ, информационный вход первого разряда регистра сдвига соединен. с шиной логической единицы устройства, вход сброса в 0. регистра сдвига соединен с нулевым входом первого триггера, с нулевыми входами (п+1)-го, (п+2)-го, (п+3)-го триггеров и с входом второго элемента задержки, выход которого соединен с входом второго элемента НЕ, выход которого соединен с первым входом (п+ . +2)-го элемента И-НЕ, второй вход ' которого соединен с выходом равенства блока сравнения, выход Больше” которого соединен с вторым входом п-го элемента И-НЕ, выход Меньше блока сравнения соединен с вторым входом (п+1)-го элемента И-НЕ, выход п-го элемента И-НЕ соединен с единичным входом (п+1)-го триггера, выход (п+ 20 +1)-го элемента И-НЕ соединен с единичным входом (п+2)-го триггера, выход (п+2)-го элемента И-НЕ соединен с единичным входом (п+3)-го триггера, прямые выходы триггеров с первого по (п-1)-й соединены соответственно с входами с первого по (п-1 )-й первой группы информационных входов блока сравнения, прямой выход п-го триггера соединен с п-м входом первой группы информационных входов блока сравнения и с третьи^ входом (п+2)-го элемента И-НЕ, выход (п+3)-го триггера является выходом признака правильной работы устройства, выход (п+1)~го триггера - первым выходом сбоя устройства, выход (п+2)-го триггера вторым выходом сбоя устройства, группа выходов регистра сдвига соединена с второй группой информационных вхо— 40 .дов блока сравнения..
SU884437762A 1988-04-08 1988-04-08 Устройство дл контрол последовательности прохождени сигналов SU1543407A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884437762A SU1543407A1 (ru) 1988-04-08 1988-04-08 Устройство дл контрол последовательности прохождени сигналов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884437762A SU1543407A1 (ru) 1988-04-08 1988-04-08 Устройство дл контрол последовательности прохождени сигналов

Publications (1)

Publication Number Publication Date
SU1543407A1 true SU1543407A1 (ru) 1990-02-15

Family

ID=21380156

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884437762A SU1543407A1 (ru) 1988-04-08 1988-04-08 Устройство дл контрол последовательности прохождени сигналов

Country Status (1)

Country Link
SU (1) SU1543407A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1338035, кл. Н 03 К 5/19, 1986. Авторское свидетельство СССР № 1275450, кл, G С. F .:/16, 1984. *

Similar Documents

Publication Publication Date Title
SU1109073A3 (ru) Устройство дл контрол синхросигналов
SU1543407A1 (ru) Устройство дл контрол последовательности прохождени сигналов
US3551823A (en) Electrical pulse decoders
US3488478A (en) Gating circuit for hybrid computer apparatus
US2884615A (en) Pulse coded signal separator
SU1275450A1 (ru) Устройство дл контрол последовательности прохождени сигналов
SU1295393A1 (ru) Микропрограммное устройство управлени
SU1472908A1 (ru) Устройство дл контрол распределител импульсов
SU1188743A1 (ru) Устройство дл имитации объекта контрол
SU742940A1 (ru) Мажоритарно-резервированное устройство
SU1443166A1 (ru) Счетный элемент с контролем
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1129723A1 (ru) Устройство дл формировани импульсных последовательностей
RU1805466C (ru) Устройство микропрограммного управлени с контролем
SU1226455A1 (ru) Микропрограммное устройство управлени
SU836803A1 (ru) Устройство дл предотвращени ошибок впРиНиМАЕМОй диСКРЕТНОй иНфОРМАции
RU2105357C1 (ru) Сдвигающий регистр
SU840882A1 (ru) Устройство дл определени значений буле-ВыХ фуНКций
SU1413711A2 (ru) Устройство дл контрол последовательности чередовани импульсных сигналов
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
SU930274A1 (ru) Устройство программного управлени исполнительными механизмами
SU1372607A2 (ru) Селектор импульсов по длительности
SU1297032A1 (ru) Распределитель импульсов
SU1264186A1 (ru) Устройство дл контрол цифровых блоков
SU1406735A1 (ru) Генератор импульсов