SU1429118A1 - Сигнатурный анализатор - Google Patents
Сигнатурный анализатор Download PDFInfo
- Publication number
- SU1429118A1 SU1429118A1 SU874177866A SU4177866A SU1429118A1 SU 1429118 A1 SU1429118 A1 SU 1429118A1 SU 874177866 A SU874177866 A SU 874177866A SU 4177866 A SU4177866 A SU 4177866A SU 1429118 A1 SU1429118 A1 SU 1429118A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- analyzer
- signature
- threshold comparator
- Prior art date
Links
Landscapes
- Collating Specific Patterns (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть ис , пользовано дл контрол и диагностики цифровых устройств различного назначени по методу сигнатурного анализа. Решаетс задача повьшени достоверности контрол цифровых потоков данных на выходе элементов с трем состо ни ми, С этой целью в состав устройства, содержащего формирователь 11 сигнатур с индикацией с двум упраБл ю1Ц1-1мн входами, введены двухпороговый компаратор 8, элемент И 9 и элемент ИСКЛЮЧАЮЩЕЕ ШШ 10. Сущность изобретени заключаетс в том, что при наличии во входном потоке данных только сигналов с уровн ми Лог. О и Лог.1 осуществл етс регулирование сигнатуры в соответствии с образ тощим полико.- мом обратных св зей сдвигового регистра , -в случае же наличи сигнала с третьим состо нием формирователь сигнатур переключаетс в режим счетчика поступающих сигналов. 3 ил„,, 1 табл.
Description
Данные
Ю
;/
00
Йуг/
Изобретение относитс к вычислительной технике и может быть использовано дл контрол и диагностики методом сигнатурного анализа цифровых устройств различного назначени , в том числе и устройств, содержащих элементы с трем состо ни ми на выходе ,
Целью изобретени вл етс повышение достоверности контрол цифровых потоков данных.
На фиг.1 представлена структурна схема сигнатурного анализатора; на фиг.2 - структурна схема двухпоро- гового компаратора; на фиг.З.- структурна схема формировател сигнатур с индикацией.
Сигнатурный анализатор (фиг.1) содержит входы 1 Такт, 2 Пуск, 3 Стоп, информационный вход 4, первый 5 и второй 6 входы управлени режимом, вход 7 начальной установки, двухпороговьй компаратор 8, элемент И 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, формирователь 11 сигнатур с индикацией ., .
Двухпороговый компаратор 8(фиг.2 с выходами 12 и 13 содержит конденсатор 14, резисторы 15-20 и компараторы 2-1 и 22,
Формирователь 11 (фиг.З) содержит информационный вход Данные, входы Такт, Пуск, Стоп, двухканаль- ный мультиплексор 2X1 23, селектор
24активного фронта, формирователь
25измерительного строба, многовходо вьш сумматор 26 по модулю два, элемент 2И 27, элемент 2 ИЛИ-НЕ 28, управл емьш регистр сдвига - счетчик 29 и п разр дов, блок 30 индикации.
Сигнатурньш анализатор может работать в квук режимах.
Первый р ежим - формирование сигнатуры , второй режим - определение длительности (периода) импульсньк последовательностей и длительности измерительного строба.
В первом режиме на первый 5 и второй 6 входы управлени сигнатурного анализатора поступают сигналы высокого уровн .
Двухпороговый компаратор 8 преобразует входной поток данных на информационном входе 4 в двухразр дный параллельный код. В зависимости от состо ни входного бита на первом 12 и втором -13 выходах двухпорогового
,
14291182
компаратора будут выработаны коды, приведенные в таблице.
0
5
0
5
0
5
0
5
0
5
С второго 13 выхода двухпорогового компаратора 8 преобразованный входной поток данных поступает на второй вход элемента И 9 и на вход Данные формировател 11 сигнатур, на второй вход управлени режимом которого поступает высокий либо низкий уровень потенциала в зависимости от наличи или отсутстви третьего состо ни в двоичной последовательности, поступающей на информационньй вход 4 анализатора.
При отсутствии в двоичной последовательности , поступающей на вход 4, третьего состо ни на выходах 12 и 13 двухпорогового компаратора 8 присутствуют противофазные сигналы, которые обеспечивают на выходе элемента И 9 низкий уровень потенциала.
Следовательно, на выходе элемента ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 10 устанавливаетс высокий уровень (так как на втором входе элемента 10 в рассматриваемом режиме высокий потенциал), поступающий на второй вход управлени режимом (формировател 1I, в результате чего последний работает в режиме формировани сигнатуры. При каждом по влении в провер емой двоичной после- довательности третьего состо ни на выходах 12 и 13 двухпорогового ком- .паратора 8, а значит, и на выходе элемента 9 устанавливаютс высокие уровни. В результате на вькоде элемента 10, соединенном с в.торым входом управлени режимом формировател 11, устанавливаетс сигнал низкого уровн , переключающий формирователь 11 в режим счета- числа поступивших за врем наличи третьего состо ни тактовых импульсов.
При этом на выход мультиплексора 23 (фиг.З) формировател 11 проход т сигналы с входов. 2 Пуск и 3 Стоп анализатора. На входы селектора 24 активного фронта поступает сигнал Такт с входа 1 и сигналы Пуск и Стоп с выхода мультиплексора 23,
Селектор 24 позвол ет выбрать пол рность перехода, воздействующего - на схему формировани измерительного строба 25, индивидуально дл каждого иэ сигналов Пуск и Стоп.
Формирователь 25 измерительного строба по сигналам Такт, Пуск, .
3, 1
, C fon вырабатьшает измерительный строб (окно измерени ), который с первого выхода формировател 25 поступает на второй вход элемента 2И 27, на первый вход которого посту- пает сигнал Такт с соответствующег выхода селектора 24.
На выходе элемента 27 формируетс пакет импульсов сигнала Такт, ко- личество которых определ етс длительностью измерительного строба.
Пакет импульсов .с выхода элемента 27 поступает на синхронизирующий вход управл емого регистра сдвига - счетчика 29, а на первый вход сумматора 26 по модулю два поступает сигнал Данные. На другие входы сумматора 26 поступают сигналы с выходов управл емого регистра сдвига - счетчика 29 (например, с выходов 7, 9, 12, 16-го разр дов при 16-разр д- йом регистре - счетчике 29). С выхода сумматора 26 по модулю два суммар лый сигнал поступает на информацион- ный вход (D-вход) управл емого регистра сдвига - счетчика 29.
По заднему фронту измерительного строба вырабатьшаетс сигнал конца строба,- который с второго выхода формировател 25 через элемент 28 поступает на синхронизирующий вход (С-вход) блока 30 индикации и на вход начальной установки (R-вход) управл емого регистра сдвига - счетчика 29. Таким образом, код (сигнатура ) с выхЬда управл емого регистра сдвига - счетчика 29 переписываетс в блок 30 индикации, а затем управл емый регистр сдвига - счетчика 29 сбрасываетс и оказьтаетс подготовленным к новому измерению. В блоке 30 индикации код (сигнатура) отображаетс , например, четырехзначным шестнадцатиричным дисплеем. Управ- л емый регистр сдвига - счетчик 29 и блок 30 индикации могут быть сбро- также сигналом, поступающим с входа 7 начальной установки анализатора .
Дп переключени анализатора в режим определени длительности (периода ) импульсов или длительности .измерительного строба на второй вход 6 управлени режимом анализатора по- даетс сигнал низкого уровн .
В зависимости от сигнала на входе 5 обеспечиваетс определение длительности (периода) импульсов на
5 S
О 0 g 0
-
5
18
ционном входе 4 анализатора (при низком уровне потенциала на входе 5) или длительности измериельного строба (при высоком уровне потенциала на входе 5).Если на вкоде 5 присутстсвует сигнал низкого уровн (режим определени длительности либо периода импульсов ) , мультиплексор 23 коммутирует на оба -выхода сигнал Даннуе, поступающий на его нулевые входы с выхода 13 двухпорогового компаратора 8, который в качестве сигналов Пус к и Стоп поступает на входы селектора 24, а затем на соответствующие входы формировател 25 измерительного строба.
Варьиру выбором активных фронтов сигналов Пуск и Стоп, можно обеспечить формирование длительности измерительного строба, равной длительности импульсов (при выборе разноименных перепадов) или периоду импульсов (при выборе одноименньос перепадов ).
При этом число тактовых импульсов В пакете на выходе элемента 2И 27 определ етс длительностью выбранного временного интервала.
При отсутствии в двоичной последовательности , поступающей на вход 4 анализатора, третьего состо ни на выходах 12 и 13 двухпорогового компаратора 8 имеютс противофазные сигналы , которые, поступа на элемент И 9, обеспечивают низкий уровень .потенциала на его выходе.
Следовательно, на выходе элемента 10 устанавливаетс низкий уровень (так как на втором входе элемента 10 в рассматриваемом режиме низкий по тенциал), поступающий на второй вход управлени режимом формировател 11, под воздействием которого управл емый регистр сдвига - счетчик 29 работает в режиме счета числа поступивших на его С-вход импульсов. При этом информаци на входе 31 (D- входе) управл емого регистра сдвига - счетчика 29 не вли ет на его работу.
При по влении в провер емой двоичной последовательности третьего состо ни на выходах 12 и 13 двухпорогового компаратора 8, а значит, и на выходе элемента И 9 устанавливаютс высокие уровни, в результате на выходе элемента 10 устанавливаетс высокий уровень потенциала, перевод 142 сдвигоа|;ий формирователь 1 1 в режим 4ого регистра. I Дл определени длительности кз- г ерительного строба, т.е. длитель- временного интервала методу выбранными перепадами сигналов на входах 2 Пуск и 3 Стоп на вход 5 необходимо подать сигнал высокого
Claims (1)
- ровн , а на информационный вход 4- ю Формула изобретенисигнал низкого или высокого уровн .В этом случае на выход мультиплексора 23 проход т сигналы Пуск, поступающие с соответст- ующих входов 2 и 3 анализатора.На выходе элемента 27, как и в ре- :киме формировани сигнатуры, формируетс пакет синхроимпульсов сигнала ГТакт, поступа 01цих на вход (С-вход) Управл емого регистра сдвига - счет- мика 29. Так как при этом на выходах 12 и 13 двухпорогового компаратора 8 Кгстановлены парафазные сигналы (за |счет подачи на информационный вход 14 сигнала низкого либо высокого |уровн ), то на выходе элемента 9 |устанавливаетс низкий уровень сигна- |Ла5 а следов;ательно, на выходе эле- ;мента 10 также низкий урбвень сигна- 1ла,- поступающий на вход управл емого : регистра сдвига счетчика и опреде- л ющий его работу в режиме .счетчика.Результат счета числа синхроим- I пульсов в пакете, как и во всех других случа х, поступает на D-вход блока индикации.Приведенное построение сигнатурного анализатора обеспечивает одноСитуациНа входе дв хпорогового компаратора низкий уровень потенциалаНа входе двухпорогового компаратора высокий уровень потенциалаНа входе двухпо- рогового компаратора промежуточный потенциал, соответствующий третьему состо ниюзначное отражение наличи третьего состо ни или нарушени уровней на любой временной погзиции двоичной последовательности в сформиров анной сигнатуре или коде длительности, что повьплает достоверность проверки цифровых потоков данных.Сигнатурный анализатор, содержащий формирователь сигнатур с индикацией , причем входы Такт, Пуск,, Стоп, первый вход управлени режимом и вход начальной установки анализатора подключены к одноименным входам формировател , сигнатур с индикацией , отличающийс тем, что, с целью повьпЕвпи достоверности контрол цифровых потоков данных, анализатор содержит двухпоро- говьм компаратор, элемент И и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; выход которого подклтючен к второму входу управлени режимом формировател сигнатур с индикацией, вход двухпорогового компаратора вл етс ршформаиионньи. входом анализатора, первый выход двухпорогового компаратора соединен с первым входом элемента И, второй выход двухпорогового компаратора - с входом данных формировател сигнатур с индикацией и с вторым входом элемента И, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ РШИ, второй вход которого вл етс вторьп входом управлени режимом анализатора.I Выход 12Выход 131429П8П1бйанныеТактТ9КГiszkIJyfKСтоп25бх.упрЛ4 кВх. управллВ)(од Hava/itHou ycmcrnffffKu9иг. 2Ctnpof128СЧ/Л& Rс л9ие.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874177866A SU1429118A1 (ru) | 1987-01-08 | 1987-01-08 | Сигнатурный анализатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874177866A SU1429118A1 (ru) | 1987-01-08 | 1987-01-08 | Сигнатурный анализатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1429118A1 true SU1429118A1 (ru) | 1988-10-07 |
Family
ID=21279121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874177866A SU1429118A1 (ru) | 1987-01-08 | 1987-01-08 | Сигнатурный анализатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1429118A1 (ru) |
-
1987
- 1987-01-08 SU SU874177866A patent/SU1429118A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1277113, кл. G Об F 11/00, 08.04.85. . Авторское свидетельство СССР № 1383360, кл. G 06 F П/00, 08.10.86. ( 54) СИГНАТУРНЫЙ АНАЛИЗАТОР * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1429118A1 (ru) | Сигнатурный анализатор | |
SU1709509A1 (ru) | Устройство дл обнаружени потери импульса | |
SU1666964A1 (ru) | Устройство дл измерени частоты вращени | |
SU739728A1 (ru) | Селектор импульсов | |
SU1383370A1 (ru) | Устройство дл контрол логических блоков | |
SU1383360A1 (ru) | Сигнатурный анализатор | |
SU1465827A1 (ru) | Устройство дл измерени отношени сигнал/шум | |
SU877547A1 (ru) | Устройство дл диагностического контрол | |
SU1709542A1 (ru) | Устройство дл детектировани ошибок | |
SU1661714A1 (ru) | Устройство дл измерени интервалов между центрами импульсов | |
SU1053129A1 (ru) | Информационно-измерительна система | |
SU1663771A1 (ru) | Устройство дл детектировани ошибок | |
SU1322222A1 (ru) | Устройство дл измерени временных интервалов | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
RU2017332C1 (ru) | Устройство для контроля качества дискретного канала связи | |
SU855521A1 (ru) | Устройство дл допускового контрол частоты | |
SU1177919A1 (ru) | Устройство для измерения апертуры глазковой диаграммы | |
SU864538A1 (ru) | Устройство допускового контрол | |
SU1288687A1 (ru) | Цифровой дискриминатор | |
SU1481768A1 (ru) | Сигнатурный анализатор | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1177799A1 (ru) | Устройство дл контрол многоканальных систем управлени тиристорными преобразовател ми | |
SU1166053A1 (ru) | Устройство дл измерени длительности одиночного импульса | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1059594A1 (ru) | Устройство дл контрол числа циклов работы оборудовани |