SU1397916A1 - Устройство дл регистрации неустойчивых сбоев - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и м.б, использовано в системах контрол  . Цель изобретени  - повышение информативности о регистрируемой информации . Устройство содержит регистры 1,2,12,13, счетчики 3-5, узлы сравнени  7,8, элемент ИЛИ-НЕ 9, блок пам ти 10, элемент И 11,17, блок индикации 14, триггеры 15,16. Устройство позвол ет обнаруживать неустой- чивьЕЙ сбой и многократно воспроизво

Description

22

(Л

00

:о

со

35

дить предысторию его возникновени . Счетчик 3 определ ет номер текущего байта информации многократно воспроизводимой на входе устройства контролируемой последовательности, счетчик 5 отсчитывает количество циклов контрол , счетчик А указывает на номер исследуемого байта, элемент 9 идентифицирует 1Ц1кл контрол , узел 8 и элемент 11 выдел ют такт по влени  в последовательности исследуемого байта дл  сравнени  его значени  посредством узла 7 со значением, записанным в регистр 2 на первом цикле контрол . При несовпадении сравниваемых значений регистром 12, бло97916

ком 14 и триггерами 15 и 16 фиксируетс  неустойчивый сбой. До фиксации неустойчивого сбо  в блоке 10 через регистр 1 записываютс  байты последовательности. Обращение к блоку 10 осуществл етс  посредством регистра 6 и счетчика 3 по циклически повтор емой последовательности адресов , что обеспечивает поддержание в блоке 10 последних байтов последовательности . С момента фиксации неустойчивого сбо  блок 10 переходит в режим чтени  и через регистр 13 передает на выход циклически повтор емую предысторию возникновени  неустойчивого сбо . 1 ил.

Изобретение относитс  к вычислительной технике.

Цель изобретени  - повышение информативности о регистрируемой информации .

На чертеже показано предлагаемое устройство.

Устройх:тво содержит регистр 1 текущего состо ни , регистр 2, счетчик 3 тактов работы, счетчик 4 номера бай та регистрируемой информации, счетчик 5 цикла контрол ,- регистр 6 адреса , поразр дный узел 7 сравнени , узел 8 сравнени , элемент 11ЛИ-НЕ 9, блок 10 пам ти, элемент И 11, регистр 12, буферный регистр 13, блок 1А индикации , D-триггер 15, триггер 16, элемент И 17, группу информационных входов 18 устройства, тактовый вход 19 устройства, вход 20 признака цик- ла контрол , вход 21 начальной установки устройства, выходы 22 регистрируемой информации и выход 23 контрол  устройства.

Устройство работает следующим об- разом.

На вход 21 поступает сигнал, устанавливающий счетчики 3-5, регистр 12 и триггер 16 в нулевые состо ни .

На вход 20 поступает сигнал А, указывающий на начало очередного цикла контрол . В каждом цикле контрол  на входы 18 поступает контролируема  п-разр дна  последовательность, воспроизводима  контролируемым объектом

(не показан) по одному и тому же алгоритму. Информаци  поступает на входы регистра 2 и узла 7. Длительность цикла контрол  определ етс  разр дностью счетчика 3, на счетный вход которого через вход 19 поступают синхросигналы типа меандр, по которым осуществл етс  поступление контролируемой информации. При этом на выходе счетчика 3 определ етс  номер очередной последовательности. Количество циклов контрол  каждого байта информации определ етс  разр дностью счетчика 5, на счетный вход которого поступают сигналы А начала очередного цикла контрол .

После завершени  всех циклов контрол  одной информации с приходом очередного сигнала А на выходе переноса счетчика 5 вырабатываетс  сигнал , увеличивающий на единицу код на информационных выходах счетчика 4 Этот код указывает на номер исследуемого байта информации. Разр дность счетчика 4 равна разр дности счетчика 3, что обеспечивает возможность по влени  на выходах счетчика 4 последовательно номеров всех байтов информации.

Коды выходов счетчика 3 и счетчика 4 поступают на узел 8 сравнени , который при поразр дном совпадении кодов (и только в этом случае) вырабатывает -на выходе равенства сравниваемых кодов единичный сигнал В, который поступает на вход разрешени  узла 7, разреша  его работу. Кроме того, сигнал В через открытый элемен И 11 поступает на синхровход регистра 2, обеспечива  прием информации в регистр 2 на первом цикле контрол 

Первый цикл контрол  идентифицируетс  при помощи элемента ИЛИ-НЕ 9, который выдает на вход элемента И 11 единичное значение при нулевом коде на разр дных выходах счетчика 5.

Таким образом, в регистр 2 записываетс  информаци  только в первом цикле контрол , причем информаци  с номером, указываемым счетчиком 4. Узел 7 сравнени  выполн ет функцию сравнени  только при подаче на его входы информации с одинаковыми номерами , причем с выхода регистра 2 снимаютс  данные, записанные в него в первом цикле контрол . Узел 7 сравнени  осуществл ют поразр дное сравнение и при полном совпадении (и только в этом случае) вырабатывает нулевой код сравнени , поступающий на информационный вход регистра 12, а также общий сигнал сравнени ,  вл ющийс  объединением по ИЛИ разр дов кода сравнени  и снимаемый с выхода равенства сравниваемых кодов.

Сигнал сравнени  в случае несовпадени  сравниваемых кодов принимает единичное значение. Этот сигнал и код сравнени  по окончании первого полутакта каждого такта записываютс  соответственно в триггер 15 и регистр 12, причем запись осуществл етс  по синхросигналам, поступающим на их инверсные синхровходы через тактовый вход 19 устройства непосредственно и через элемент И 17. С выхода триггера 15 единичный сигнал поступает далее на единичный вход триггера 16, устанавлива  его в единичное состо ние. Это состо ние соответствует регистрации неустойчивого сбо . Сигнал с инверсного выхода триггера 16 поступает на сигнальный выход 23 контрол  устройства и на вход элемента И 17. В случае регистрации неустойчивого сбо , нулевой сигнал с инверсного выхода триггера 16 останавливает счет счетчика 5 и св занного с ним счетчика 4. Кроме того, устанавливаетс  в ноль выход элемента И 17, что преп тствует прохождению через этот -элемент синхросигналов с тактового входа 19 на

синхронход регистра 12 и выход запись-чтение блока 10 пам ти. Код номера элемента с выхода счетчика 4 и код сравнени  с выхода регистра 12 поступают на входы блока 14 индикации дл  указани  номера и разр да сбойного байта информации.

Контролируема  информаци  поступает через вход 19 устройства также на вход регистра 1, в который принимаетс  по синхросигналам, поступающим на его синхровход с входа 19. Эти же синхр.осигналы подаютс  также на синхровход регистра 13 и инверсный синхровход регистра 6 адреса. При этом в регистр 6 в конце полутакта каждого такта принимаетс  код С м-чадших разр дов с выхода счетчика 3 тактоз.

Этот код принимает в цикле последовательно значени  от 0-до 2-1, обеспечива  обращение к блоку Ю соответ- ственно по адресам от О до 2 -1. Синхросигналы, поступающие до регистрации неустойчивого сбо  на вход запись-чтение блока 10 с выхода элемента И 17, обеспечивают режим записи в первом полутакте и режим чтени  во втором полутакте каждого такта

(режим чтени  обеспечиваетс  уровнем логического нул ). Считываема  из блока 10 информаци  принимаетс  в каждом такте в регистр 13 и далее с его выхода поступает на выход 22.

Таким образом по каждому адресу, который держитс  вторую половину одного такта и первую половину следующего за ним такта, сначала происходит считывание информации по окончании

такта, а затем в течение первого полутакта следующего такта - запись новой информации с выхода регистра 1, Поскольку обращение к накопителю по одному и, тому же адресу происходит

раз в 2 тактов, то считываетс  из блока 10 и подаетс  через регистр 13 на выход 22 информаци , записанна  в 2 тактов тому назад. (В случае регистрации неустойчивого сбо 

выход элемента И 1 устанавливаетс  в ноль и обеспечивает дл  блока 10 работу только в режиме чтени ). При этом на выход 22 поступает повтор ема  в цикле последовательность 2

байтов информации, содержаща  сбойный байт и 2 -1 предшествующих ему байтов. Указанна  последовательность может быть исследована, например, с помощью осциллографа на предмет при513

чин возникновени  неустойчивого сбо .

Предлагаемое устройство позвол ет не только обнаруживать неустойчивый сбой, но также анализировать предысторию его возникновени , что существенно расшир ет возможности известных устройств подобного класса в борьбе с неустойчивыми сбо ми.

Claims (1)

1. Формула изобретени 

   Устройство /дл  регистрации неустойчивых сбоев, содержащее два регисра , счетчик циклов контрол , счетчик тактов работы, счетчик номера байта регистрируемой информации, поразр дный узел сравнени  и узел сравнени , первый элемент И, элемент ИПН-НЕ, григг ср и блок ин,чикации, причем группа информационных входов первого регистра  вл етс  группой информаци- с нных входоп устройства и соединена с первой группой ипформационных входов поразр дного узла сравнени , втора  группа информационных входов которого соединена с группой выходов первого регистра, выходы Равно всех разр дов поразр дного узла сравнени  саеди} аны с информационными вхолами второго регистра, группа выходов которого соединена с первой г руппой информационных входов блока индг кацни, Еход начальной установки устройства соединен с входами сброса второго регистра, триггера, счетчика тактов работы, сче тчика циклов контрол , счетчика номера байта регистрируемой информации, счетный вход счетчика тактов работы  вл етс  тактовьм входом устройства, группа разр дных выходов счетчика тактов работы соединена с первой группой информационных входов узла сравнени  втора  группа информационных входов которого соединена с группой разр дных выходов счетчика номера байта регистрируемой информации и с второй группой информационных входов блока индикации, выход Равно узла сравнени  соединен с входом разрешени  поразр дного узла сравнени  и с пер

   5

   0

   5

   0

   вым входом первого элемента И, выход которого соединен с синхровхо- дом первого регистра, второй вход первого элемента И соединен с выходом элемента ИЛИ-НЕ, входы которого соединены с разр дными выходами счетчика цикла контрол , выход заема которого соединен со счетным входом счетчика числа байтов регистрируемой информации , счетный вход счетчика циклов контрол   вл етс  входом признака смены и;икла контрол  устройства, вход разрешени  счета счетчика числа байтов регистрируемой информации соединен с инверсным выходом триггера и  вл етс  выходом контрол  устройства , отличающе ес  тем, что, с целоЮ повышени  информативности регистрируемой информации, устройство содержит D-триггер, второй элемент И, регистр текущего состо ни , регистр адреса, блок пам ти, буферный р егистр, причем группа информационных входов регистра текущего состо ни  соединена с группой информационных входов устройства, группа информаи1ионных входов регистра адреса соединена с группой раз- р дньк выходов счетчика тактов работы , группы выходов регистра текущего состо ни  и регистра адреса соединены с группами информационных и адресных входов блока пам ти соответ

   с информационными входами буферного регистра, выходы которого  вл ютс  выходами регистрируемой информации устройства, синхровход регистра текущего состо ни  соединен с тактовым входом устройства, с инверсными входами синхронизации регистра адреса , буферного регистра D-триггера, а также с первым входом второго элемента И, выход которого соединен с входом записи-чтени  блока пам ти, D-вход D -триггера соединен с выходов Равно разр дного узла сравне

   ни , выход D-триггера соединен с единичным входом триггера, выход которого соединен с вторым входом второго элемента И.