SU1084774A1 - Устройство дл сопр жени электронной вычислительной машины с дискретными датчиками - Google Patents

Description

чен ц входу второго счетчика и управл ющему входу мультиплексора адреса буферной пам ти, второй вход шифра ,тора .формата слова подключен к выходу третьего триггера, счетный вход которого соединен с выходом шестого элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, выход которого подключен к информационному входу буферной пам ти, адресный вход которой подключен к выходу мультиплексора адреса буферной пам ти, первым

информационным входом соединенного с входом шестого элеметта И и выхо дом второго счетчика, а вторым информационным входом - с вторым вы ,ходом согласукнцего кол  1утатора, третий и четвертый выходы которого подключены соответственно к входу регистра и второму информационному входу мультиплексора ащреса пам ти запрета анализа, первый и второй входы - к управл ющему входу устройства и выходу буферной па , м ти.

Изобретение относитс  к вычислительной технике и может быть использовано в автоматизированных системах управлени  дл  сброса информации от двухпозиционных датчиков.

Известно устройство дл  сбора информации от дискретных датчиков, содержащее устройства сравнени  дл  аждого датчика, устройства запоминани  кодов датчиков , устройство запоминани  изменени  состо ни  датчиков , устройство записи изменившейс  информгщии, предназначенное дл  записи нового кода в регистр числа , устройство дл  формировани  адреса датчика, изменившего свое состо ние , регистр адреса и устройство дл  формировани  сигналов разрешени  передачи информации ij ,

Недостаток, этого устройства большие аппаратные затраты,вызванные наличием индивидуальных дл  кгикдого датчика устройств сравнени  и устройств запоминани  кодов датчиков .

Наиболее близким к предлагаемому по сущности технического раиени   вл етс  устройство дл  сопр жени  электронной вычислительной машины с дискретными датчика1 и, содержащее коммутатор, счетчик, , схему сравнени , первый и второй триггеры, узел синхронизации, узел согласовани  с электронной вычислительной машиной (ЭВМ), причем информационные входы коммутатора  вл ютс  соответствуюйщми входами устройства, а адресный вход соединен с выходом счетчика , подключенного входом к первому выходу узла синхронлзации, второй выход которого соединен с синхронизирующим входом пам ти, подключенной выходом к первому входу схемы сравнени  , и узел согласовани  с электронной вычислительной машиной, выходы которого  вл ютс  выходами устройства ,- первый и второй выходы nepвого триггера подключены соответственно к вцходу коммутатора и третьему выходу узла синхронизации, а выход - к информационному входу пам ти и второму входу cxevsa срав{1ени , выходом соединенной с первым входом второго триггера, второй вход которого подключен к второму выходу узла синхронизации, а выход и третий вход - соответственно к информационному входу и управл ющему выходу .узла согласовани  с ЭВМ, адресный вход которого соединен с выходсм счетчика и адресным входом пам ти, вход пуска узла синхронизации соединен с выходом второго триггера, а вход тактов  вл етс  тактовым входом устройства 2 .

Недостатком известного устройства  вл етс  низка  достоверность обработки информации из-за возможности потери информации от р да датчиков, обусловленной тем, что сканирование датчиков приостанавливаетс  . на врем  обработки запроса прерывани  в ЭВМ, генерирующегос  при каждом несравнении состо ни  датчика в соседних циклах. Такой режим работы создает болыиие трудности при использовании устройства при кратковременных срабатывани х дискретных датчиков. Кроме того, ограничена область применени  этого устройства, что обусловлено Невозможностью использовани  устройства в системах, обслуживающих большое количество групп датчиков удаленн1ах от ЭВМ, и имеетс  большое число кратковременно срабатывающих датчиков в каждой группе. В таких услови х известное устройство допускает потери информации о состо нии датчиков, так как сканирование датчикрв приоСтанав ливаетс  на врем  обработки запроса прерывани  в ЭВМ, генерирующегос  при каждом несравнении состо ни  датчика в соседних циклах. устройстве .отсутствует возможность искл1очени  из анализа в цикле сканирован состо ни  отдельных групп датчиков, отключенных, что повышает веро тность потери информации за счет увеличени  цикла сканировани  и обработки избыточной информации. Кроме того, в известном устройст ве отсутствует возможность проведени  контрол  и диагностики оборудов ни  без отключени  его от системы, что снижает достоверность информаци о срсто н ии контролируемых датчиков . Целью изобретени   вл етс  повышение достоверности работы устройст . Поставленна  цель достигаетс  тем, что в устройство, содержащее два триггера, коммутатор, информаци ные группы входов которого  вл ютс  соответствующими информационными группами входов устройства, а управ л ющий вход соединен с адресным входом пам ти состо ни  датчиков и выходом первого счетчика, подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с генератором тактовых импульсов и синхронизирующим входом пам ти состо  ни  датчиков, подключенной выходом к первому входу схемы сравнени , а информационным входом - к выходу пер вого триггера и второму входу схемы сравнени , согласующий коммутатор, первый выход которого  вл етс  выходом устройства, первый вход первого триггера подключен к третьему выходу узла синхронизации, введены шесть элементов И, три элемента ИЛИ, два элемента НЕ, третий триггер, регистр второй счетчик, шифратор формата слова, пам ть запрета анализа, буферна  пам ть, мультиплексор адреса пам ти запрета анализа и мультиплексор адреса буферной пам ти, причем выход коммутатора подключен к первом входу первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого подключен к второму входу первого триггера, пергвый и второй контрольны входы коммутатора подключены соответ ственно к первому и второму разр дным выходам регистра, третий и четвертый разр дные выходы которого под ключены соответственно к вторым входам первых элементов И, второй выход узла синхронизации пЪдключен к управл ющему входу мультиплексора адреса пам ти запрета анализа и первому входу второго элемента И, третий выход узла синхронизации подключен к первому входу второго триггера , выход которого подключен к пер вым входам третьего и четвертого элементов И, а второй вход - через пам ть запрета анализа к выходу мультиплексора адреса пам ти запрета анализа , первый - третий входы второго элемента ИЛИ подключены соответственно к выходам четвертого и третьего элементов И и через первый элемент НЕ . к выходу третьего элемента ИЛИ, вход которого.подключен к выходу первого счетчика, входу п того элемента И, первому информационному входу мультиплексора адреса пам ти запрета анализа и первому входу шифратора формата слова, выход п того элемента И соединен с вторым входом третьего элемента И и через второй элемент НЕ с вторым входом четвертого элемента И, третьи входы третьего и четвертого элементов И соединены соответственно с первым и вторым выходами схемы сравнени , первый выход второго элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к входу второго счетчика и управл ющему входу мультиплексора адреса буФеонпй пам ти, второй вход шифратора формата слова подключен к выходу третьего триггера счетный вход которого соединен с выходом шестого элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, выход которого подключен к информационному входу буферной пам ти, адресный вход которой подключен к выходу мультиплексора адреса буферной пам ти, первым информационным входом соединенного с входом шестого элемента И и выходом второго счетчика, а вторым информационным входом - с вторым выходом согласующего коммутатора,третий и четвертый выходы которого подключены соответственно к входу регистра и второму информационному входу мультиплексора адреса пам ти запрета анализа , первый и второй входы -. соответственно к управл квдему входу устройства и выходу буферной пам ти. На фиг. 1 представлена блок - схема устройства; на фиг. 2 - функциональна  схема второго блока коммутатора на фиг. 3 и 4 - блок-схемы алгоритма обслуживани  и алгоритма тестировани  устройства. , Устройство содержит коммутатор 1, включающий в себ -входные блоки 2. и выходной блок 3, первый элемент ИЛИ 4, первый элемент И 5, первый триггер б, пам ть 7 состо ни  датчиков, схему 8 сравнени , второй элемент НЕ 9, четвертый 10 и третий 11 элементы -И, второй элемент ИЛИ 12, второй элемент И 13, шифратор 14, буферную пам ть 15, согласующий коммутатор 16, третий триггер 17, шестой элемент И 18, второй счетчик 19, мультиплексор 20 буферной пам ти 15, регистр 21, первый четвертый разр дные выходы 22-25 регистра, первый третий выходы 26-28 согласующего ко . мутатора 16, второй вход 29 и четве тый рыход 30 согласующего комму.та тора 16 с ЭВМ, второй триггер 31, |пам ть 32 запрета анализа, мульти плексор 33 пам ти 32 запрета анализа , первый счетчик 34, узел 35 синх ронизации, генератор 36 тактовых им пульсов, п тый элемент И 37, третий элемент ИЛИ 38, входы 39 информацио ных групп входов коммутатора 1 и пе вый элемент НЕ 40. Входные блоки 2 коммутатора 1 со держат (фиг.2) элемент ИЛИ 41, эле менты И 42 и 43, триггер 44, шины 45 старших разр дов адресного входа и мультиплексор 46, выход 47. На фиг.1 показаны также шины 48 первого входа устройства и шины 49 младших разр дов выхода 50 счетчика 34. Коммутатор 1 конструктивно представл ет собой совокупность разнесенных между собой входных блоков 2 и выходного блока 3. Последний пред ставл ет собой муд ьтиплексор, обеспечивающий передачу уровн  сигнала с выходов входных блоков 2 на выход 47.. Пам ть 7 состо ни  датчиков.и па пам ть 32 запрета анализа - статические- запоминающие устройства емкостью п 1 бит, причем nji N, где N - количество обслуживаемых датчиков . Буферна  пам ть 15 - статическое запоминающее устройство емкостью m , где m - количество I-разр дных  чеек пам ти, и выбираетс  в зависимости от быстродействи  ЭВМ и интенсивности входного потока сигналов . Минимальна  разр дность  чеек пам ти t определ етс  необходимой .разр дностью слова сообщени : (1 бит метка листа + 1 бит - состо ние дат чика + С1о82КД бит - адрес датчика) где N - количество обслуживаемых датчиков; х1 - цела  часть х+1. Шифратор 14 формирует в соответствующем формате слово сообщени  дл 3airiucH в 1-разр дную  чейку буферной пам ти 15. I Согласующий коммутатор 16 обеспечивает электрическое согласование сигналов, поступающих из устройства в ЭВМ и наоборот, а также коммутацию сигналов, поступающих на первый вход согласующего коммутатора, на один из вторых - четвертых выходов. Устройство предназначено дл  работы в системах с объектами контрол сложной структуры (пор дка 10 000 датчиков). Датчики формируют нестационарный поток данных с минимальным временем присутстви  сигналов на датчиках 20-30 мс. Такой поток информации характерен, например, дл  датчиков контрол  состо ни  технологического оборудовани  городских телефонных станци (ГТС). Здесь на фоне небольшой интенсивности потока данных от датчиков технологического оборудовани  ГТС наблкдаютс  всплески информационного потока в часы наибольшей нагрузки. Устройство позвол ет располагать входные блоки 2 коммутатора 1 в ,непосредственной близости к контро|лируемому объекту. Это обеспечивает существенное сокращение длины соединительных линий дл  подключени  двоичных датчиков к устройству .Св зь между KONa iyTaTopOM 1 и остальными блоками устройства организуетс  магистралью с количеством соединительных линий п, определ емым из выражени  , ,, где N - количество контролируемых двоичных датчиков. Устройство взаимодействует с ЭВМ в асинхронном режиме. Это достигаетс  применением буферной пам ти 15, котора  обеспечивает сглаживание информационного потока. Такой режим работы устройства позвол ет уменьшить потери информации, обусловленные нестационарностью входного информационного потока, и рационально использовать вь числительные ресурсы ЭВМ, по вл етс  возможность предварительной обработки информации. Объем буферной пам ти 15 определ етс  по услови м усредненной интенсивности входного потока информации , а также вычислительной мощности ЭВМ. Период цикла сканировани  датчиков определ етс  :минимальным временем присутстви  сигнала на датчике контролируемого оборудовани . Врем  изменени  состо ни  любого датчика из контролируемой совокупноети фиксируетс  с помощью временных меток, расставл емых устройством с точностью до периода цикла сканировани . В устройство заложена возможность исключени  из анализа по командам ЭВМ информсщии от определенных датчиков . Такой режим работы может возникать по услови м функционировани  устройства либо при исключении из анализа информации от отключенных и неисправных датчиков или блоков 2 коммутатора 1. В таблицеприведены четыре режима проверки устройства, могут включатьс  периодически по командам ЭВМ. Проверка л Вывод логической единицы со всех ний св зи входных блоков 2 между вход коммутатора 1 ными блока ми 2 и выходным бло Вывод логического ком 3, лин нул  со всех входных блоков 2 св зи межд выходом 47 коммутатора 1 коммутатор 1 и входом элемента ИЛИ 4. Ввод логической Проверка пр единицы в пам ть вильности з 7 состо ни  писи в пам  датчиков 7 состо ни  датчиков Ввод логического Проверка пр нул  в пам ть 7 вильности з состо ни  дат- писи нулей в пам ть 7 состо ни  датчиков Включение четвертого диагностического режима вслед за третьим (и наоборот) позвол ет полностью проверить памйть 7 состо ни  датчиков , так как в этом случае должны сформироватьс  сообщени  об изменении всех  чеек пам ти 7, т.е. имити руетс  изменение за один цикл опроса состо ни  всех датчиков. Возможна проверка по отдельным выбранным област м-пам ти 7, использу  запрещение анализа состо ни  остальных областей, что может оказатьс  необходимым при небольшом объеме буферной пам ти 15. В устройстве буферна  пам ть 15 заполн етс  последовательно,  чейка за  чейкой, причем после заполнени  последней  чейки запись производитс  в первую и т.д. Таким образом, пам ть заполн етс  циклически. Дл  того, чтобы отличить два соседних цикла, введена метка лист, предста л юща  собой определенный бит в ело ве сообщени , формируемом шифратором 14. Значение метки сохран етс  посто нным дл  всех слов, записываем|лх в течение одного цикла запол нени  буферной пам ти 15 и мен етс  лишь при окончании цикла, т.е. при записи в последнюю  чейку. Считывание информации в ЭВМ и запись со стороны устройства в буферную пам ть 15 происходит асинхронно, метка листа дает возможность ЭВМ отличать вновь поступившие сообщени  от записанных в предыдущем цикле . ЭВМ последовательно считывает содержимое буферной пам ти 15, провер ет принадлежность считанного слова текущему циклу заполнени  буферной пам ти 15. Устройство при асинхронном режиме считывани  информации из буферной пам ти 15 в ЭВМ сохран ет временную последовательность поступлени  сигналов от датчиков с помощью меток времени, записываемых в буферную пам ть 15 в начале каждого цикла сканировани , т.е. при по влении на выходе первого счетчика 34 кода, содержащего все нули. При этом датчик сигнала не подключаетс  к входу с соответствующим адресом. Устройство работает следующим образом. Режим работы устройства устанав:ливаетс  ЭВМ путем записиуправл ющего слова в регистр 21 через выход 27 согласующего коммутатора. I - Режим опроса датчиков - основной режим работы устройства, при котором на выходах 23 и 25 регистра 21 активный уровень, а на выходах 22 и 24 - пассивный. На узел 35 поступают тактовые импульсы от генератора 36, причем по каждому тактовому импульсу формируютс  последовательно три управл ющих сигнала. По первому импульсу, поступающему на счетчик 34 и увеличивающему его содержимое на единицу, происходит опрос входов коммутатора 1, т,е, опрос одного из входов 39 по шинам 45 старших разр дов счетчика 34 и выходов одного из блоков 2 по шинам 49 младших разр дов счетчика 34. Результат опроса поступает на выход 47 выходного блока 3. По коду счетчика 34, соответствующему адресу заданной группы входов 39 на выходе пам ти 7, устанавливаетс  сигнал состо ни  выбранного датчика, записанного в предыдущем цикле опроса, а на выходе пам ти 32 устанавливаетс  сигнал соответствующий значению, записанному в эту пам ть ЭВМ через выход 30 узла 16 и мультиплексор 33. По второму сигналу узла 35 (третий выход) производитс  запись уровн  входного сигнала опрошенного датчика в триггер 6, после чего в схеме 8 сравнени  происходит сравнение уровн  этого, сигнала с его уровнем в предыдущем цикле опроса. По второму управл нхцему сигналу производитс  также запись сигнала с- выхода пам ти 32 в триггер 31, сигнал с выхода которого разрешает или запрещает прохождение сигналов с выхода схемы 8 сравнени  через элементы И и 11 и элемент ИЛИ 12 на вход элемента И 13. По третьему управл ющему сигналу узла 35 (второй выход) прои:5водитс  запись в пам ть 7 состо ни  триггера 6 , а также разрешаетс  во врем  действи  этого сигнала запись инфор мации в пам ть 32.с выхода 30 через мультиплексор 33. Если на выходе эл мента ИЛИ 12 присутствует активный уровень сигнала, то по третьему управл ющему сигналу узла 35 элемент И 13 вырабатывает импульс, поступаю щий на шифратор 14, счетчик 19 и мультиплексор 20, При этом шифратор 14 формирует слово сообщени , содержащее код датчика (код на выход |Счетчика 34)., текущее состо ние (состо ние триггера 6) и метку листа (состо ние триггера 17), а мультиплексор 20 записывает сформиро ванное шифратором слово в- буферную пам ть 15 по адресу, соответствунлцему коду счетчика 19. Во врем  записи слова в буферную пам ть 15 мультиплексор 20 запрещает прохождение адресной информации с выхода 28 дл  чтени  информации ЭВМ. При по влении на выходе счетчика 19 кода, содержащего все единицы (конец листа) на выходе элемента И 18 образуетс  импульс, поступающий на счетный вход триггера 17 и перевод щий его в противоположное состо ние. Шифратор 14 в этом случае и далее до следующего переключени  триггера 17 формирует слово, содержащее новую метку листа При по влении на выходе 50 счетчика 34 кода, содержащего все нули, на выходе элемента ИЛИ 38 по вл етс  сигнал пассивного уровн , который инвертируетс  элементом НЕ 40 и поступает на вход элемента ИЛИ 12 и на входе элемента И 13 устанавливаетс  активный уровень. При поступлении третьего управл ющего импульса от уз ла 35 в буферную пам ть 15 записываетс  слово сообщени , аналогично тому, как это происходит при несравнении состо ни  датчика. Отличаетс  слово кодом датчика (все нули.), что  вл етс  отличительной чертой метки времени. При по влении на шинах 45 старших разр дов счетчика 34 кода, содержащего все единицы, на выходе эле мента И 43 каждого входного блока 2 (фиг.2) по вл етс  сигнал, поступающий на счетный вход триггера 44 и опрокидывающий его в противоположное состо ние. Одновременно на выходе элемента И 37 по вл етс  сигнал , открывающий элемент И 11 и запирающий через элемент НЕ 9 элемент И 10, При этом на другой вход элемента И 11 подаетс  сигнал с второго выхода cxeVw 8 сравнени , Если этот сигнал активный, что происходит в том случае,когда состо ние триггера 44 в предыдущем и текущем циклах сканировани  совпадает и анализ данного сигнала не запрещен сигналом с выхода пам ти 32 и сигнсшом на вцходетриггера 31, то по третьему упр авл ющему импульсу узла Э5 происходит запись диагностического сообщени  о неисправности в провер емом входном блоке 2 в буферную пам ть 15. Режим диагностики 1, Этот режим устанавливаетс  при занесении ЭВМ в регистр 21 кода, при котором на выходах регистра устанавливаютс  . следующие уровни: на выходах 22, 23 и 25 - активный, на выходе 24 - пассивный. При этом впам ть 7 занос тс  единицы, так как на входах элементов ИЛИ 41 входных блоков 2 (фиг,2) посто нно присутствует активный .уровень с выхода 22 регистра 2 что имитирует единичное состо ние всех входов мульт иплексоров 46, Режим диагностики 2,. Этот режим устанавливаетс  при занесении ЭВМ в регистр 21 кода, при котором на выходах 24 и 23 регистра 21 - пассивный уровень, на выходе 25 - активный, состо ние выхода 22 безразлично. При этом в пам ть 7 занос тс  нули, так как пассивный сигнал на входах элементов И 42, поступающий с выхода 23 регистра 21, имитирует нулевое состо ние всех входов мультиплексоров 46, Режим диагностики 3, Этот режим устанавливаетс  занесением в регистр 21 кода, при котором на выходах 24 и 25 присутствуют активные уровни, состо ние выходов 22 и 23 безразлично. При этом в пам ть 7занос тс  единицы независимо от текущего состо ни  датчиков , так как на входе элемента ИЛИ 4 с выхода 24 регистра 21 посто нно присутствует активный уровень, Режим диагностики 4. Этот режим устанавливаетс  зане-сением в регистр 21 кода, при котором на выходе 25 присутствует пассивный уровень, состо ние остальных выходов 22-23 безразлично. При этом в пам ть 7 занос тс  нули независимо от текущего состо ни  датчиков, так как на входе элемента И 5 с выхода 25 регистра 21, посто нно присутствует пассивный сигнал. Использование различных комбинаций режимов диагностики и запрета анализа информации отдельных выбранных датчиков позвол ет произвести глубокую диагностику устройства, использу  соответствующие диагностические программы. Считывание информации из буферной пам ти 15 в ЭВМ может производитьс  в любое врем , за исключение моментов записи в эту пам ть слова сообщени , путем задани  адреса считываемой  чейки через 28 узла 16 и мультиплексор 20 и считыв ни  содержимого этой  чейки с выхода буферной пам ти 15 через вход 20 узла 16. Запись информации в пам ть 32 производитс  ЭВМ в любое врем , за исключением периода действи  третьего управл ющего импульса узла 35, путем выдачи адреса  чейки, в которую заноситс  информации и собственно информаци  с выхода 30 узла 16 на вход мультиплексора 33. Запись информации в регистр 21 производитс  ЭВМ в любое врем  через выход 27 узла 16. ЭВМ взаимодействует с устройством черёз выход 26 и вход 48 узла 16. Блоки А1-А4 алгоритма обслуживани  (фиг.З) служат дл  инициализации работы ЭВМ с устройством. Количество и адреса датчиков, анализ состо ни  которых разрешен, задаетс  оператором или хранитс  в пам ти ЭВМ Блоки А5, А6, А8, AlO и А13-А17  вл ютс  блоками драйвера устройства , выполн ютс  при любом режима работы устройства и обеспечивают ввод в ЭВМ информации из буферной пам ти в правильной последовательности . Состав и реализаци  программ бло ков А9, All и А12 завис т от алгоритмов обработки информации от датч ков конкретного технологического об рудовани . Блок А7 включает в себ  множеств программ, выполн емых данной ЭВМ. Эти программы могут быть как св зан с обработкой информации от дискретных датчиков, так и не св заны. Основным требованием к совокупности программ блока А7  вл етс  необходи мость обеспечить выполнение услови  г где Те- - средн   величина времени , выполнени  всех программ блока; Л - интенсивность поступлени  информации о смене состо ни  р зрешенной группы датчиков; Тдр - среднее врем  выполнени  драйвера устройства. При невыполнении услойи  (1) происходит переполнение буферной пам ти, что приводив к значительным потер м информации. При выполнении блока Б1 алгоритма тестировани  (фиг.4) количество и адреса датчиков могут быть заданы оператором или определ тьс  программой.Блоки Б2 и Б4 обеспечивают поступление от входных блоков коммутатора сигналов логической едиНИ1ДЛ и логического нул  соответственно , блоки Б6 и Б8 - подачу на устройство сигналов логической единицы и логического нул  соответственно , мину  коммутатор и линии св зи между коммутатором и остальной схемой устройства. При выполнении блоков БЗ, Б5, Б7 и Б9 используетс  драйвер, описанный выше. БЗ и Б7 необходимы дл  полного заполнени  пам ти датчиков требуемой информацией {наличие двух , временных меток гарантирует, что проведён как минимум один цикл опроса датчиков). При положительном результате сравнени  в блоке 5 выполнение теста заканчиваетс  и может выдаватьс  соответствующее сообщение оператору. По результатам сравнени  в блоке Б9 оператору, выдаетс  сообщение, в котором говоритс  о неисправности устройства и указываютс  наиболее веро тные отказы. После окончани  тестировани  устройства в зависимости от результатов возможны следующие действи : продолжить работу устройства в режиме опроса датчиков, исключив при этом из анализа сообщени  от датчиков, обслуживаемых неисправными блоками коммутатора; провести более детальную диагностику устройства и произвести останов и ремонт устройства. Таким образом, изобретение обеспечивает расширение области применени  устройства и повышение достоверности обработки информации за счет . выполнени  процедур сплошного и сеективного опроса и предварительной бработки информации о состо ни х атчиков и контрольно-диагностичес- . их процедур в процессе реальной раоты устройства.

ftft

ts

33

4

гз

2г

«7

«/

42

ffS

иъ. Z

Начало I

l( Устанобигпь режим (мроса датчиков 1(1 I Задать текущее состо ние метки

А5

Считать слово аз 6у рерной пан ти по Т ABA

6 /Метка иста 6считанномслов Л7 равна

Af3

ЛПБ ТАПБ ПРЕА

Лее

MS

Инвертирове1ть ТСМл j. Af6

/глпк ГАПК

Лег

At

Фиг.З

91ипо/1мить оруъие проераммы

X/J ШЖ ГЛ/75 /

Нет Хразрвмить емамз состо ни  контр9Аируемо( группы 9amwffof 3a9gatb mtnyutuu аЗрее считываемой  чейки буферной пегм ти/ТАПБ/ равным .... иста/ТСМ /равным.,0

ft Ptr3fHutumii anetiua cedneginie нвмтронируенвй tpf/п ы ватлетв

I

Установить ретим duatHoemunu I

52

S3

flo yvuait 8lt метки Лреме/ и

УдтаноЙить режим Уивеноетики 2

f«

noiiyveHMеввбщеии  пизмвнении ecemofnun все  paipeitiemtHx Sem uttoluaJt O

Полууа1пь 9te нении времени . |

7 I Уетвнови ь peixtiH

в

3

Пвлучени Ывбиеений eS изменении сссто ми  teex . pvaffшeltllux ittmwMtM ,0

ю

. r/ еоввшение в ервтвpy в Воиптны  Heuenpatнвсти  пан тч зварвсв внализв авн ти свете ни  SemwKOt сиены сравнени 

I

A

Виват еоовщемие мкдпг-,

sn тврувввзмактх меиспра нве ах 1хв1ны  и  вннутв врв, линии св зи не г miMjfoi парен и 9р. 9лтнт ми ycmpweaitm

Claims (1)

1.·УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ

С ДИСКРЕТНЫМИ ДАТЧИКАМИ, содержащее два триггера, коммутатор, информационные группы входов которого являются соответствующими информационными труппами входов устройства, а управляющий вход соединен с адресным входом памяти состояния датчиков и выходом первого счетчика,· подключенного входом к первому выходу узла синхронизации, вход и второй выход которого соединены соответственно с выходом генератора тактовых импульсов и синхронизирующим входом памяти состояния датчиков,' подключенной выходом к первому входу схемы сравнения , а информационным входом - к выходу первого .триггера и второму входу схемы сравнения, согласующий коммутатор, первый выход которого является выходом устройства, п.ервый выход первого триггера подключен к третьему выходу узла синхронизации, отличающееся тем, что, с целью повышения достоверности его . работы, в него введены шесть элементов И, три элемента ИЛИ, два элемента НЕ, третий триггер, регистр, второй счетчик , шифратор формата слова, память запрета анализа, буферная .память, мультиплексор адреса памяти запрета анализа и мультиплексор адреса буферной памяти, причем выход коммутатора подключен к первому входу первого элемента ИЛИ, выход которого подключен к первому входу первого элемента И, выход которого подключен к второму входу первого триггера, первый и второй контрольные входа коммутатора подключены соответственно к первому и второму разрядным выходам регистра, третий и четвертый разрядные выходы которого подключены соответственно к вторым входам первых элементов ИЛИ и И, второй выход узла синхронизации подключен к управляющему входу мультиплексора адреса памяти запрета анализа и первому входу второго элемента И, третий выход узла синхронизации подключен к первому входу второго триггера, выход которого подключен к первым входам третьего и четвертого элементов И, а второй вход - через память запрета анализа к выходу мультиплексора адреса памяти запрета анализа, первый - третий входы второго элемента ИЛИ подключены соответственно к выходам четвертого и третьего элементов И и через первый элемент НЕ к выходу третьего элемента ИЛИ, вход которого подключен к выходу первого счетчика, входу пятого элемента И, первому информационному входу мультиплексора адреса памяти запрета анализа и первому входу шифратора формата слова, выход пятого элемента И соединен с вторым входом третьего элемента И и че‘ рез второй элемент НЕ с вторым входом четвертого элемента И, третьи входы третьего й четвертого элементов И соединены соответственно с первым и вторым выходами схемы сравнения, первый выход второго .элемента ИЛИ подключен к второму входу второго элемента И, выход которого подклю

Ю84774 чен 1$ входу второго счетчика и управляющему входу мультиплексора адреса буферной памяти, второй вход шифратора .формата слова подключен к выходу третьего триггера, счетный вход которого соединен с выходом шестого элемента И, выход первого триггера подключен к третьему входу шифратора формата слова, выход которого подключен к информационному входу буферной памяти, адресный вход которой подключен к выходу мультиплексора адреса буферной памяти, первым информационным входом соединенного с входом шестого элемента И и выходом второго счетчика, а вторым информационным входом - с вторым вы— .ходом согласующего коммутатора, третий и четвертый выходы которого подключены соответственно к входу регистра и второму информационному входу мультиплексора гдреса памяти запрета анализа, первый и второй входы - к управляющему входу устройства и выходу буферной па, мяти.

' 1 ·