SU1213481A1 - Устройство дл тестового диагностировани - Google Patents
Устройство дл тестового диагностировани Download PDFInfo
- Publication number
- SU1213481A1 SU1213481A1 SU843747137A SU3747137A SU1213481A1 SU 1213481 A1 SU1213481 A1 SU 1213481A1 SU 843747137 A SU843747137 A SU 843747137A SU 3747137 A SU3747137 A SU 3747137A SU 1213481 A1 SU1213481 A1 SU 1213481A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- inputs
- output
- test
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
входом шестого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, входы обнулени регистра адреса и регистра тестовых микрокоманд соединены с входом установки устройства, отличающеес тем, что, с целью повышени быстродействи , оно дополнительно содержит блок сравнени , элемент И, три группы элементов И, причем второй вход второго элемента И соединен с вторым выходом блока синхронизации , третий выход которого соединен с вторым входом третьего элемента И, выход второго элемента И соединен с вторым входом первого элемента ИЛИ, выход третьего элемента И соединен с входом синхронизации регистра кода отказа и пер- вьм входом седьмого элемента И, второй вход которого соединен с входом задани режима безусловной ди- агностик и устройства, с третьим входом третьего элемента И, с пербым инверсным входом восьмого элемента И и с первым входом п того элемента ИЛИ, третий инверсный вход седьмого элемента И соединен с входом задани режима условной диагностики устройства , с вторыми входами элементов И первой группы, с вторым входом п того элемента И, с вторым входом восьмого элемента И, с вторыми входами элементов И второй группы и первыми входами элементов И п той группы , третьи входы элементов И второй группы соединены с соответствующими выходами тестовых микрокоманд реглст ра тестовых микрокоманд, выходы седьмого и восьмого элементов И соединены с первым и вторым входами второго элемента ИЛИ соответственно, счетный вход счетчика соединен с выхрдом второго элемента ИЛИ, группа информационных выходов счетчика соединена с первой группой входов блока сравнени , выход п того элеменИзобретение относитс к автоматике и вычислительной технике и может быть использовано дл тестового
та И соединен с вторым входом п того элемента ИЛИ, выход которого соединен с третьим информационным входом модифицируемого разр да регистра адреса, вход сброса счетчика и второй вход третьего элемента ИЛИ соединены с входом установки устройстВ а, выход третьего элемента ИЛИ соединен с входом сброса триггера режима тестировани , первый и второй входы четвертого элемента ШШ соединены с выходами меток конца тестировани и конца диагностировани регистра тестовых микрокоманд и регистра кодов отказа соответственно, выход четвертого элемента ИЛИ соединен с вторым входом шестого элемента И, единичный вход триггера режима тестировани соединен с входом пуска устройства, группа информационных выходов контролируемого объекта и группа выходов адресного слова регистра кода отказа соединены с соответствующими информационными входами блока пам ти кодов отказа, третьи входы элементов И четвертой и п той групп соединены с соответствующими выходами группы адресного слова регистра тестовых микрокоманд выходы элементов И четвертой группы соединены с вторыми входами соответствующих элементов ИЛИ группы , группа выходов которых соединена с второй группой входов блока сравнени , выход которого соединен с вторым входом четвертого элемента И, третий вход которого соединен с выходом блока сравнени и.с вторыми входами элементов И четвертой и п той групп, выход четвертого элемента И соединен с входом разрешени блока индикации, выходы эле- ментов И третьей и п той групп соединены с соответствующими информационными входами блока индика- . ции.
контрол и диагностировани широкого класса дискретных объектов радиоэлектронных систем.
Цель изобретени - повьппение быстродействи за счет параллельного выполнени режима безусловного тестировани и дешифрации резуль татов, а также исключени запоминани реакции объекта контрол на наборы тестовых микрокоманд.
На фиг. представлена функциональна схема предлагаемой системы; на фиг. 2 - функциональна схема пульта управлени ; на фиг. .3 - функциональна схема блока индикации; на фиг. 4 - временна диаграмма очередности следовани синхроимпульсов , на фиг. 5 и 6 - деревь поиска отказов при условном и безусловном тестировании..
Предлагаемое устройство дл тестового диагностировани (фиг. I) содержит блок 1 пам ти тестовых микрокоманд, блок 2 пам ти кодов отказов, пульт 3 управлени объ- ект 4 контрол , регистр 5 адреса, регистр 6 тестов, разделенный на три пол : поле 6.1 тестов старших разр дов, поле 6.2 следующего адреса , поле 6.3 метки конца диагностировани , регистр 7 кодов отказа разделенный на поле 7.I старших рар дов следующего адреса (кодов отказа ) и поле 7,2 метки конца диагностировани , блок 8 индикации, счетчик 9, блок 10 сравнени , генератор 11 синхроимпульсов,триггер 12, группы элементов И 13-17, элементы И 18-24, группы элементов ИЛИ 25, элементы ИЛИ 26-30, вход
31записи адреса устройства, вход
32режима безусловной диагностики устройства, вход 33 режима условной диагностики устройства, вход 34 пуска устройства, вход 35 установки устройства, элемент И 36, информационный вход 37 блока индикации , две группы информационных входов 38 и 39 блока индикации, кнопка 40 ввода адреса, кнопка 41 режима безусловной диагностики, кнопка 42 режима условной диагностики , кнопка 43 пуска, кнопка 44 установки, генератор 45, группу элементов ИЛИ , элементы 47 индикации .
Предлагаемое устройство содержит средства условного диагностировани средства дешифрации результатов безусловного тестировани , сред25
213481«
ства управлени и индикации, а также средства контрол .
Средства условного диагностировани включают блок 1 пам ти тесто- 5 вых микрокоманд, регистр 5 адреса, регистр 6 тестов, группу элементов И 13 и 15 и элемент ИЛИ 27.
Средства дешифрации результатов безусловного тестировани включают 10 блок 2 пам ти кодов отказа, регистр 7 кодов отказа и группу элементов И 17.
Средства управлени и индикации включают пульт 3 управлени , блок 15 8 индикации, генератор 11 синхроимпульсов , триггер 12, элементы И 18, 19, 20 и 24 и элементы ИЛИ 26, 28 и 29.
- Средства контрол включают счет- 20 чик 9, блок 10 сравнени , группу элементов И 14 и 16, элементы И 22 и .23, группу элементов ИЛИ 25 и
элемент ИЛИ 30,
Генератор II синхроимпульсов обеспечивает последовательную выдачу синхроимпульсов СИ I - выход 40, СИ 2 - выход 41 и СИ 3 - выход 39 (фиг. 4).
Предлагаемое устройство дл
30 тестового диагностировани работает в режимах условного и безусловного тестировани .
В режиме условного тестировани устройство работает следующим об35 разом.
Перед началом работы кнопкой 44 пульта 3 управлени приводитс в исходное состо ние. Затем с помощью кнопки 40 в регистр 5 адреса запи40 сываетс адрес, соответствующий началу условного тестировани . После этого посредством кнопки 42 на выходе групп элементов И 13-15, а также на выходах элементов И 23
45 и 22 формируетс управл ющий сигнал условного тестировани . Устройство таким образом подготовлено к работе .
Дл пуска устройства кнопкой 43
50 триггер 12 переводитс в единичное состо ние. В результате через элементы И 18 и 19 начинают поступать синхроимпульсы СИ 3 и СИ 1. При поступлении первого синхроимпульса
5J СИ 1 в регистр 6 тестов записьша- етс информаци из блока 1 пам ти, котора бьша считана по импульсу, сформированному в nyj|bTe 3 кнопкой
40. В результате на выходе регистра 6 в поле 6.1. эаписьшаетс первый набор теста, в поле 6,2 - старшие разр ды следующего адреса теста Одновременно синхроимпульс СИ 1 через открытый элемент И 23 и элемент ИЛИ 30 записьгааетс в счетчик 9.
Новый адрес на входе регистра 5 адреса формируетс путем подачи ин- формации JJ3 пол 6.2 регистра 6 тестов и реакции объекта 4 контрол котора поступает на вход Т) регистра 5 адреса через открытую группу элементов И 13, Сформированный та- КИМ образом новый адрес будет записан в регистр 5 адреса по приходу синхроимпульса СИ 3.
Работа устройства по описанному алгоритму продолжаетс до по вле- ни единицы в поле 6.3 регистра 6 тестов (метка конца диагностировани - ). Одновременно в поле 6.2 формируетс код отказа, а в поле 6.1 - число тактов, необходимьк дл поис- ка отказа. Сформированный код отказа через группу элементов И 15, открытую единичным сигналом пол 6.3 и управл ющие сигналом с
выхода 33 пульта 3 управлени , поступит на вход 39 блока 8 индикации . Информаци из.пол 6.1 через группу элементов И 14, открытую единичным сигналом пол 6,3 и управл ющим сигналом с выхода 33 пуль та 3, а также через группу элементов ИЛИ 25 поступит на вход блока 10 сравнени . На другой вход блока 10 сравнени поступит информаци с выхода счетчика 9, в котором к мо менту конца диагностировани будет записано число тактов, затраченйых на поиск данного отказа. Если полученное число будет равно числу, записанному в поле 6.1 (нормальна ра,бота устройства), то на выходе бло 10 сравнени сформируетс нулевой сигнал. Результат сравнени поступит через элемент И 21 на вход 37 блока 8 индикации при наличии мет- ки в поле 6.3 регистра теста и окончании работы устройства (исходное состо ние триггера 12). Устройство прекращает свою работу при наличии метки в поле 6.3 регистра 6 и окон- чании синхроимпульса СИ 2 на выходе элемента И 23 (синхроимпульс СИ 2 при условном тестировании в
устройство не поступает. По окончании синхроимпульса СИ 1 на выходе элемента И 24 формируетс управл ющий сигнал, который через элемент ИЛИ 29 поступает на R-вход триггера 12. В результате .триггер 12 переводитс в исходное состо ние и блокирует прохождение синхроимпульсов через элементы И 18 и 1 на С-вход регистра 5 адреса и регисра 6 тестов.
В режиме безусловного тестировани устройство работает следующим образом.
Перед началом работы кнопкой 44 пульта 3 управлени устройство приводитс в исходное состо ние. После этого кнопкой 41 формируетс управл ющий сигнал безусловного тестировани . В результате подготавливаютс к работе группа элементов И 16, элементы И 20 и 22, и блокируетс элемент И 23. Кроме этого, через Элемент ИЛИ 27 на вход D. регистра 5 адреса поступает единич- ньй сигнал, который позвол ет сформировать младшие разр ды адреса, соответствующие безусловному тестированию , которые остаютс неизменными на весь период безусловного тестировани . Сформированный таким образом начальный адрес записываетс в регистр 5 адреса с помощью управ л ющего сигнала, подаваемого кнопкой 40.
Устройство начинает работу после поступлени управл ющего сигнала с выхода 34 пульта 3. Управл ющий сигнал поступает на S-вход триггера 1 2 и переводит его в единичное состо ние. В результате синхроимпульсы СИ 1, СИ 2 и СИ 3 начинают поступать на С-входы регистров. Кроме этого, синхроимпульсы СИ 2 через элементы И 20 и 22 и ИЛИ 30 будут поступать на.вход счетчика 9.
При поступлении первого синхроимпульса СИ 1 информаци из блока 1 пам ти, считанна по начальному адресу, переписываетс в регистр 6 тестов. В результате в поле 6,1 формируетс набор теста, который поступает на входы объекта 4 контрол , а в поле 6.2 - старщие разр ды следующего аДреса, которые поступают на вход D регистра 5 адреса. Реакци объекта 4 контрол
в виде младших разр дов адреса поступает на вход блока 2 пам ти кодов отказа. Старшие разр ды адреса (в первом такте нулевые) поступют из пол 7.1 регистра 7 кодов отказа. Информаци , записанна по сформированному таким образом адресу , с приходом синхроимпульса СИ 2 переписьюаетс в регистр 7 кодов отказа. В результате в поле 7.I формируютс старшие разр ды слдующего адреса кода отказа.
После синхроимпульса СИ 2 формируетс синхроимпульс СИ 3, который обеспечивает запись в регистр 5 адреса старших разр дов адреса следующего набора теста, сформированного в поле 6.2 регистра 6 тестов (младшие разр ды остаютс не- изменными).
Описанна процедура продолжаетс до тех пор, пока не будет опрделен код отказа. При этом возможны два варианта окончани диагностировани . Это св зано с тем, что при тестировании реализуетс безусловна процедура, а. при дешифрации - условна , т.е. код отказа может быть обнаружен при реализаци только части тестовой последовательности .
Рассмотрим случай, когда код отказа определ етс при реализации только части тестовой последовательности , что характеризуетс по лением единицы в поле 7.2 регистра 7 кода отказа. При этом в поле 7.1 формируетс информаци , соответствующа коду отказа. Данна информаци через группу элементов И 17, открытую единичным сигналом пол 7.2, поступает на вход 38 блока 8 индикации. Кроме этого, единичный
сигиал из пол 7.2 через элемент ИЛИ 28 поступает на вход элемента И 24. По окончании синхроимпу 1ьса СИ 2, он с выхода элемента И 24 через элемент ИЛИ 29 поступает на R-вход триггера 12. На этом устройство заканчивает свою работу.
Необходимо отметить, что в данном случае средства контрол не работают, и результаты сравнени блокируютс элементом И 21 за счет отсутстви метки в поле 6,3 регистров 6 тестов.
В случае, если тестова после- довательность реализуетс полностью, устройство работает следующим об- 5 разом.
При реализации последнего на-- бора теста в поле 6.2 регистра 6 тестов записьгоаетс число тактов, равное ЧИСЛУ наборов теста, а в О поле 6i3 - метка коица тес ирова- .ни . В результате информаци из пол 6.2 через открытую группу элементов И 16 и группу элемеитов ИПИ 26 поступает на вход блока 10 15 сравнени . Кроме того, сигнал из пол 6.3 через элемент ИПИ 23 поступает на вход элемента И 24. Однако на выход данного элемента он не пройдет до тех пор, пока не 20 окончитс действие синхроимпульсов СИ 1 и СИ 2. Это необходимо дл записи в счетчик 9 всех синхроимпульсов , затраченных на дешифрацию , а также дл обеспечени нормаль- 5 ного окончани дешифрадщи результатов диагностировани .
По окончании синхроимпульса СИ 2 в поле 7.1 регистра 7 будет сформирован код отказа, а в поле 7.2 - 30 метка окончани тестировани . В результате код отказа через группу элементов И 17 поступит на вход 38 блока 8 индикации. Кроме того, на выходе элемент.а И 24 формируетс еди- 5 ничный сигнал, который через элемент ИЛИ 29 поступает на Я-вход триггера 2 и переводит его в исходное состо ние. В результате блокируетс прохождение синхроимпульсов 0 через элементы И 18-20 и поступление результатов контрол правильности работы устройства с блока 10 сравнени через элемент И 2I на
вход 37 блока 8 индикации. 5
В качестве примера рассмотрим диагностирование объекта 4 контрол , имеющего три входа и четыре выхода с учетом возможности по влени в
0 объекте 4 контрол одновременно только одного отказа. После анализа объекта бьет получен диагностический тест, который включает набо ры 4,1,2. С помощью этого теста
5 можно различить четырнадцать состо ний в рассматриваемом объекте. О . исправное, а 1-3 - состо ни различных отказов.:
На фиг. 5 представлено дереводои дугой в двоичной форме, пред- поиска отказов дл рассматриваемо-ставлены реакции объекта контрол го объекта и теста с наборами 4,1,на соответствующий набор теста. 2, по которому можно производить 5 В блоке 1 пам ти по адресам (ука- процедуру условного диагностировани , занным на фиг. 5), записана ин- на фиг. дерево поиска отказов,формаци , представленна в табл. I. обеспечиваницее дешифрацию результатов безусловного тестировани по
Первые три адреса используютс
условному алгоритму. В вершинах каж- Ю в процессе безусловного тестировадого из рассматриваемых деревьев поиска ртказов указаны номера состо ний (дес тичными цифрами) и адрес (двоичный), соответствующий указанным состо ни м. Звездочкой помечены тупиковые состо ни (номера отказов У и их адреса. Над каж
0001 0001 0001 0000 0010 ООП
оно
1010 1010 1100 1001 0100 1001 0100 0101
дугой в двоичной форме, пред- влены реакции объекта контрол соответствующий набор теста. В блоке 1 пам ти по адресам (ук ным на фиг. 5), записана ин- маци , представленна в табл. I
Первые три адреса используютс
ни , остальные - дл условного диагностировани .
В блоке 2 пам ти по адресам (указанным на фиг. 6), записана ин- 15 формаци дл дешифрации результа- , тов безусловного тестировани , котора представлена в табл. 2.
Т а б л и ц а 1
0100 0010 ООП 0100 1001 1010
1111
1011
1101
0011
1100
1110
1011
1101
0101
ч о о 1
о о о о о о 1 1
о I 1 1
Продолжение табл.1
Продолжение табп.2
0101 1001
010Г
0110
Продолжение табл.2
1100 1100
1001 1011
0100 1010
.Z
Фиг.З
шЛ П П t о. П П П , f
«. П П ri7
Фиг 6
Составитель А.Сиротска Редактор Н.Данкулич Техред С.Мигунова
Заказ 782/58 Тираж 673Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектна , 4
Корректор С.Шекмар
Claims (1)
- УСТРОЙСТВО ДЛЯ ТЕСТОВОГО ДИАГНОСТИРОВАНИЯ, содержащее регистр адреса, регистр тестовых микрокоманд, блок памяти тестовых микрокоманд, блок памяти кодов отказа, счетчик, триггер . режима тестирования, блок индикации, две группы элементов И, блок синхронизации, причем первый выход блока синхронизации соединен с первым входом первого элемента И, второй вход которого соединен с прямым выходом триггера режима тестирования, с первым входом второго элемента И и с первым входом третьего элемента И, выход первого элемента И соединен с входом синхронизации регистра тестовых микрокоманд, инверсный выход триггера режима тестирования соединен с первым входом четвертого элемента И, первый вход первого элемента ИЛИ соединен с адресным, входом устройства, выход первого элемента ИЛИ соединен с входом синхронизации регистра адреса, группа выходов элементов И первой группы соединена с первой группой информацион- ных входов регистра адреса, группа информационных входов которого соединена с группой информационных входов блока памяти тестовых микрокоманд, группа выходов которого соединена с группой информационных входов регистра тестовых микрокоманд, группа выходов тестовой информации которого соединена с группой информационных входов контролируемого объекта, выход метки конца тестирования регистра тестовых микрокоманд соединен с первыми входами элементов И второй группы, выходы которых соединены с пер— сз выми входами соответствующих элементов ИЛИ группы, группа информационных выходов контролируемого объекта за исключением выхода модифицируемого разряда соединена с первыми входами соответствующих элементов И первой группы, выход модифицируемого разряда контролируемого объекта соединен с первым входом пятого элемента И, группа выходов адресного слова регистра тестовых микрокоманд соединена с второй группой информационных _входов регистра адреса, группа выходов блока памяти кодов отказа соединена с группой информационных входов регистра кода отказа, группа выходов адресного слова которого соединена с первыми входами соответствующих элементов И третьей группы, выход метки конца диагностирования регистра кода отказа соединен с вторыми входами элементов И тре- « тьей группы, выход второго элемента ИЛИ соединен с первым инверсным входом шестого элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, входы обнуления регистра адреса и регистра тестовых микрокоманд соединены с входом установки устройства, отличающееся тем, что, с целью повышения быстродействия, оно дополнительно содержит блок сравнения, элемент И, три группы элементов И, причем второй вход второго элемента И соединен с вторым выходом блока синхронизации', третий выход которого соединен с вторым входом третьего элемента И, выход второго элемента И соединен с вторым входом первого элемента ИЛИ, выход третьего элемента И соединен с входом синхронизации регистра кода отказа и первьм входом седьмого элемента И, второй вход которого соединен с входом задания режима безусловной диагностики устройства, с третьим входом третьего элемента И, с первым инверсным входом восьмого элемента И и с первым входом пятого элемента ИЛИ, третий инверсный вход седьмого элемента И соединен с входом задания режима условной диагностики устройства, с вторыми входами элементов И первой группы, с вторым входом пятого элемента И, с вторым входом восьмого элемента И, с вторыми входами элементов И второй группы и первыми входами элементов И пятой группы, третьи входы элементов И второй группы соединены с соответствующими выходами тестовых микрокоманд регистра тестовых микрокоманд, выходы седьмого и восьмого элементов И соединены с первым и вторым входами второго элемента ИЛИ соответственно, счетный вход счетчика соединен с выходом второго элемента ИЛИ, группа информационных выходов счетчика соединена с первой группой входов блока сравнения, выход пятого элемен та И соединен с вторым входом пятого элемента ИЛИ, выход которого соединен с третьим информационным входом модифицируемого разряда регистра адреса, вход сброса счетчика и второй вход третьего элемента ИЛИ соединены с входом установки устройства, выход третьего элемента ИЛИ соединен с входом сброса триггера режима тестирования, первый и второй входы четвертого элемента ИЛИ соединены с выходами меток конца тестирования и конца диагностирования регистра тестовых микрокоманд и регистра кодов отказа соответственно, выход четвертого элемента ИЛИ соединен с вторым входом шестого элемента И, единичный вход триггера режима тестирования соединен с входом пуска устройства, группа информационных выходов контролируемого объекта и группа выходов адресного слова регистра кода отказа соединены с соответствующими информационными входами блока памяти кодов отказа, третьи входы элементов И четвертой и пятой групп соединены с соответствующими выходами группы адресного слова регистра тестовых микрокоманд, выходы элементов И четвертой группы соединены с вторыми входами соответствующих элементов ИЛИ группы, группа выходов которых соединена с второй группой входов блока сравнения, выход которого соединен с вторым входом четвертого элемента И, третий вход которого соединен с выходом блока сравнения и.с вторыми входами элементов И четвертой и пятой групп, выход четвертого элемента И соединен с входом разрешения блока индикации, выходы эле- ментов И третьей и пятой групп соединены с соответствующими информационными входами блока индика- . ции.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747137A SU1213481A1 (ru) | 1984-05-25 | 1984-05-25 | Устройство дл тестового диагностировани |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843747137A SU1213481A1 (ru) | 1984-05-25 | 1984-05-25 | Устройство дл тестового диагностировани |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1213481A1 true SU1213481A1 (ru) | 1986-02-23 |
Family
ID=21121457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843747137A SU1213481A1 (ru) | 1984-05-25 | 1984-05-25 | Устройство дл тестового диагностировани |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1213481A1 (ru) |
-
1984
- 1984-05-25 SU SU843747137A patent/SU1213481A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 792258, кл. G 06 F 11/26, 1978. Авторское свидетельство СССР (PJ045230, кл. G 06 F 11/26, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1213481A1 (ru) | Устройство дл тестового диагностировани | |
SU1667078A1 (ru) | Устройство дл контрол сигналов | |
SU1397916A1 (ru) | Устройство дл регистрации неустойчивых сбоев | |
SU1132291A1 (ru) | Устройство дл регистрации сигналов неисправности | |
SU637819A1 (ru) | Устройство дл диагностировани аппаратуры передачи данных | |
RU1805471C (ru) | Устройство дл контрол логических блоков | |
SU1405105A1 (ru) | Распределитель импульсов | |
SU1461230A1 (ru) | Устройство дл контрол параметров объекта | |
SU1571552A1 (ru) | Устройство дл контрол программных автоматов | |
SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
SU1338035A1 (ru) | Устройство дл контрол серий импульсов | |
SU1171797A1 (ru) | Сигнатурный анализатор | |
SU1365097A1 (ru) | Устройство дл формировани массива | |
SU1756890A1 (ru) | Сигнатурный анализатор | |
SU1672415A1 (ru) | Система автоматического управлени и отладки на основе отображени тактограммы | |
SU1418656A1 (ru) | Коммутатор дл управлени шаговым двигателем | |
SU1100625A1 (ru) | Микропрограммное устройство управлени | |
SU1310834A1 (ru) | Устройство дл вывода информации из электронно-вычислительной машины (ЭВМ) в линию св зи | |
SU1520516A1 (ru) | Устройство дл диагностировани дискретных блоков | |
SU645161A1 (ru) | Устройство дл контрол распределител | |
SU1642446A1 (ru) | Программируемый контроллер | |
SU1644390A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1383363A1 (ru) | Сигнатурный анализатор | |
SU1297063A1 (ru) | Устройство дл управлени ,контрол и диагностировани | |
SU1416995A1 (ru) | Устройство дл контрол цифровых блоков |