SU1171797A1 - Сигнатурный анализатор - Google Patents

Abstract

СИГНАТУРНЫЙ АНАЖЗАТОР, содержащий первьй и второй формирователи сигнатур, блок индикации,блок эталонных сигнатур, первый и второй блоки сравнени , первый счетчик, первый триггер, первый формирова .тель одиночных импульсов и первый ,элемент И, причем входы сброса всех разр дов первого формировател  сигнатур объединены с входами сброса всех разр дов, кроме первого, второго формировател  сигнатур и через первый формирователь одиночных импульсов подключены к входу запуска анализатора, информационный вход первого формировател  сигнатур  вл етс  информационным входом анализатора , синхровход анализатора соединен с первьм входом первого элемента И, второй вход которого соединен с выходом первого триггера , а выход - с синхровходом формировател  сигнатур, группа информационных выходов блока эталонных сигнатур соединена с первой группой информационных входов первого блока сравнени , отличающийс  тем, что, с целью расширени  функциональных возможностей анализатора за счет обеспечени  возможности выделени  из сигнатуры диагностической информации о месте неисправности, в него введены регистр ошибки, дешифратор отсутстви  ошибки, второй счетчик , два триггера, два элемента И, элемент ИЛИ и два формировател  одиночных импульсов, причем группа, выходов первого формировател  сигнатур св зана с второй группой информационных входов первого блока сравнени  и с первой группой информационных входов блока индикации, втора  группа информационных входов которого соединена с информационными выходами .второго счетчика, третий информационный вход блока индикации соединен .с S выходом дешифратора отсутстви  ошибки (Л и со счетным входом второго триггера , инверсньм выход которого подключен к третьему входу первого элемента И, группа выходов второго формирО вател  сигнатур соединена с первой группой информационных входов второго блока сравнени , втора  группа, информационных входов которого св зана с группой информационных входов дешифратора отсутстви  ошибки и с группой СР выходов регистра ошибки, группа инг формационных входов которого соеди sl нена с выходами первого блока сравнени , управл ющий вход второго блока сравнени - соединен с первым входом второго элемента И, синхровходом второго формировател  сигнатур и с первым входом элемента ИЛИ, второй вход которого соединен с синхровходом первого формировател  сигнатур и с выходом третьего элемента И, а выход подключен к счетному входу первого счетчика, первый выход которого подключен к первому входу третьего элемента И и к входу запуска второго

Description

формировател  одиночных импульсов, второй, выход первогб счетчика соединен с вторым входом третьего элемента И и четвертым входом элемента ИЛИ, выходвторого и вход запуска третьего формирователей одиночных импульсов объединены и подключены к управл ющему входу регистра ошибки, выход третьего формировател  одиночных импульсов соединен со счетным входом первого триггера и управл ющим входом дешифратора отсутстви  ошибки, синхровходы всех трех формирователей одиночны импульсов соединены с третьим входом третьего элемента И и с синхровходом анализатора , входы установки в ноль первого

и второго счетчиков, первого второго , и третьего триггеров, блока индикации и вход установки в единицу первого разр да второго формировател  сигнатур объединены и подключены к выходу первого формировател  одиночных импульсов, выход второго блока сравнени  подключен к единичному вход третьего триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к входу вычитани  второго счетчика, информационный вход и вход сброса первого разр да второго формировател  сигнатур и вход установки в единицу первого разр да формировател  сигнатур соединены с шиной логического нул .

1

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  контрол  и диагностики логических блоков, блоков посто нной и перепрограммируемой пам ти, в которых неисправность в одной  чейке пам ти про вл етс  только на одно выходе блока и в одном слове, т.е. в одном блоке выходной последовательности .

Целью изобретени   вл етс  расширение функциональных возможностей анализатора за счет обеспечени  возможности вьщелени  из сигнатуры диагностической информации о месте неисправности.

На чертеже приведена структурна  схема сигнатурного анализатора.

Устройство содержит первый 1 и второй 2 формирователи сигнатур, .первый 3 и второй 4 блоки сравнени , блок 5 эталонных сигнатур, регистр 6 ошибки, дешифратор 7 отсутстви  ошибки, блок 8 индикации, первый 9 и второй 10 счетчики, первый, второй и третий триггеры 11 - 13, три формировател  одиночньк импульсов 14 16 , три элемента И 17 - 19, элемент ИЛИ 20, информационный.вход 21,управ

ЛЯЮЩИЙ вход 22 Пуск и СИНХРОвход 23.

При вьшвлении диагностической информации используетс  тот факт что

при одиночных ошибках в последователности длины N С 2 - 1 (где К - число разр дов регистра), поступающей на свертку в регистр с обратными св з ми через схему суммировани  по модулю два, образующий предельный многочлен сигнатура (свертка) несет в себе диагностическую информацию- о месте ошибки в последовательности, Учитыва , что одиночные ошибки в блоках пам ти наиболее веро тны, из сигнатуры можно выделить эту информацию, использу  принцип суперпозиции (независимости рассмотрени  воздействи  полезной информации и ошибки на линейную систему - регистр с обратными св з ми, через схему суммировани  по модулю два).

Работа анализатора основана на свертке анализируемой двоичной последовательности с помощью формировател  1 сигнатур, на сравнении ее с эталонной сигнатурой на блоке 3, на полух1ении синдрома ошибки на регистре 6, на анализе синдрома ошибки на отсутствие ощибки в блоке 7, на однозначной идентификации в случае одиночной ошибки места ошибки в анализируемой последовательности на блоках .2, 4, 13, 18 и 10 и на индикации места ошибки на индикаторе 8 в виде пор дкового номера ошибки

Анализатор работает следукмцим образом.

По внешнему управл ющему сигналу Пуск первьм формирователь 14 одиночного импульса выдает сигнал, по которому блоки 1,2,8,9,10,11,12 и 13 устанавливаютс  в исходные состо ни , причем все разр ды формировател  1 сигнатур и разр ды формировател  2 сигнатур (кроме первого) устанавливаютс  в нуль, а первый разр д формировател  2 сигнатур в единицу. Счетчик 10 устанавливаетс  в состо ние N, где N - число бит в последовательности, поступающей на информацьонньй вход 21 сигнатурного анализатора.

Анализируема  последовательность поступает на информационный вход формировател  1 сигнатур и по синхроимпульсам с входа 23 сворачиваетс  в сигнатуру. Результат свертки индицируетс  на индикаторе 8 и поступает на первьй блок 3 сравнени , куда также поступает эталонна  сигнатура из блока 5.

Информаци  с выхода блока 3, представл юща  собой вектор ошибки, по сигналу с формировател  15 одиночного импульса фиксируетс  на регистре 6. Вектор ошибки анализируетс  при поступлении на блок 7 управл ющего сигнала с выхода третьего формировател  16 одиночного импульса. Блок 7 при этом настроен на нулевую комбинацию. В случае отсутстви  ошибки (эталонна  и полученна  сигнатуры совпадают и вектор ошибки равен нулю) с выхода дешифратора 7 на счетный вход триггера 12 поступает импульс, останавливающий работу управл ющей части анализатора. Этот же импульс поступает на индикатор 8, фиксиру  верную анализируемую последовательность..

Если вектор ошибки не равен нулю, что имеет место в случае несовпадени  эталонной и полученной сигнатур, то на выход блока 7 сигнал не проходит и работу управл ющей части анализатора продолжаетс . Подачей управл ющего сигнала с выхода второго формировател  15 одиночного импульса на регистр 6 ошибки заканчи717974

ваетс  перва  половина работы сигнатурного анализатора - режим контрол  и начинаетс  второй режим - диагнос тика неисправностей. Режим диагностики начинаетс  с выдачи первым

элементом И 17 пачки из N импульсов, поступающей на второй элемент И 18, блок 4 сравнени  и синхровход второго формировател  2 сигнатур. Эти

0. импульсы через элемент И 18, открытый триггером 13, поступают на вычитающий вход счетчика 10, предварительно устанавленного в состо ние N Формирователи 1 и 2 сигнатур полностью совпадают по числу разр дов регистра и структуре обратных св зей . Обратные св зи выбраны так, чтобы в режиме .генерации регистр с последними перебирал предельное. число комбинаций М 2-1, где К - число разр дов регистра. Разр дность регистра К выбрана из услови  2 N,

С момента поступлени  указанных импульсов формирователь 2 сигнатур

5 работает в режиме генерации, т.е, перебирает все возможные комбинации кроме нулевой, так как информационньй вход его соединен с корпус.ом, а перед началом работы он установQ лен в состо ние 100,,,О, Когда в формирователе 2 сигнатур по вл етс  комбинаци , совпаданнца  с вектором ошибки, зафиксированным на регистре 6 ошибки, блок 4 сравнени  выдает сигнал, который череэ триггер 13 и элемент И Ч8 прерьшает пакет импульсов на входе счетчика 10, Если ошибка бьша на i-oM тахте последовательности , то импульс сравнени  с блока 4 по витс  на такте с номером (N-i) и через элемент И 18 на вычитающий вход счетчика 10 пройдет (N-i) импульсов. Состо ние счетчика равно N-(N-1)i и индицируетс  на индикаторе 8,

Таким образом, использование предложенного сигнатурного анализатора позвол ет осуществл ть не только режим контрол  входных последовательностей , но и в случае наличи  одиночной ошибки режим диагностки с автоматическим указанием местоположени  ошибки в виде пор дкового номера искаженного символа.

I - PI ..

21

TX7

-ет

И

ггг

т

NlНТТп

Claims (1)

1. СИГНАТУРНЫЙ АНАЛИЗАТОР, содержащий первый и второй формирователи сигнатур, блок индикации,блок эталонных сигнатур, первый и второй блоки сравнения, первый счетчик, первый триггер, первый формирователь одиночных импульсов и первый ,элемент И, причем входы сброса всех разрядов первого формирователя сигнатур объединены с входами сброса всех разрядов, кроме первого, второго формирователя сигнатур и через первый формирователь одиночных импульсов подключены к входу запуска анализатора, информационный вход первого формирователя сигнатур является информационным входом анализатора, синхровход анализатора соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера , а выход - с синхровходом формирователя сигнатур, группа информационных выходов блока эталонных сигнатур соединена с первой группой информационных входов первого блока сравнения, о тли чающийся тем, что, с целью расширения функциональных возможностей анализатора за счет обеспечения возможности выделения из сигнатуры диагностической информации о месте неисправности, в него введены регистр ошибки, дешифратор отсутствия ошибки, второй счетчик, два триггера, два элемента И, элемент ИЛИ и два формирователя одиночных импульсов, причем группа, выходов первого формирователя сигнатур связана с второй группой информационных .входов первого блока сравненйя и с первой группой информационных входов блока индикации, вторая группа информационных входов которого соединена с информационными выходами второго счетчика, третий информационный вход блока индикации соединен .с выходом дешифратора отсутствия ошибки и со счетным входом второго триггера, инверсный выход которого подключен к третьему входу первого элемента И, группа выходов второго формиро-» вателя сигнатур соединена с первой группой информационных входов второго блока сравнения, вторая группа, информационных входов которого связана с группой информационных входов дешифратора отсутствия ошибки и с группой выходов регистра ошибки, группа инг формационных входов которого соединена с выходами первого блока сравнения, управляющий вход второго блока сравнения-' соединен с первым входом второго элемента И, синхровходом второго формирователя сигнатур и с первым входом элемента ИЛИ, второй вход которого соединен с синхровходом первого формирователя сигнатур и с выходом третьего элемента И, а выход подключен к счетному входу первого счетчика, первый выход которого подключен к первому входу третьего элемента И и к входу запуска второго

   SU ...,1171797 формирователя одиночных импульсов, второй выход первого счетчика соединен с вторым входом третьего элемента И и четвертым входом элемента ИЛИ, выход'второго и вход запуска третьего формирователей одиночных импульсов объединены и подключены к управляющему входу регистра ошибки, выход третьего формирователя одиночных импульсов соединен со счетным входом первого триггера и управляющим входом дешифратора отсутствия ошибки, синхровходы всех трех формирователей одиночный импульсов соединены с третьим входом третьего элемента И и с синхровходом анализатора, входы установки в ноль первого и второго счетчиков, первого, второго, и третьего триггеров, блока индикации и вход установки в единицу первого разряда второго формирователя сигнатур объединены и подключены к выходу первого формирователя одиночных импульсов, выход второго блока сравнения подключен к единичному входу третьего триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к входу вычитания второго счетчика, информационный вход и вход сброса первого разряда второго формирователя сигнатур и вход установки в единицу первого разряда формирователя сигнатур соединены с шиной логического нуля.