SU1427367A1 - Микропрограммное устройство управлени с самоконтролем - Google Patents

Abstract

Изобретение относитс , к. вычислительной технике и может быть использовано дл  обнаружени  ошибок при тестовом контроле микропрограммы. Целью изобретени   вл етс  повышение достоверности функционировани  за счет увеличени  полноты тестовой проверки . Устройство содержит блок пам ти микрокоманд, регистр микрокоманд, блок управлени  переходами, блок сравнени , распределитель импульсов, элементы И, ИЛИ, НЕ, сигнатурный анализатор , мультиплексор и триггер. Новыми  вл ютс  элементы И, ИЛИ, НЕ, сигнатурный анализатор, мультиплексор и триггер. В предложенном устройстве рабоча  микропрограмма преобразуетс  к тестопригодному виду путем введени  дополнительных микрокоманд-инструкций , обеспечивающих проверку всех микрокоманд микропрограммы в определенной последовательности. Тестова  микропрограмма размещаетс  в блоке пам ти микрокоманд. Режим тестировани  задаетс  присутствием единичного сиг- наг.а на выходе режима контрол  устройства . Текущий адрес микрокоманды заноситс  д. сигнатурный анализатор, где производитс  его свертка в сигнатуру . Сравнение накопленной сигнатуры с эталонной происходит в схеме сравнени  в конце контрол  микропрограммы. Счетный триггер управл ет пор дком проверки .переходов по условию. В тестовой микропрограмме кажда  микрокоманда имеет три дополнительньК 1раз- р да, которые управл ют .работой устройства в тестовом режиме. 3 ил. (Л ijS ю со з

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  обнаружени  ошибок при тестовом контроле микропрограммы, в частности в устройствах с посто нным микропрограммным обеспечением.

Цель изобретени  - повыше1ше достоверности функционировани  за счет увеличени  полноты тестовой проверки ,

На фиг. 1 изображена схема устройства j на фиг. 2 - схема блока сравнени  , на фиг. 3 - пример алгоритма микропрограммы, выполн емой устройством .

Микропрограммное устройство управлени  с самоконтролем (по фиг.1) содержит блок 1 пам ти микрокоманд 1, регистр 2 микрокоманд, блок 3 управлени  переходами, мультиплексор 4, элемент И 5, элемент ИЛИ 6, счетный триггер 7, сигнатурный анализатор 8, схему 9 сравнени , распределитель 10 импульсов, элемент НЕ .11, кроме того , на фиг.. 1 обозначены: вход 12 кода операции устройства, вход 13 логического услови  устройства, вход 14 начальной.установки устройства, выход 15 ошибки устройства, выход

16микроопераций устройства, выход

17контрол  устройства, выход 18 триггера (он же вход элемента ИЛИ 6), вы ход 19 блока управлени  переходами, второй информационный вход 20 блока сравнени , первый информационный вход

21блока сравнени , управл ющий вход

22блока сравнени .

Блок сравнени  9 (фиг. 2) содержит N схем .23. сложени  по модулю два, элемент ИЛИ 24, элемент И 25.

В качестве блока управлени  переходами 3 может быть ифполйзована двенадцатиразр дна  схема управлени  последовательностью микрокоманд К1804ВУ4, предназначенна  дл  построени  блоков микропрограммного управлени  цифровых устройств, имеюща  пр мой вход адреса, вход управлени  режимом (инструкций), вход сигнала условий И выход адреса.

В качестве сигнатурного анализатора 8 может быть использован параллельный регистр сдвига с обратный св з ми ., построенный на двус.тупенчатых триггерах типа D и схемах сл;ожени  по модулю два.

На фиг. 3 изображена блок-схема алгоритма микропрограммы, на которой

0

5

0

5

0

5

0

5

0

5

символами А обозначены микрокоманды , к которым не производитс  услов- ньк переходов, Р - микрокоманда условного перехода, В , Bj, Bj , дополнительные тестовые микрокоманды,  вл ющиес  инструкци ми блока 31 управлени  переходами.

Устройство работает следующим образом .

Принцип работы устройства построен на том, что в блок микрокоманд заноситс  тестова  микропрограмма , представл юща  собой рабочую микропрограмму, преобразованную к тестопригодному виду путем введени  дополнительных микрокоман-инструкций, обеспечивающих проверку всех микрокоманд микропрограммы в определенной последовательности. Счетный триггер 7 управл ет строгим пор дком проверки переходов по условию: сначала значение логического услови  не выполн етс , т.е. на второй вход сигнала условий блока 3 управлени  переходами подаетс  1, затем - выполн етс , т.е. на второй вход сигнала условий блока 3 управлени  переходами подаетс  О. Тестова  микропрограмма размещена в блоке пам ти микрокоманд. Режим тестировани  идентифицируетс  дл  объекта управлени  присутствием единичного сигнала на выходе 17 режима контрол  устройства. Текущий адрес микрокоманды заноситс  в сигнатурный анализатор 8, где производитс  его свертка в сигнатуру. Сравнение накопленной сигнатуры с эталонной происходит в блоке 9 сравнени  в конце контрол  микропрограммы.

В регистре 2 микрокоманд имеютс  три дополнительных разр да: тестовый , разрешени , сравнени  и контрол . В режиме тестировани  разр д контрол  всегда равен единице, поэтому с выхода регистра 2 микрокоманд на выход 17 устройства передаетс  единичный сигнал, сообщаемьй в управл емую микропрограммным устройством систему о проведении тестировани .

Распределитель 10 импульсов обес- .печивает вьдачу трех серий импульсов, подаваемых на входы занесени  регистра 2 микрокоманд, бл(ka 3 управлени  переходами, сигнатурного анализатора 8, обеспечивающих синхронизацию работы устройства,

Сигнал начальной установки, поступающий на вход 14 устройства, устанавливает в нулевое состо ние регистр 2 микрокоманд, счетный триггер 7 и сигнатурный анализатор 8, поступа  на их установочные входы. Код инст- - рукций, поступающий из пол  инструкций регистра 2 микрокоманд на вход управлени  режимом блока 3 управлени  переходами, равен нулю, что соответствует инструкции перехода по нулевому адресу (микрокоманда А в блок-схеме алгоритма микропрограммы, т.е. с выхода 19 блока 3 управлени  переходами снимаетс  нулевой адрес, поступающий на вход сигнатурного анализатора .8 и обнул ющий его и поступающий на вход блока 1 пам ти микрокоманд .1, с выхода которого считьюаетс  микрокоманда А|, хран ща с  по нулевому адресу и поступающа  на вход регистра 2 микрокоманд.

Микрокоманда А  вл етс  операторной , т.е. в ней не производитс  условного перехода. Дл  всех оператор- ных вершин (в примере это микрокоман

ды AU , А , А

1 3

А4

полнительные тестовый и сравнени  разр ды равны

JQ

25

л юща с  инструкцией В, поступающа  на вход регистра 2 микрокоманд,

Поле адреса ветвлени  инструкции В| содержит единичный код, тестовый разр д и разр д разрешени  сравнени  равны нулю. Инструкци  В,( предназначена дл  запоминани   в блоке 3 управлени  переходами адреса следующей микрокоманды, т.е. адреса Р,, и при нулевом сигнале на входе услови  блока 3 управлени  переходами происходит его загрузка информацией, поступающей через первьй вход с выхода 15 мулът.иплексора 4. В режиме тестировани  на управл ющий вход мультиплексора 4 с выхода разр да контрол  регистра 2 микрокоманд всегда поступает единичный сигнал, запрещающий прохождение адреса с внешнего входа 12 устройства и разрещаюш 1й прохождение адреса с выхода пол  адреса регистра 2 микрокоманд. Нулевой сигнал с выхода тестового разр да регистра 2 микрокоманд поступает на вход счет- ного триггера 7, который находитс  в нулевом состо нии, поэтому с его выхода снимаетс  нулевой сигнал, поступающий на вход 18 элемента ИЛИ 6,

20

они не вли ют на организацию тестово- ЗО на второй вход которого в режиме тесго просмотра микропрограммы. С выход пол  микроопераций регистра 2 микрокоманд считываетс  на выход 16 устройства микроприказ, который поступает в операционную часть и осуществл ет на нее воздействие. С выхода пол  инструкций регистра 2 микрокоманд считываетс  код инструкций микрокоманды А,по которому выбираетс  адрес следующей микрокоманды, поступающей на выход 19, с которого пос-. тупает на вход сигнатурного анализатора 8, где сворачиваетс  в сигнатуру , котора  хранитс  в сигнатурном

анализаторе 8, до поступлени  следую- 45 РЯДку адресу микрокоманды, т.е..

щего адреса и организации новой сигнатуры , и поступает через входы 20 на схемы 23 сложени  по модулю два и элемент ИЛИ 24, с выхода которого поступает на первый вход элемента И 25, на второй вход 22 которого поступает нулевой сигнал с выхода разр да разрешени  сравнени  регистра 2 микрокоманд, запирающий элемент И 25, т.е. на выход 15 устройства поступает О. Адрес микрокоманды А с выхода 19 поступает в блок 1 пам ти микрокоманд, с выхода которого счи- тьшаетс  следующа  микрокоманда,  в50

55

адресу Р , считывающемус  с выxqдa на вход сигнатурного анализатора В на вход блока 1 пам ти микрокоманд выхода которого в регистр 2 микрок манд считываетс  микрокоманда Р .

Микрокоманда Р  вл етс  микрок мандой условного перехода, имеет т товый разр д, равный единице, а ра р д разрещени  сравнени , равный лю. Единичный сигнал с выхода тест вого разр да регистра 2 микрокоман поступает на вход счетного триггер 7, который находитс  в нулевом сое

5

0

тировани  всегда поступает ноль с выхода элемента И 5, на вход которого чё13ез элемент НЕ 11 поступает единичный сигнал с выхода разр да конт- рог.  регистра 2 микрокоманд, запрещающий прохождение значений логических условий с входа 13 ус.тройства. С выхода элемейта ИШ 6 снимаетс  нулевой сигнал, поступающий на вход услови  блока 3 управлени  переходами, обеспечивающий загрузку единичного кода в в блок 3 управлени  переходами через его адресный вход. Инструкци  организует переход к следующему по поЯДку адресу микрокоманды, т.е..

адресу Р , считывающемус  с выxqдa 19 на вход сигнатурного анализатора В и на вход блока 1 пам ти микрокоманд, с выхода которого в регистр 2 микрокоанд считываетс  микрокоманда Р .

Микрокоманда Р  вл етс  микрокомандой условного перехода, имеет тестовый разр д, равный единице, а разр д разрещени  сравнени , равный нулю . Единичный сигнал с выхода тестового разр да регистра 2 микрокоманд поступает на вход счетного триггера 7, который находитс  в нулевом соето нии , с выхода счетного триггера 7 единичный сигнал через вход 18 элемента ИЛИ 6 поступает на вход услови  блока 3 управлени  переходами, что означает невыполнение услови , т.е. блоком 3 управлени  переходами выбираетс  адрес следующей микрокоманды , наход щейс  по нулевой ветви логической микрокоманды Р, Этим адресом  влйетс  адрес микрокоманды Aj

Процедура выборки адресов и записи в сигнатурный анализатор 8 микрокоманд AJ и Ад така  же, как и дл  микрокоманды А.

Следующа  за микрокомандой А микрокоманда , содержаща  инструкцию В,, поступает в регистр 2 микрокоманд. Инструкци  BT. , имеюща  нулевые разр ды тестовый и разрешени .сравнени , анализирует состо ние блока 3 управ- лени  переходами, в который при выполнении инструкции БЗ занесена единица , и так как состо ние не равно нулю, выполн етс  переход к адресу микрокоманды Р, который хранилс  в блоке 3 управлени  переходами, состо ние блока 3 управлени  переходами уменьшаетс  на единицу, т.е. становитс  равным нулю. В регистр 2 микрокоманд из блока 1 пам ти микрокоманд 1 считываетс  микрокоманда , у которой тестовый разр д равен еди нице который с выхода регистра 2 микрокоманд поступает на вход счетного триггера 7, которьй находитс  в единичном состо нии и с выхода которого нулевой сигнал через вход 18 элемента ИЛИ 6 поступает на второй вход сигнала услови  блока 3 управлени  переходами, что означает выполнение услови , т.е. блоком 3 управлени  переходами выбираетс  адрес следующей микрокоманды, наход щейс  по единичной ветви логической микрокоманды . Этим адресом  вл етс  адрес микрокоманды Aj. Повтор етс  формирование адресов микрокоманды А и микрокоманды, содержащей инструкцию Bj, Инструкци  Bj, оп ть анализирует состо ние блока 3 управлени  переходами, и так как теперь оно равно нулю (после первого вьтолнени  инструкции Bj) , то блок 3 управлени  переходами выполнит -переход к следу- нвдей по пор дку микрокоманде A j-, котора  после выполнени  передаст управление микрокоманде, содержащей инструкцию В}.

Инструкци  Вз, имеюща  тестовый разр д и разр д разрешени  сравнени , равные нулю, содержит в поле адреса ветвлени  адрес эталонной сигнатуры . С выхода тестового разр да регистра 2 микрокоманд нулевой сигнал поступает на вход счетного триг- гера 7, который находитс  в нулевом

состо нии, с выхода которого нулевой сигнал через вход 18 элемента ИЛИ 6 поступает на вход услови  блока 3 управлени  переходами, разрешающий поступление адреса эталона с второго выхода регистра 2 микрокоманд через мультиплексор 4 выбора адреса на адресный вход блока 3 управлени  переходами, с выхода 19 которого снимаетс  адрес эталона, поступающий на вход блока 1 пам ти микрокоманд 1, с выхода которого считываетс  инструкци  Bit поступающа  в регистр 2 микрокоманд.

Адресна  часть инструкции -В, содержит эталон, тестовый разр д равен

нулю, а разр д разрешени  сравнени  равен единице. На блок 9 сравнени  на входы 21 поступает эталон с выхода пол  адреса регистра 2 микрокоманд

на вход 20 блока сравнени  поступают разр ды сигнатуры, накопленной в сигнатурном анализаторе 8. Если ошибки нет, то с выхода схем 23 сложени  по модулю два считываютс  нулевые сигналы , поступающие на входы элемента ИЛИ 24, с выхода которого нулевой сигнал поступает на первый вход элемента И 25, на второй вход 22 кото- рого поступает единичный сигнал с

выхода разр да разрешени  сравнени  регистра 2 микрокоманд, на вькоде элемента И 25 по вл етс  нулевой сигнал , поступающий на выход 15 устройства , что означает, что работа устройства безошибочна, В.случае ошибки, т.е. несовпадени  эталона с накопленной сигнатурой, с какого-либо выхода схем 23 сложени  по модулю два снимаетс  единичный сигнал, поступающий на входы элемента ИЛИ 24, с выхода которого еди шчный сигнал поступает на первый вход элемента И 25, с выхода которого снимаетс  единичный сигнал, поступаюш 1й ла вход 14 устройства , означающий, что устройство неисправно.

Таким образом, предлагаемое устройство позвол ет повысить полноту

тестового контрол  микропрограммы за. счет введени  в микропрограмму дополнительных безусловных переходов, что позвол ё 1 просматривать в тестовом режиме все микрокоманды микропрограммы .

Дополнительным эффектом, достигаемом при применении устройства,  вл етс  повышение достоверности счет возможности контрол  всех микрокоманд , независимо от того,  вл ютс  ли они условными или операторными .

Кроме того,отсутствие в предлагае- 15 ом устройстве контрол  после каждой микрокоманды приводит к минимальным затратам пам ти микрокоманд, где хран тс  эталоны.

Claims (1)

1. 20 Формула изобретени 

   Микропрограммное устройство управлени  с самоконтролем, содержащее блок пам ти микрокоманд, регистр микрокоманд , блок управлени  переходами, 25 блок сравнени , распределитель импульсов , причем вход начальной установки устройства соединен с входами установки в О распределител  импульсов- и регистра микрокоманд, первый зО выход распределител  импульсов соединен с входом синхронизации регистра микрокоманд, выход пол  инструкций которого соединен с входом управлени  режимом блока управлени  переходами , выход которого соединен с адресным входом блока.пам ти микрокоманд , выход которого соединен с информационным входом регистра микрокоманд , выход пол  адреса которого соединен с первым информационным входом блока сравнени , втор.ой вькод распределител  импульсов соединен с входом синхронизации и блока управлени  переходами, вькод Равно блока сравнени   вл етс  выходом ошибки устройства, выход пол  микро-g

   40

   45

   5

   0

   5 О

   операций регистра микрокоманд  вл етс  выходом микроопераций устройства , отличающеес  тем, что, с целью повышени  достоверности функционировани  устройства за счет увеличени  полноты тестовой проверки, устройство дополнительно содержит сигнатурный анализатор, мультиплексор , триггер, элемент Н, элемент ИЛИ, элемент НЕ, причем вход начальной установки устройства соединен с входом установки в О триггера, вход логического услови  устройства соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом услови  блока управлени  переходами, вход кода операции устройства соединен с первым информационным входом мультиплексора, выход которого соединен с адресным входом блока управлени  переходами, выход которого соединен с информационным входом сигнатурного анализатора, выход которого соединен с вторым информационным входом блока сравнени , выходы тестового разр да и разр да разрешени  сравнени  регистра микрокоманд соединены соответственно со счетным входом триггера и со строби- рующим входом блока сравнени , выход разр да контрол  регистра микрокоманд соединен с входом элемента НЕ,

   g управл ющим входом мультиплексора, входом, разрешени  работы сигнатурного анализатора и  вл етс  выходом признака тестировани  устройства, третий выход распределител  импуль0 сов соединен с входом синхронизации сигнатурного анализатора, выход элемента НЕ соединен с вторым входом элемента И, пр мой выход триггера соединен с вторым входом элемента ИЛИ,

   5 выход пол  адреса регистра микрокоманд соединен с вторым ииформацио - ным входом мультиплексора.

   фуе./

   фиг, 2

   Фаг.