SU1297018A2 - Устройство дл задани тестов - Google Patents

Abstract

Изобретение относитс  к регулирующим и управл ющим системам общего назначени  и может быть использовано дл  испытаний, контрол  и диагностики неисправностей устройств ввода-вывода двоичной информации. Цель изобретени  - расширение области применени  устройства за счет возможности осуществлени  контрол  блоков коррекции ошибок, вход щих в состав запоминающих устройств, путем введени  и (Л с: 1Ч (ригЛ

Description

искусственной однократной ошибки в каждый разр д блока коррекции. Устройство содержит блок 1 установки адреса, первый счетчик 2 импульсов, дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсов , первьш формирователь 6 импульсов , блок 7 задани  начального кода, блок 8 сумматоров, коммутатор 9, регистр 10 числа, первый блок 11 элементов И, первый дополнительный элемент И 12, блок 13 управлени , сдвигающий регистр 14, второй блок 15 элементов И, первый блок 16 эле

t

Изобретение относитс  к регулирующим и управл ющим системам общего назначени , а также к вычислительной .технике, в частности к запоминающим устройствам, и может быть йспользова- но дл  испытаний, контрол  и диагностики неисправностей устройств ввода-вывода двоичной информации, в том числе запоминающих устройств.

Дл  вы влени  однократных ошибок блока коррекции, использующегос  в ЗУ, к которым предъ вл ютс  требовани  по исправлению однократных ошибок (как более веро тных), необходимо перевести однократную ошибку в двухкрат ную путем введени  искусственной ошибки последовательно в каждый разр д блока коррекции. Возникающа  при этом двухкратна  ошибка в неисправном разр де блока коррекции не корректи- руетс  в нем и прибор контрол  фиксирует характер ошибки. Ошибки более высокой кратности (2,3 и т.д. кратности) обнарутгхиваютс  в блоках коррекций с помощью известного устрой ства дл  задани  тестов. Дл  этого должен быть предусмотрен режим отключени  дополнительного теста, формирующегос  с помощью предлагаемого тех- . нического решени .

Цель изобретени  - расширение области применени  устройства за счет возможности осуществлени  контрол  таких ответственных компонентов ЗУ, как блоки коррекции ошибок.

Р1а фиг.1 приведена функциональна  схема устройства;, на фиг.2 - схема

97018

ментов ИСКЛЮЧАЮЩЕЕ Ш1И, блок 17 индикации , блок 18 кодировани ,- блок 19 декодировани , блок 20 обнаружени  ошибок, третий элемент 21 индикации , элемент 22 задержки, второй D-триггер 23, блок 24 сброса, второй элемент 25 индикации, первый D-триггер 26, второй коммутатор 27, первый элемент 28 индикации, блок 29 отключени , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30, блок 31 сравнени , второй дополнительный элемент И 32, элемент НЕ 33, второй блок 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 6 ил.

5

5

0

блока задани  начального кода; на фиг.З - схема блока кодировани ; . на фиг. 4 - схема 1-го разр да блока 19 декодировани  на фиг.5 - пример порождающей Н-матрицы, корректирующего кода 45, на фиг.6 - схема блока обнаружени  ошибок.

Устройство содержит блок 1 установки адреса, первый счетчик 2 импульсов ., дешифратор 3, второй формирователь 4 импульсов, генератор 5 тактовых импульсов, первый формирователь 6 импульсов, блок 7 задани  начального кода, блок 8 сумматоров, коммутатор 9, регистр 10 числа,первый блок элементов И 11, первьм дополнительный элемент И 12, блок 13 управлени , сдвигающий регистр 14, второй блок 15 элементов И, первый блок 16 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 17 индикации,, блок 18 кодировани , блок 19 декодировани , блок 20 обнаружени  ошибок, третий элемент 21 индикации, элемент 22 задержки, второй D-триггер 23, блок 24 сброса , второй элемент 25 индикации, первый D-триггер 26, второй коммутатор 27, первый элемент 28 индикации, блок 29 отключени , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30, блок 31 сравнени , второй дополнительньй элемент И 32, элемент НЕ 33, второй блок 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛ.И, первую и вторую группы выходов 35 и 36 устройства, выходы 37 блока 7 задани  начального кода, выход 38 первого формировател  импульсов, первый 39, третий 40,

второй 41 выходы блока управлени , выходы 42 кодирующего блока, управл ющий вход 43 устройства.

Блок 1 задани  начального кода (фиг.2) содержит элемент И 44, эле- мент 45 задержки, элемент И-НЕ 46, сдвигающий регистр 47, установочный регистр 48, переключатель 49,

Блок 13 управлени  (фиг.2) содержит кнопку 51) сброса, триггер 51, переключатель 52.

Блок 18 кодировани  (фиг.З) содержит сумматоры 53 - 61 по модулю 2, на которые подаетс  информаци  в соответствии с порождающей Н-матри- цей, приведенной на фиг.5. .

Блок 19 декодировани  (фиг.4) со- блок 62 мажоритарных элементов , сумматоры 63 по модулю 2. Блок 19 декодировани  дл  корректирующего кода 45, 36 содержит 36 одинаковых разр дов в соответствии с разр дностью скорректируемой информации. Количество мажоритарных элементов 62 равно количеству разр дов блока 19 декодировани . Количество сумматоров 63 по модулю 2 вдвое больше. На входы сумматоров по модулю 2 заведены разр ды информации в соответствии с Н-матрицей (фиг.5). Пример органи- зации первого разр да блока 19 декодировани  показан на фиг.4. На первый сумматор 63 заведены 2... 8 и 37 разр ды, на второй сумматор 63 1, 9...15 и-38 разр ды. Сам корректи руемый 1-й разр д заведен непосредственно на один из входов мажоритарного элемента 62.Два других входа мажоритарного элемента 62 соединены с соответствующими выходами сумматоров 63 по модулю 2. Выход мажоритарного элемента 62  вл етс  первым информационным выходом скорректированной информации, соединенным с первым выходом 35 устройства. Аналогично вы- полнены и другие разр ды блока 19.

Блок 2и обнаружени  ошибок (фиг.6 содержит элемент И 64 и блок трехвхо довых элементов 65 сравнени .

Блок 1 установки адреса предназна чек дл  фиксации счетчика 2 импульсов в- положении О или 1 при локализации неисправностей в провер емом блоке, а также дл  сокращени  разр дности счетчика в зависимости от информационной емкости объекта испытаний. В опытном варианте в блоке установки адресов применен 16-разр дный тумблернгли регистр, обеспечивающий установку разр да счетчика в юдно из трех положений 1, О, .Счетчик 2 импульсов предназначен дл  формировани  полного набора управл ющих символов., стимулирующих входное воздействие на адресные шины контролируемого блока, а также дл  получени  информации о конце цикла программы контрол . В опытном образце использован 16-разр дный счетчик импульсов.

Дешифратор 3 служит дл  получени  сигнала запуска формировател  4 импульсов при достижении максимального состо ни  счетчика 2 импульсов,

Второй формирователь 4 импульсов необходим дл  установки в исходное положение регистра 10 числа, счетчика 2 импульсов, запуска первого формировател  6 импульсов и подготовки генератора 5 тактовых импульсов к работе в следующем цикле. Формирователи 4 и 6 импульсов выполнены на стандартных логических-элементах И-Н

Генератор 5 тактовых импульсов вы рабатьшает последовательность импульсов дл  изменени  состо ни  счетчика 2 импульсов, регистра 10 числа и сдвигающего регистра 14. В опытном образце применен генератор на микросхемах И-НЕ с периодом следовани  импульсов 0,5; 1; 2; 4; 10000 мкс.

Первый формирователь 6 импульсов управл ет работой блока 7 задани  начального кода и блока И 11 элементов . Блок 7 задани  начального кода формирует исходньй код тестовой программы в виде 20-разр дного двоичного числа, мен ющего свое значение после прохождени  полного цикла контрол  испытуемого блока. Блок 8 сумматоров с кольцевым переносом выра- батьшает тесты типа Псевдослучайный код. Дл  повьшени  быстродействи  в опытном образце применен 20- разр дньй сумматор на микросхемах 133ИМЗ С переносом, запоминаемым на счетных триггерах.

Коммутатор 9 предназначен дл  трансл ции кода числа с блока 8 сумматоров или с i-ro выхода на i + 1 вход регистра 10 числа. Коммутатор 9 переключаетс  с блока 13 управлени в зависимости от режима, выбранного оператором. Коммутатор 9 выполнен на логических элементах 2И-НЛИ-НЕ.

Регистр 10 числа служит дл  запоминани  двоичного кода, поступающего с коммутатора 9. В опытном образце используют 20-разр дный регистр числа на D-триггерах со счетным входом (микросхемы серии 133ТМ2),

Блок J1 элементов И  вл етс  буферным каскадом в цепи импульсной установки в регистр 10 числа исходного кода, поступающего с блока 7 начального кода.

Элемент запрета И 12 запрещает прохождение счетных импульсов на регистр 10 числа. Сигнал запрета подаетс  с блока 13 управлени  в режиме формировани  теста Посто нный код.

Блок 13 управлени  слу сит дл  установки в исходное состо ние регистра 10 числа, счетчика 2 импульсов, генератора 5 тактовых импульсов, бло ка 7 задани  начального кода, а также дл  управлени  работой коммутатора 9 и элемента И 12. Изменение режимов работы осуществл ет оператор с помощью кнопки 50 и переклгочател  52, введенных на панель управлени .

Сдвигающий регистр 14 формирует сигнал Бегуща  1 дл  поочередного внесени  ошибки в каждьй из разр дов входной информации блока 19 декодиро вани . Исходна  информаци  в виде кода 0...01 вводитс  в регистр 14 пр поступлении на второй управл ющий вход (Vg) потенциала, 1 из прибо

ра контрол , куда входит устройство дл  задани  тестов. Этот сигнал формируетс  в приборе контрол  в режиме записи информации. При этом с .поступлением из генератора 5 синхросигнала на второй синхровход С регист- ра 14 происходит запись кода, действу на входах Д ...Д, При переходе прибора контрол  в режим считывани  со сравнением (т.е. с анализом на блоке 31 сравнени ) потенциал на втором управл юв5ем входе V становитс  нулевым, что соответствует разрешению сдвига информации, который происходит при поступлении на первый синхровход С синхросигналов. Этот ну левой потенциал на втором управл ющем входе V запрещает запись информации с входов Д...Д на врем  работы прибора контрол  в режиме считывани  , При переключении прибора конт- рол  в режим записи работа регистра. 14 повтор етс .

Б опытном образце дл  проверки ко- дирующе-декодирующих блоков 18-20

0

5

0 5

о

5

0 Q

с корректирующим кодом 45, 36 используют 46-ти разр дный сдвитающий регистр на микросхемах 133ИР1.

Блок 15 элементов И служит дл  запрещени  прохождени  сигналов с сдвигающего регистра 14 на входы блоков 16 и 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в режиме; отключени  ошибки. Сигнал З 1прета поступает из блока 29 отюхючени  ошибки через элемент НЕ 33.

Блоки 16 и 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ обеспечивают инверсию значе-  и  сигнала того разр да, на который IB данный момент поступает 1 из сдвигающего регистра 14 через блок 15 элементов И, При этом вводитс  искусственна  ошибка на один из входов блока 19 декодировани . В опытном образце блоки 16 и 34 позвол ют использовать 45-разр дный код и реализованы на микросхемах 133ЛП5.

Блок 17 индикации необходим дл  высвечивани  в момент останова при бора.контрол  номера разр да, в который вводитс  в данньш момент времени ошибка дл  дальнейшего анализа характера ошибки. В опытном образце используетс  45-разр дньй индикатор на светодиодах., RioK 18 кодировани  служит/дл  формировани  избыточной информации, -необходимой дл  обнаружени  и коррекции ошибок в блоке 19 декодировани  и блоке 20 обнаружени  ошибок. В опытном образце дл  корректирующего кода 45, 36 используетс  9-разр дный блок кодировани , обеспечивающий обнаружение и коррекцию ошибок 36-разр дной информации с мажоритарным декодированием. В блоке 18 кодировани  формируетс  избыточна  информаци  (дополнительные разр ды), В конкретном случае основна  информаци  содержит 36 разр дов, а избыточна  9. При этом 37-й избыточный разр д формируетс  при сложении значений разр дов, отме о енньпс в строке 37-го разр да Н-матрицы (фиг.5), на сумматоре по модулю 2. При этом на входы первого сумматора 53 заведены в соответствии с И-матри- цей 1...8 разр ды. На входы второго сумматора 54, формирующего на своем выходе информацию 38-го избыточного разр да, заведены 1, 9... 15 разр ды и т.д.

Блок 19 декодировани  осуществл ет исправление однократных ошибок и

формирует промежуточные признаки ошибок дл  блока 20 обнаружени  ошибок . В опытном образце дл - корректирующего кода 45, 36 используетс  36-разр дный блок 19 декодировани , обеспечиваю1ций исправление однократных ошибок в 36-разр дной информации.

Блок 19 декодировани  работает следующим образом.

ци  однократной ошибки и в других разр дах информации.

Блок 20 обнаружени  ошибок формирует окончательный признак однократных и двухкратных ошибок. Особенностью блока 20 обнаружени  ошибок  вл етс  то, что входы трехвходовых

схем 65 сравнени  подключены не ко всем разр дам блока 19 декодирова- Дл  примера рассмотрим работу пер-10 ни , а только к 5 разр дам - к 1, вого разр да блока 19 декодировани . 16, 27, 34 и 36. Это объ сн етс  тем, В первом разр де блока 19 обеспечи- что эти разр ды блока 19 декодиро- ваетс  коррекци  (исправление) 1-го вани  имеют информацию обо всех раз- разр да информации. Если на вход бло- р дах информации, поступающей на ка 19 поступает информаци  с искажен-J5 входы блока 19. Таким образом, дл  ным значением 1-го разр да то эта неверна  информаци  попадает на один из входов мажоритарного элемента 62. На другие входы мажоритарного элемен- та поступают суммарные значени  с вы-20 печивает обнаружение всех однократных одов сумматоров 63 по модулю 2. Эти и двухкратных ошибок. При этом формикорректирующего кода 45, 36 разр дов минимально необходима  разр дность блока 20 обнаружени  ошибок - 5.Схема блока 20 обнаружени  ошибок обесзначени  на обеих выходах сумматоров 63 равны истинному значению первого разр да информации, так как сумма получаетс  сложением по модулю 2 тех разр дов, какие участвуют в формировании избыточных разр дов, содержащих информацию о первом разр де. Так, например, первьй разр д попадает на сумматоры формировани  37 и 38-го избыточных разр дов (фиг.З) блока 18 кодировани . Следовательно, на первый сумматор 63 завод тс  все разр ды, кроме первого (включа  избыточный

25

руетс  сигнал неисправности, поступающий на выход блока 20 обнаружени  ошибок.

Блок 20 обнаружени  ошибок работает следующим образом.

Если в каком-либо разр де блока 19 декодировани  на входы соответствующего мажоритарного элемента 62 30 (фиг.4) поступают разноименные значени  информации, что свидетельствует о наличии однократной или двухкратной ошибки, то эти -сигналы об зательно попадают на один или не- 37-й разр д), участвовавшие в форми- 35 сколько элементов 65 сравнени . При ровании 37-го разр да. Аналогично, этом, вследствие неравнозначности на втором сумматоре 63 завод тс  все сигналов, схема сравнени  на своем разр ды кроме первого (включа  38-й выходе формирует сигнал нулевой по- разр д), участвовавшие в формировании л рности, который проходит через эле- 38-го разр да. Исход  из услови  ис- 40 мент И 64 и поступает на выход блока

20 обнаружени  ошибок в виде сигнала ошибки нулевой пол рности.

Блок 18 кодировани , блок 19 декодировани  и блок 20 обнаружени  оши- 45 бок  вл ютс  в зависимости от ситуации объектами контрол  или эталонными устройствами. Причем, объектом контрол  может быть только один из трех

правлени  только однократных ошибок (ошибка в 1 разр де на входе декодера 19) будем полагать, что на все остальные входы 2.,.15, 37, 38 разр дов обеих сумматоров 63 поступает правильна  информаци . В этом случае на выходах обеих сумматоров правильна  информаци , соответствующа  истинному значению первого разр да. При этом указанных блоков, а два других должна два из трех входов мажоритарного 50 ны быть эталонными, прошедшими все элемента 62 поступает правильное зна- надлежащие виды контрол .

чение первого разр да. Мажоритарный элемент 62 формирует на своем выходе правильное значение, соответствующее истинному значению 1-го разр да информации , т.е. мажоритарный элемент 62 выполн ет функцию выбора сигнала по большинству значений на его входах . Аналогично выполн етс  коррек

188

ци  однократной ошибки и в других разр дах информации.

Блок 20 обнаружени  ошибок формирует окончательный признак однократных и двухкратных ошибок. Особенностью блока 20 обнаружени  ошибок  вл етс  то, что входы трехвходовых

схем 65 сравнени  подключены не ко всем разр дам блока 19 декодирова- ни , а только к 5 разр дам - к 1, 16, 27, 34 и 36. Это объ сн етс  тем, что эти разр ды блока 19 декодиро- вани  имеют информацию обо всех раз- р дах информации, поступающей на входы блока 19. Таким образом, дл  печивает обнаружение всех однократных и двухкратных ошибок. При этом формикорректирующего кода 45, 36 разр дов минимально необходима  разр дность блока 20 обнаружени  ошибок - 5.Схема блока 20 обнаружени  ошибок обес

руетс  сигнал неисправности, поступающий на выход блока 20 обнаружени  ошибок.

Блок 20 обнаружени  ошибок работает следующим образом.

Если в каком-либо разр де блока 19 декодировани  на входы соответствующего мажоритарного элемента 62 (фиг.4) поступают разноименные значени  информации, что свидетельствует о наличии однократной или двухкратной ошибки, то эти -сигналы об Элемент 21 индикации сигнализирует о наличии ошибки, зафиксированной в блоке 20 обнаружени  ошибок. Эле- 55 мент 22 задержки осуществл ет задержку сигнала относительно импульса сдвига на врем  переходных процессов в блоках 14, 15, 16, 18, 19, 20. Д- триггер 23 запоминает сигнал ошибки,

поступающий из блока 20 обнаружени  ошибок через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30. Блок 24 сброса необходим дл  приведени  Д-триггеров 23 и 26 и коммутатора 27 в исходное состо ние. Сигнал сброса формируетс  с помощью кнопки.

Элемент,25.индикации включаетс  в положение Брак, если в Д-триггер 23 записываетс  сигнал ошибки..В опытном образце элемент 25 индикации . вьшолн лс - на светодиоде.

Д триггер 26 служит дл  формировани  сигнала окончани  цикла конт- рол , который проходит через коммутатор 27 и включает элемент 28 индикации Норма.

Коммутатор 27 пропускает сигнал : выхода Д-триггера 26 или с выхода. 46-го разр да сдвигающего регистр 14 на элемент 28 индикации.

Элемент 28 индикации включаетс  в пололсение Норма в режиме отключени  ошибки от Д-триггера 26, а в

рых произошло несравнение. В опытном образце 36-разр дный блок 31 сравнени  выполн лс  на микросхемах 133ЛП5 со светодиодной индикацией

5 неисправных разр дов.

Элемент И 32 пропускает сигнал ошибки нулевой пол рности с выхода блока 31 сравнени  и с выхода Д-триггера 23 на вход останова генератора

10 5 импульсов.

В опытном образце в цел х экономии оборудовани , повышени  быстродействи  и улучшени  условий работы оператора используютс  20-разр дные

15 блоки 7 - 11. Следовательно, эталонна  информаци  на выходе 35 регистра 10 числа бьта 20-разр дной дл  объектов контрол  (блоков 18- 20), дл  корректирующего кода 45, 36 с мажо20 ритарным декодированием - 36, Поэтому выходна  информаци  с выхода 35 регистра 10 числа в опытном образце распараллеливалась на входах блоков 16, 18 и 31. Так, например, с выхорежиме с включением ошибки - от 46-го Да разр да регистра 10 числа ин- разр да сдвигающего регист,ра 14. В формаци  подаетс  на 1 и 21 разр ды

входов блоков 16, 18, 31, с выхода 2-го разр да регистра 10 числа-- на 2 и 22 разр ды входов блоков 16, 18

опытном образце элемент 25 индика- 1ЩИ выполн лс  на светодиоде.

Блок 29 отключени  ошибки необ .зсодим дл  управлени  устройством при ЗО и 31 и т,д. Веро тность пропуска ошибок при таком сокращении раз дности блоков 7-11 менее 10 , что вполне допустимо дл  контрольной аппаратуры . Принципиального ограничени  в 35 разр дности блоков 7-11 нет.

Устройство работает следующим образом .

Устройство обеспечивает формирование , тестов типа Псевдослучайный

рует признак оашбки в зависимости от, код, Сдвиговый код, Посто нный режима работы.При этом признак не- код, а также вновь введенного Теста исправОости на выходе элемента 30 бу- проверки кодирующе-декодирующих бло- дет только в случае по влени  признака ошибки на выходе блока 20 обнарупёреключении его в режим работы без внесени  искусственной ошибки или в режим с имитацией однократной ошибки . В опытном образце блок 29 выполн лс  в виде тумблера, формирующего логический О при включении ошибки и логическую 1 при отключении ошибки .

Элемент ИСКЛЮЧАКЙЦЕЕ ИЛИ 30 формиков , вход щих в состав ЗУ с обнаружением и исправлением ошибок.

жени  ошибки при отключенной ошибке в блоке 20 или в случае отсутстви  ошибки при включении ошибки в блоке 29. Таблица истинности работы элемента 30 описываетс  следующим обра- ,зом.

Блок 31 сравнени  провер ет на идентичность эталонную информацию с выхода регистра 10 числа и инфор- мацгсо с выхода блока 19 декодировани . При неравенстве эталонной и провер емой информации блок 31 сравнени  формирует сигнал неравенства и высвечивает номера разр дов, в которых произошло несравнение. В опытном образце 36-разр дный блок 31 сравнени  выполн лс  на микросхемах 133ЛП5 со светодиодной индикацией

неисправных разр дов.

Элемент И 32 пропускает сигнал ошибки нулевой пол рности с выхода блока 31 сравнени  и с выхода Д-триггера 23 на вход останова генератора

5 импульсов.

В опытном образце в цел х экономии оборудовани , повышени  быстродействи  и улучшени  условий работы оператора используютс  20-разр дные

блоки 7 - 11. Следовательно, эталонна  информаци  на выходе 35 регистра 10 числа бьта 20-разр дной дл  объектов контрол  (блоков 18- 20), дл  корректирующего кода 45, 36 с мажоритарным декодированием - 36, Поэтому выходна  информаци  с выхода 35 регистра 10 числа в опытном образце распараллеливалась на входах блоков 16, 18 и 31. Так, например, с выхоДа разр да регистра 10 числа ин- формаци  подаетс  на 1 и 21 разр ды

код, Сдвиговый код, Посто нный код, а также вновь введенного Теста проверки кодирующе-декодирующих бло-

ков, вход щих в состав ЗУ с обнаружением и исправлением ошибок.

Исходное состо ние устройства дл  задани  тестов определ етс  переключателем 49 (фиг.2) тумблеров 48 установочного регистра в блоке 7 задани  начального кода, переключателем

52, кнопкой 50 в блоке 13 управлени  и тумблером в блоке 29 отключени  ошибки.

Формирование теста типа Псевдо- случайньш код. Дл  работы в этом реиме оператор устанавливает переклю- , чатель 52 (фиг.2) в блоке 13 управлени  в положение Перем.. Положение ереключателей 49 и установочного егистра 48 в блоке 7 задани  начальиого кода может быть произвольным в зависимости от -выбранной вариации (т.е. со сдвигом начального кода или без него), а также с произвольным начальным кодом, набираемым на тум- блерах установочного регистра 48). Положение тумблера в блоке 29 отключени  ошибки безразлично, так как выходна  информаци  снимаетс  в этом режиме с выходов 35, а блоки 14-33 в работе не участвуют.

С блока 13 управлени  подаетс  сигнал на управл ющий вход коммутатора 9, разрешающий прохождение двоичного числа с выхода блока 8 суммато- ров на Д-входы регистра 10 числа. Одновременно с блока 13 управлени  поступают сигналы разрешени  на управл ющий вход элемента И 12. Дл  приведени  устройства в исходное состо  :ние в блоке 13 управлени  формируетс  сигнал сброса, который проходит через формирователь 4 импульсов и устанавливает в начальное состо ние счетчик 2 импульсов, регистр 10 чис- ла, генератор 5 тактовых импульсов и поступает на формирователь 6 импульсов , где по заднему фронту вырабатываетс  сигнал, устанавливающий в исходное состо ние блок 7 задани  началь- ного кода, в котором оператор предварительно набирает исходный код с помощью регистра 48. Исходный код с выхода блока 7 установки начального кода через блок 11 элементов И запи- сываетс  в регистр 10 числа, формиру  двоичньй код, который  вл етс  первым испытательным информационным стимулом псевдослучайного теста. Затем тактовые импульсы с генератора 5 импульсов поступают на счетный вход счетчика 2 импульсов и через элемент И 12 - на счетный вход регистра Ю числа.

Исходное число с блока 7 задани  начального кода поступает на вторые А-входы блока 8 сумматоров, на первые В-входы которого приходит двоичный код с выхода регистра 10 числа. В блоке 8 сумматоров происходит сложение исходного числа с кодом, ранее записанным в регистр 10 числа с блока 7 заданий начального кода. Например, из блока 7 задани  начального кода поступает число 00011001 (дл  примера вз то восьмиразр дное слово), которое  вл етс  первым про- ;верочным стимулом. Вторым проверочным стимулом  вл етс  результат сп сложени 

00011001

400011001 00110010..

с выхода блока 8 сумматоров двоичный код транслируетс  через коммутатор на Д-входы регистра 10 числа и при поступлении первого тактового импульса с элемента И 12 записываетс  в него. Так заканчиваетс  формирование второго информационного стимула, который с выходов 31 регистра 10 числа посылаетс  в испытуемый блок и на первый В-входы блока 8 сумматоров, где происходит сложение результирующего кода с исходным кодом, т.е.

00110010 + 00011001

01001011 ,.

При поступлении на С-вход реги- Г-тра-10 числа тактового импульса ре- зультат суммировани  записываетс  через коммутатор 9 в регистр 10 чис- jfa, образу  третий испытательный стимул теста. Аналогично получают четвертый тест

01001011 + 00011001

01100100..

Чтобы проанализировать полученные тесты, их выписывают в пор дке следовани 

00011001 00110010 01001011 01100100,

Представленные тесты не имеют упор доченной структуры, но строго детерминированы во времени, т.е. мо13129

гут быть повторены в той же последовательности , что необходимо при контроле запоминающих устройств, когда в первом цикле проверки осуществл етс  запись информации, а в следую- щем - считывание. Такие тесты нос т название псевдослучайные. Всего в предлагаемом устройстве может быть сформировано М 2 тестов, где М

информационна  емкость испытуемого блока, п 1, 2, 3...16 - разр дност счетчика 2 импульсов.

Одновременно с формированием испытательных тестов на контролируемый блок посылаютс  упор доченные тесты со счетчика 2 импульсов,  вл ющиес  адресными стимулами (кодами адреса ) , по которым посыпаютс  проверочные тесты в испытуемый блок.

Упор доченные коды адреса вырабатываютс  следующим образом.

На блоке 1 установки адреса оператор задает необходимую разр дность счетчика 2 импульсов. С блока 13 управлени  через формирователь 4 импульсов поступает сигнал ца обнул ющий вход счетчика 2 импульсов, устанавлива  его в нулевое состо ние.

Код первого адресного стимула на выходах 36 устройства имеет вид 00..,00. С приходом первого тактового , импульса на счетный вход счетчика 2 импульсов мен ет на единицу сво

Исходньш код числа с блока 7 задани  начального кода по импульсу формировател  6 через блок 11 элементов И записываетс  по S-входам в регистр 10 числа. Записанный код  вл етс  первым информационным стимулом, который посылаетс  с выходов 35 ре40

состо ние, формиру  код адресного

стимула, по которому в испытуемый блок35 гистра 10 числа в испытуемый блок, в

поступает второй информационньш сти-  чейку, соответствующую поступившему .мул с выходов 35 регистра 10 числа. При достижении максимального состо ни  счетчика 2 импульсов сигнал с выхода дешифратора 3 запускает фор - мирователь А импульсов, с выхода ко- торого сигнал устанавливает регистр 10 числа и счетчик 2 импульсов в нулевое состо ние и подготавливает генератор 5 импульсов к работе в следующем такте. По заднему фронту сиг45

адресному стимулу с выхода 36 счетчика 2 импульсов.

С приходом первого тактового им- 1пульса на счетный вход регистра 10 числа код, записанный в него, сдвигаетс  на один шаг, образу  следующий )ИнформационнЕ ш стимул.

При установке блока 7 задани  начального чередующегос  кода 101010....10 на выходе регистра 10 числа формируетс  код типа Шахматный тест, который может иметь разновидность вида 1100 1100 1100

нала формировател  4 импульсов запу- сжаетс  формирователь 6 импульсов, который управл ет работой блока 7 задани  начального кода и блоком 11 элементов И.

Таким образом, с выходов счетчика 2 импульсов в испытуемый блок по- сьщаютс  тесты в виде двоичного кода

0000 0000

0000 0001

14 00 О 0010

00 О 0011

00 О

0100

11 1

1111

Указанные тесты имеют упор доченную структуру и определ ют пор док выбора адреса, по которому посылаетс  проверочный тест с выходов 35 регистра 10 числа в испытуемый блок.

Режим формировани  теста типа Сдвиговый код и разновидностей Шахматного кода. В этом режиме с блока 13 управлени  поступает сигнал на управл ющий вход коммутатора 9. При этом входы регистра 10 числа через коммутатор 9 соедин ютс  с выходами , причем выход i-ro разр да регистра 10 числа соедин етс  с Д- входом i + 1 разр да, выход последнего разр да регистра 10 числа соедин етс  с Д-входом первого разр да, образу  кольцевой сдвигающий регистр.

Исходньш код числа с блока 7 задани  начального кода по импульсу формировател  6 через блок 11 элементов И записываетс  по S-входам в регистр 10 числа. Записанный код  вл етс  первым информационным стимулом, который посылаетс  с выходов 35 регистра 10 числа в испытуемый блок, в

0

 чейку, соответствующую поступившему

5

0

5

адресному стимулу с выхода 36 счетчика 2 импульсов.

С приходом первого тактового им- 1пульса на счетный вход регистра 10 числа код, записанный в него, сдвигаетс  на один шаг, образу  следующий )ИнформационнЕ ш стимул.

При установке блока 7 задани  начального чередующегос  кода 101010....10 на выходе регистра 10 числа формируетс  код типа Шахматный тест, который может иметь разновидность вида 1100 1100 1100

и другие.

Режим формировани  теста типа Посто нный код. В этом режиме с блока 13 управлени  поступает сигнал на элемент И 12, запрещающий прохождение тактовых импульсов на С-вход регистра 10 числа. Поэтому в регистре 10 числа есть посто нна  информаци , записанна  по S-входам с блока 7 задани  на151

чального кода через блок 11 элементов И,

Дл  изменени  кода в регистре 10 числа необходимо с помощью регистра 48 в блоке 7 задани  начального ко- да установить новый код. Далее в блоке 13 управлени  формируетс  сигнал сброса, который поступает через формирователь 4 импульсов на обнул ющие входы регистра 10 числа и счетчика 2 и подготавливает генератор 5 к работе , через первый формирователь 6 импульсов записывает исходный код в блоке 7 задани  начального кода, с выхода которого новый код поступает на входы, блока 11 элементов И. С приходом сигнала с выхода первого формировател  6 импульсов на управл ющий вход блока 11 элементов И код переписываетс  по входам в регистр 10 чис- ла. Далее в процессе контролировани  испытуемого блока код с выхода регистра 10 числа не мен етс .

Адресные стимулы с выходов 36 счечика 2 импульсов и информационные стимулы с выходов 35 регистра 10 числа могут подаватьс  на выход испытуемого объекта через преобразователи дл  трансформации двоичного параллельного кода в любой другой код в зависимости от типа контролируемого блока и его адресной организации, что не  вл етс  принципиальным дл  предлагаемого устройства.

Режим формировани  теста дл  про- верки кодирующе-декодирующих блоков вход щих в состав ЗУ с обнаружением и исправлением однократных ошибок. К кодирующе-декодирующим блокам относ тс  кодеры, декодеры и обнаружи- тели ошибок. Предлагаетс  провер ть кодирующе-декоднрующие блоки путем эталонного замещени . Это означает, что в прибор контрол  ввод тс  эталонные блоки (блок кодировани ,блок декодировани  и.блок обнаружени  ошибок), полностью исправлены и прошедшие все надлежащие виды контрол . При необходимости проверить, отрегулировать и сдать готовую продукцию (блок кодировани , блок декодировани  или блок обнаружени  ошибок) соответствующий эталонный блок изымаетс  из прибора контрол , а на его место вставл етс  провер емьй аналогичный блок. В данном случае проверке и регулировке может быть подвергнут один из трех блоков

O 5 0

5 0

5 0 5 0

5

1816 .

блок кодировани , блок декодировани  или блок обнаружени  ошибок (эти блоки вз ты как пример дл  ЗУ с обнаружением и исправлением однократных ошибок).

Проверка работоспособности блока кодировани . Дл  этого из устройства извлекаетс  эталонный блок 18 кодировани , а на его место вставл етс  провер емый блок кодировани . В блоке 7 задани  начального кода оператор устанавливает регистром 48 (фиг.2) исходный код 00...01 и включает тумблер 49. В блоке 1 установки адреса все тумблеры ста- навливаютс  в нейтральное положение, обеспечивающее работу всех разр дов счетчика 2 импульсов в счетном режиме . В блоке 13 управлени  задаетс  режим работы переключателем 52, соответствующий тесту Псевдослучайный код. Дл  этого переключатель 52 устанавливают в положение Перем.. Прибор контрол , куда входит предлагаемое устройство дл  задани  тестов,- имеет два режима работы - Запись и Считывание. В режиме Запись на вход V сдвигающего регистра 14 поступает сигнал Логической 1. Этот сигнал разрешает произвести запись исходной информации , поступающей на Д-входы сдвигающего регистра 14. Исходна  информаци  в виде кода 00...01 будет записана с поступлением импульса с второго выхода генератора 5 импульсо,в.

При переходе прибора контрол  из режима записи в режим считывани  потенциал на выходе 43 мен етс  с единичного на нулевой. При этом сдвигающий регистр 14 переходит из режима записи в режШ Г сдвига. Единица, записанна  в 1-й разр д сдвигающего регистра 14, сдвигаетс  во 2-й р)азр д с поступлением отрицательного перепада фронта на вход С1 с выхода последнего разр да регистра 10 числа.

Проверка блока 18 кодировани  осуществл етс  в два этапа. На первом этапе провер етс  блок кодировани  без внесени  искусственной ошибки в блок 19 декодировани . Дл  этого в блоке 29 отключени  ошибки тумблер устанавливают в положение Отключено . Нулевой потенциал с выхода элемента НЕ 38 поступает на один из входов блока 15 элементов И. В этом случае сигнал Бегуща  1 со сдвигозого регистра 14 не проходит через блок

15элементов И. На выходах блока 15 элементов И нулевые потенциалы, поступающие на один из входов блоков

16и 34 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ., которые при этом пропускают сигналы, поступающие с выходов 35 регистра 10 числа и с выходов 42 блока 18 кодировани  в пр мом коде на входы блока 19 декодировани .

Если ошибок в провер емом кодере 18 нет, то на первой группе выходов блока 19 декодировани  информаци  будет точно така  же, как и на выходах 35. В этом случае, блок 31 сравнени  дает заключение о равенстве эталонной информации на выходах 35 и на выходах блока 19 декодировани . Это означает , что в провер емом блоке 18 ко- дировани  нет ошибок кратностью 2 и более.

Если информаци  на обеих группах входов блока 31 сравнени  неодинакова , -то даетс  заключение о наличии ошибок кратностью 2 и более в блоке

18кодировани . В этом случае блок

19декодировани  не в состо нии скорректировать многократную ошибку и неверна  информаци  проходит на

выходы блока декодировани  декодера. В результате прибор контрол  производит останов дл  вы снени  характера ршибки. Положительный результат сравнени  информации не свидетельствует о полной исправности провер емого блока 18 кодировани , так как в случае наличи  в нем однократной ошибки блок 19 декодировани  скорректирует эту ошибку и неисправность будет замаскирована блоком 19 декодировани , 40 элемент 21 индикации ошибки и постуДл  вы влени  однократной ошибки переход т к второму этапу проверки. Дл  этого необходимо включить тумблер в блоке 29 отключени  ошибки.При этом сигналы с выходов сдвигающего регистра 14 Бегуща  1 будет проходить через блок 15 элементов И и на входы блоков ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 34. При этом тот разр д блоков ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 34, на который поступила в данный момент времени 1 с сдвигающего регистра 14, будет п-ропускать информацию в инверсном /виде, т.е. искажать истинное значепает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30„ на первьй вход которого подаетс  потенциал с выхода блока 29 отключени  ошибки. При этом воз45 можны два варианта. В первом случае, когда искусственна  ошибка не вводилась на входы блока 19 декодировани , с выхода блока 29 отключени  ошибки на первый вход ИСКЛЮЧАЮЩЕЕ

50 ИЛИ 30 поступает логическа 

этом, если в блоке 20 обнаружени  ошибки не было зафиксировано ошибок,- то на обеих входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 будут единичные сигналы, ние информации, что означает внесение 55 что обуславливает на его выходе нуле- искусственной ошибки в каждый разр д вой потенциал, который записываетс  информации, поступающей на входы бло- в Д-триггера 23 с приходом импульса, ка 19 декодировани . В этом случае, поступившего с второго выхода генераесли в блоке 18 кодировани  была однократна  ошибка, поступивша  на один из входов блока 19 декодировани , то к ней добавл етс  друга 

ошибка. При попадании этих двух ошибок в один разр д внутри блока 19 декодировани  (это об зательно происходит , так как ошибка вноситс  последовательно в каждый разр д информации , поступающей на входы блока 19 декодировани ) данный разр д блока декодировани  нескорректирует ошибку, котора  поступила из блока 18 кодировани , так как корректируетс  только однократна  ошибка, т.е. ошибка, наход ща с  в провер емом блоке 18 кодировани  будет вы влена (демаскирована ) эталонным блоком 19 декодировани  с помощью искусственно

внесенной второй ошибки. Если же в провер емом кодере блоке 18 кодирова:- ни  ошибок не было, то внесенна  искусственна  ошибка, поступа  последовательно -на каждый из входов блока

19 декодировани , будет скорректирована в каждом из разр дов блока 19. В этом случае на выходах блока декодировани  будет правильна  информаци . Таким образом, ошибки кратностью 2 и более вы вл ютс  без внесени  искусственной однократной ошибки , а однократные - только при внесении искусственным путем второй однократной ошибки.

При наличии ошибок на входах бло- ка 19 декодировани  (или внутри блока 19) блок 20 обнаружени  ошибок фиксирует на своем выходе сигнал нулевой пол рности,которьш включает

пает на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30„ на первьй вход которого подаетс  потенциал с выхода блока 29 отключени  ошибки. При этом возможны два варианта. В первом случае, когда искусственна  ошибка не вводилась на входы блока 19 декодировани , с выхода блока 29 отключени  ошибки на первый вход ИСКЛЮЧАЮЩЕЕ

ИЛИ 30 поступает логическа 

тора 5 импульсов через элемент 22 задержки на синхровход Д-триггера 23, В этом случае на инверсном выходе Д-триггера 23 будет записана 1, котора  подаетс  на элемент 25 индика- ции, который в этом случае остаетс  выключенным, и на первый вход элемента И 32, Этот сигнал не останавливает работу генератора 5 импульсов , так как ошибка не вводилась и поэтому не была обнаружена.

Если при отключенной ошибке в блоке 29 отключени  ошибок блок 20 обнаружени  ошибок зафиксирует неисправность , то на первом входе элемента ИСЮПОЧАЮЩЕЕ ИЛИ 30 будет нулевой потенциал, а на втором по-прежнему ёдиничньй. В этом случае в Д-триггер 23 записываетс  1, т.е. на инверскоторый вклюном на выходе будет , чает элемент 25 индикации( высвечиваетс  табло Брак , и нулевой потенциал через элемент И 32 останавливает работу генератора 5 импульсов.Это свидетельствует о наличии ошибок в провер емом блоке 18 кодировани .

Второй вариант работы - когда в блоке 29 отключени  ошибок в1Й1ючена ошибка, В этом случае, если ошибок в провер емом блоке 18 кодировани  нет, то блок 31 сравнени  зафиксирует равенство сигналов на его обеих входах. Поэтому останова генератора 5 через элемент И 32 не будет.

На выходе блока 20 обнаружени  ошибок будет О, свидетельствуюший об обнаружении искусственно введенной ошибки. В этом случае на обеих входах элемента ИСКЛЮЧАЩЕЕ ИЛИ 30 будут сигналы О, в Д-триггер 23 записываетс  О, на инверсном выходе Д-триггера 23 будет, 1, свидетельствующа  о правильном обнаружении введенной ошибки. Потенциал 1 не включает элемент 25 индикации и не останавливает через элемент И 32 работу генератора 5 импульсов.

Если же в провер емом блоке 18 кодировани  есть ошибка, то блок 19 декодировани  не исправл ет ошибки, так как ошибок 2 (одна ввieдeннa  и одна естественна  в блоке 18 кодировани ) . В этом случае блок 31 сравнени  фиксирует неравенство, на его выходе будет О, который проходит через элемент И 32 и останавливает работу генератора 5. При этом в Д- триггер 23 записываетс  О, элемент

25 индикации не включаетс , т.е. ошибка была и она обнаружена. Таким образом, останов генератора 5 происходит от блока 31 сравнени  в случае наличи  ошибок в информации на выходах блока 19 декодировани  (декодер не корректирует ошибок), а останов от триггера 23 будет при обнаружении ошибок блоком 20 при усло|вии , что ошибка в блоке 29 не вклю- |чалась, а также в случае обнаружени  ошибок в блоке ,20 при включенной ошибке в блоке 29, что свидетельствует о неисправности в блоке 20 обнаружени  ошибок.

Аналогично осуществл етс  проверка блока 19 декодировани  и блока 20 обнаружени  ошибок при замещении соответствующего эталонного блока провер емым . При этом признаком исправности блока 18 кодировани  и блока 19 декодировани   вл етс  равенство кодов на входах блока 31 сравнени , а признаком исправности блока 20 обнаружени  ошибок - потенциал О на выходе элемента ИСКЛЮ ГАЮЩЕЕ ИЛИ 30 при включении и отключении ошибок в блоке 29 отключени  ошибки.

В случае отсутстви  ошибок в контролируемых блоках 18 - 20 заключение об исправности этих блоков даетс  при включении элемента 28 индикации , в котором зажигаетс  табло Норма. При этом возможны два варианта включени  элемента 28 индикации .

В первом случае, когда ошибка в блоке 29 отключена коммутатор 27 пропускает сигнал с инверсного выхода

Д-триггера 26 на элемен г 28 индикации . В исходном положении Д-тригге- ры 23 и 26 установлены в положение 1 с помощью кнопки в блоке 24 сброса . Д-триггер 26 переключаетс  в положение О с приходом поло :ительно- го перепада фронта на синхровход С, который поступает с выхода последнего разр да регистра 10 числа, что свидетельствует об окончании полного цикла проверки испытуемого блока. Во втором случае, когда ошибка в блоке 29 включена, коммутатор 27 запоминает и пропускает сигнал с выхода последнего разр да сдвигающего

регистра 14 на вход элемента 28 индикации . При этом табло Норма включаетс  после того, как признак ошибки пройдет по всем разр дам сдвигаю

щего регистра 1А, т.е. ошибка поочередно будет введена в каждый из раз р дов блока 19 декодировани .

В случае останова генератора 5 импульсов нулевым потенциалом с выхода элемента И 32 в блоке 17 индикации высвечиваетс  номер разр да (один из 45 дл  корректирующего кода 45, 36), в который внесена искусственна  ошибка . Одновременно в блоке 31 сравнени  индицируетс  номер разр да, в котором произошло несравнение эталонной и считанной из блока 19 декодировани  информации. По результатам индикации блока 17 и блока 31 сравнени  с помощью порождающей матрицы корректирующего кода 45, 36 с мажоритарным декодированием производитс  диагностика неисправности объекта контрол  (блока 18 кодировани , блока 19 декодировани  или блока 20 обнаружени  ошибок).

Claims (1)

1. Формула изобретени 

   Устройство дл  задани  тестов по азт.св. № 1038926, отличающеес  тем, что, с цел1зЮ расширени  области применени  устройства, введены сдвигающий регистр, второй блок элементов И, два блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок индикации, блок кодировани , блок декодировани , ,блок обнаружени  ошибок, три элемен- ,та индикации, элемент задержки, два

   10

   J5

   да регистра чисел, и с С-входом первого Д-триггера, подключенного Д-входом к шине Логический ноль, а инверсным выходом -к второму входу второго коммутатора, св занного выходом с входом первог о элемента индикации, а третьим входом - с выхо дом последнего разр да сдвигающего регистра, подключенного первым установочным вxoдo i к шине Логическа  единица, группой вторых установочных входов - к шине Логический ноль, а вторым синхровходом - к второму выходу генератора тактовых импульсов и через элемент задержки - к С-входу второго Д-триггера, соединенного S-входом с выходом блока сброса, с S-входом первого Д-тригге-- ра и с четвертым входом коммутатора , Д-входом - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а инверсным выходом - с входом второго элемента ин - дикации и с nepBbik входом второго дополнительного элемента И, подключенного выходом к второму входу ге- нерат.ора тактовых импульсов, а вто- рым входом - к выходу блока сравнени , св занного первой группой входов с первыми выходами блока декоди- ровани , а второй группой входов - с выходами регистра числа, с первой группой входов первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и входами блока кодировани , подключенного выходами

   20

   25

   f

   Д-триггера, блок сброса, коммутатор, к первой группе входов второго блоблок отключени , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок сравнени , второй дополнительный элемент И и элемент НЕ, соединенный входом с выходом блока отключени  , с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом второго коммутатора, а выходом - с первой группой входов второго блока элементов И, подключенного второй группой входов к разр дным выходам сдвигающего регистра, за исключением последнего разр да сдвигающего регистра , соединенного первым и вторым управл ющими входами соответственно с вьжодом предпоследнего разр да сдвигающего ре гистра и с управл ющим входом устройства, а первым синхро- . в ход ом - с выходом последне.го разр 40

   ка элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, св зан ного выходами с первой группой входо блока декодировани , а второй группой входов - с первой группой выходов второго блока элементов И, подключенного второй группой выходов к второй группе входов первого блока ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенного выходами - к второй группе входов

   блока декодировани , соединенного второй группой выходов с входами блока обнаружени  ошибок, подключенного выходом к входу третьего элемента индикации и второму входу эле50 мента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блока индикации св заны с первой и второй группой выходов второго блока элементов И.

   5

   да регистра чисел, и с С-входом первого Д-триггера, подключенного Д-входом к шине Логический ноль, а инверсным выходом -к второму входу второго коммутатора, св занного выходом с входом первог о элемента индикации, а третьим входом - с выходом последнего разр да сдвигающего регистра, подключенного первым установочным вxoдo i к шине Логическа  единица, группой вторых установочных входов - к шине Логический ноль, а вторым синхровходом - к второму выходу генератора тактовых импульсов и через элемент задержки - к С-входу второго Д-триггера, соединенного S-входом с выходом блока сброса, с S-входом первого Д-тригге-- ра и с четвертым входом коммутатора , Д-входом - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а инверсным выходом - с входом второго элемента ин - дикации и с nepBbik входом второго дополнительного элемента И, подключенного выходом к второму входу ге- нерат.ора тактовых импульсов, а вто- рым входом - к выходу блока сравнени , св занного первой группой входов с первыми выходами блока декоди- ровани , а второй группой входов - с выходами регистра числа, с первой группой входов первого блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и входами блока кодировани , подключенного выходами

   0

   5

   f

   40

   ка элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, св занного выходами с первой группой входо блока декодировани , а второй группой входов - с первой группой выходов второго блока элементов И, подключенного второй группой выходов к второй группе входов первого блока ИСКЛЮЧАЮЩЕЕ ИЛИ, подключенного выходами - к второй группе входов

   блока декодировани , соединенного второй группой выходов с входами блока обнаружени  ошибок, подключенного выходом к входу третьего элемента индикации и второму входу эле50 мента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блока индикации св заны с первой и второй группой выходов второго блока элементов И.

   Л

   i

   27p.1

   .1

   Составитель Н.Горбунова Редактор И.Каеарда Техред А.Кравчук Корректор г.Решетник

   779/50

   Тираж 864Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5

   Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4

   ZO

   6if

   Фи.6