SU1674133A1 - Устройство дл имитации неисправностей - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при формировании тестов дл  контрол  вычислительных средств. Цель изобретени  - расширение перечн  имитируемых дефектов. В устройство введены второй дешифратор, второй и третий элементы ИЛИ, блок искажени  сигнала, две группы элементов И, третий элемент И. Устройство обеспечивает возможность имитации коротких замыканий между двум  какими-либо шинами вычислительной системы. 1 з.п. ф-лы, 2 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при формировании тестов дл  контрол  вычислительных средств.

Цель изобретени  - расширение перечн  имитируемых неисправностей.

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - функциональна  схема блока искажени  сигналов.

Устройство (фиг.1) содержит вычислительную схему 1, контролируемый узел 2, шифратор 3, коммутатор 4, управл емые каналы 5 коммутатора 4, коммутатор 6, управл емые каналы 7 коммутатора 6, блок задани  дефекгор 8 блок искажени  сигнала 9, дешифратор 10. вход 11 вида дефекта, вход 12 позиционного кода дефекта, эле- мэн j ИЛИ 13, 14, 15, две группы элементов И 16, 7, элемент И 18 i руппу элементов Н Е 10 дешифратор 20 аь1 делени  крайней единицы

Елок искажени  сигналов 9 (фиг.2) СО- мультиплексор 21 и группу узлов искажени , состо щую из: инвертора 22,

эгемй та задержки 23, мультивибратора 24, детител  25, элемента И 26.1-26.4, элемента И ЛИ 27.

Устройство работает следующим образом .

В штатный разъем вычислительной системы 1 включаетс  устройство дл  имитации неисправностей, к входным контактам которого подключаетс  контролируемый узел 2. С входа 11 подаетс  код. задающий вид дефекта , одновременно с этим с входа 12 на коммутаторы 4 и 6 подаетс  код, определ ющий позиционный номер канала, в котором имитируетс  заданный вид дефекта. При нулевых значени х всех разр дов позиционного кода на входе 12 сигналы с выхода контролируемого узла 2, мину  устройство, поступают на вход вычислительной системы 1. Если в каком-либо разр де позиционного кода на входе 12 по вл етс  единица, то коммутаторы 4 и 6 переход т в состо ние, когда сигналы соответствующего канала с выхода узла 2 поступают на вход коммутатора 6, а вместо него на выходе коммутатора

fe

О

VI

00 СО

4 на этом же канале имитируетс  дефект или искажение сигнала.

Дл  этого код с входа 11 поступает на дешифратор 10, который определ ет вид дефекта или искажени  сигнала с помощью выходного сигнала дешифратора 10 на выходах блоков 8 или 9 формируетс  определенный сигнал, который через элемент ИЛИ 13 и соответствующий канал 5 коммутатора 4 поступает на вход вычислительной системы 1.

В случае имитации короткого замыкани  между какими-либо каналами в соответствующих двух разр дах позиционного кода на входе 12 должны присутствовать единицы. Тогда на выходы коммутатора 6 поступают сигналы соответствующих двух каналов, а два соответствующих канала 5 коммутатора 4 переключаютс  с этих шин на выход элемента ИЛИ 13.

Имитаци  короткого замыкани  между двум  шинами производитс  следующим образом.

Позиционный код, сформированный на входе 12, поступает на коммутаторы 4, б и в шифратор 3.

На выходе шифратора 3 формируетс  код с единицей в самом старшем разр де, котора  определ ет одну из двух замыкаемых шин. Это приводит к подаче на первый вход элемента И 18 логической величины. Номер другой шины выдел етс  группой элементов И 17 и-элементом ИЛИ 15. Группа элементов И 17 стробиретс  сигнтлом с выхода дешифратора 10.

Ф о рмула изобретени 

Claims (2)

1. Устройство дл  имитации неисправностей , содержащее дешифратор, блок задани  дефектов и первый коммутатор, причем группа адресных входов первого коммутатора  вл етс  входом задани  номера канала устройства, группа выходов первого коммутатора  вл етс  группой выходов устройства, группа информационных входов дешифратора  вл етс  входом вида дефекта устройства, перва  группа выходов дешифратора соединена с группой входов блока задани  дефектов, отличающее- с   тем, что, с целью расширени  перечн 

имитируемых неисправностей, в него введены дешифратор выделени  крайней единицы , три элемента ИЛИ, две группы элементов И, элемент И, группа элементов

НЕ, блок искажени  сигнала, второй коммутатор , причем втора  группа выходов дешифратора соединена с группой входов блока искажени  сигнала, выходы блока задани  дефекта и блка искажени  сигнала

соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого соединен с информационным вхо- дом коммутатора, группа входов задани  номера канала устройства соединена с грумпой адресных входов ьторого коммутатора, с первими входами элементов И первой группы и с группой информационных входов дешифратора выделени  крайней единицы , группа выходов которого соединена с

входами элементов НЕ группы и с первыми входами элементов И второй группы, выходы которых соединены с группой входов второго элемента ИЛИ, выход которого соединен с входом блока искажени  сигналов и

с первым входом элемента И, выход которого соединен с третьим пходом первого элемента ИЛИ, группа выходов второго коммутатора соединена с вторыми входами элементоп И первой и второй групп, третьи

входы элементов И первой группы соединены с выходами элементов НЕ группы, выходы элементов И первой группы соединены с группой входов третьаго элемента ИЛИ, выход которого соединен с вторым входом элемента И, входы стробировани  элементов И первой группы соединены с выходом дешифратора , группа информационных входов устройства соединена с группами информационных входов первого и второго

коммутаторов.

2. Устройство по п.1, о т л и ч а ю щ е е- с   тем, что блок искажени  сигнала содержит мультиплексор и группу узлов искажени , группа входов блока соединена с

управл ющими входами мультиплексора, информационные входы которых соединены с выходами узлов искажени , входы пуска которых соединены с входом блока, выход мультиплексора соединен с выходом

0 блока.

Фиг.1

Л/Ш

Отю Фиг. 2.

ОтМ