SU435566A1 - Устройство для контроля ферритовых матриц запоминающих устройств - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств (ЗУ).

Известно устройство дл  контрол  ферритовых матриц запоминающих устройств, содержащие блок управлени , регистр адреса, управл ющий дешифратором адреса, коммутирующим импульсы тока, вырабатываемые блоком генераторов тока с дискретно управл емой ам:плитудой, блоки считывани  и контрол . Дл  управлени  ам плитудой тока известное устройство имеет несколько блоков коммутаторов . Число блоков равно числу измен емых координатных токов (например, в ЗУ системы 2,БД это число равно двум).

Каждый коммутатор блока управл ет определенной амплитудой тока. Оператор может вручную установить любую амплитуду тока в определенных пределах с установленной дискретностью . При проверке матриц оператор устанавливает заданную амплитуду одного координатного тока и, устанавлива  заданные значени  (ми имальное и максимальное) амплитуды другого координатного тока, определ ет соответствие области хранени  информации матрицы заданной, а потом, аналогично установив заданную амплитуду второго координатного тока, измен ет амплитуду первого координатного тока. Таки-м образом, при проверке матрицы оператор вынужден вручную мен ть положение коммутаторов, устанавлива  по существу несколько заданных амплитуд токов.

Это существенно снижает скорость работы устройст1ва.

Описываемое устройство отличаетс  от известного тем, что оно содержит дополнительные дешифраторы и дополнительные коммутаторы по числу блоков коммутаторов, схему блокировки и счетчик. Вход и один из выходов последнего подключены к блоку управлени , другие выходы - к первым входам соответствующих дополнительных дешифраторов , вторые входы которых подсоединены к выходам дополнительных коммутаторов, третьи - к блоку управлени , а выходы - ко входам соответствующих блоков коммутаторов . Вход схемы блокировки соединен со входом счетчика и с одни-м из выходов блока управлени , а выход-с одним из входов блока

управлени .

Это позвол ет устанавливать необходимые амплитуды токов как вручную, так и автоматически , что существенно повышает быстродействие устройства.

Схема устройства изображена на чертеже.

Устройство содержит блок управлени  1, регистр адреса 2, дешифратор адреса 3, блок генераторов импульсов тока 4, блок контрол  5, вход 6 которого подключен к блоку считывани  7, блоки коммутаторов 8 и 9, состо щие соответственно из групп коммутаторов 10-13. Выходы 14 и 15 блоков 8 и 9 подключены ко входу 16 блока генераторов тока 4. Выходы дешифратора адреса 3 и входы блока считывани  7 подсоединены к выходным 17 и входным 18 шинам устройства соответственно , к которым подключаетс  провер ема  матрица 19. Устройство также содержит схему блокировки 20, вход которой подсоединен ко входу счетчика 21 и блоку управлени  1, а ВЫХОД - к одному из входов блока управлени  1, к другому входу которого подсоединен один из выходов счетчика. Другие выходы счетчика подсоединены к первым входам соответствующих дополнительных дешифраторов 22 и 23, вторые входы которых подключены к выходам дополнительных коммутаторов 24 и 25.

Блоки коммутаторов 8, 9 предназначены дл  управлени  амплитудой импульсов тока блока 4. Каждый блок 8 и 9 содержит группы коммутаторов, упра-вл юшие амплитудой тока одной координаты матрицы (на чертеже показаны блоки коммутаторов только дл  двух координат матрицы).

При ручном режиме контрол  матриц устройство работает следующим образом.

Блок управлени  1 по выходу, соединенному с третьими входами дополнительных дешифраторов 22, 23, выдает сигнал. По этому сигналу в зависимости от установленных заранее состо ний коммутаторов 24, 25 разрешающий потенциал подаетс  на группу коммутаторов 10 или 11 и 12 ИЛИ 13. В зависимости от установленного заранее состо ни  коммутаторов блоков 8 и 9 разрешающий потенциал передаетс  на электромагнитные устройства (реле) блока 4 (на чертеже не показано ) и устанавливает набранную амплитуду тока. При изменении состо ний коммутаторов 24, 25 разрешающий потенциал подаетс  на другую группу коммутаторов и производит соответствующее переключение реле блока 4. Кроме того, на выходе блока управлени  1, соединенного со схемой блокировки 20 и счетчиком 21, сигнал отсутствует, и они наход тс  в исходном состо нии.

При автоматическом режиме работы устройство работает следующим образом.

При переводе устройства в этот режим работы блок управлени  1 останавливает работу регистра адреса 2, устанавливает его в нулевое состо ние и по выходу, соединенному с третьими входами дешифраторов 22, 23, устанавливает их в состо ние, при котором выходы дешифраторов 22, 23 соедин ютс  с их первыми входами. При этом, поскольку триггеры счетчика 21 наход тс  в исходном состо нии , должны переключитьс  группы коммутаторов 10-13, определ ющие исходные амплитуды токов. Предположим, что при этом подключились группы коммутаторов 10 и 12. При запуске автоматического режима блок управлени  1 разрешает работу регистра адреса 2.

После полного цикла проверки ферритовой матрицы при исходном амплитуде импульсов тока блок управлени  1 выдает сигнал схеме блокировки 20 и счетчику 21. При этом запускаетс  схема блокировки 20, котора  по своему выходу, соединенному с блоком управлени  1, блокирует работу этого блока на врем , необходимое дл  изменени  состо ни  триггерного счетчика 21 и переключени  реле

блока 4. Кроме того, сигнал с блока управлени  1 измен ет состо ние счетчика 21. Это приводит к изменению сигналов на первых входах дешифраторов 22, 23 и переключению разрешающих потенциалов на их выходах.

Предположим, что изменилс  потенциал на выходе дешифратора 22 и подключились коммутаторы группы 11, что привело к переключению реле блока 4. По окончании блокирующего сигнала схемы 20 автоматически запускаетс  блок 1 и соответственно регистр адреса 2.

После второго полного цикла проверки ферритовой матрицы блок управлени  снова выдает сигнал на запуск схемы 20 и счетчика 21.

При подключении групп коммутаторов 10 и 13 устройство работает аналогично, но подключаютс  разные группы коммутаторов до тех пор, пока счетчик 21 не вернетс  в исходное состо ние. При этом по выходу счетчика 21,

соединенному с блоком 1, выдаетс  сигнал, который устанавливает блок 1 и регистр адреса 2 в исходное состо ние, в котором они остаютс  до следующего запуска или до изменени  реж1има работы.

Предмет изобретени 

Устройство дл  контрол  ферритовых матриц запоминающих устройств, содержащее регистр адреса, подключенный к одному входу дешифратора адреса, другой вход которого подсоединен к выходу блока генераторов тока , а выходы - к выходным шинам устройства , блоки коммутаторов, выходы которых соединены с входом блока генер аторов тока, блок контрол , подсоединенный к выходу блока считывани , входы которого подключены к входным шинам устройства, и блок управлени , отличающеес  тем, что, с целью увеличени  быстродействи  устройства, оно содержит дополнительные дешифраторы и дополнительные коммутаторы по числу блоков коммутаторов, схему блокировки и счетчик , вход и один из выходов которого подключены к блоку управлени , другие выходы - к первым входам соответствующих дополнительных дешифраторов, вторые входы которых подсоединены к выходам дополнительных коммутаторов, третьи - к блоку управлени , а выходы - ко входам соответствующих блоков коммутаторов; вход схемы блокировки соединен со входом счетчика и с одним из выходов блока управлени , а выход - с одним из входов блока управлени