KR980003624A - 반도체 디바이스 시험장치 - Google Patents

반도체 디바이스 시험장치 Download PDF

Info

Publication number
KR980003624A
KR980003624A KR1019970024718A KR19970024718A KR980003624A KR 980003624 A KR980003624 A KR 980003624A KR 1019970024718 A KR1019970024718 A KR 1019970024718A KR 19970024718 A KR19970024718 A KR 19970024718A KR 980003624 A KR980003624 A KR 980003624A
Authority
KR
South Korea
Prior art keywords
strobe
signal
mode
test
semiconductor device
Prior art date
Application number
KR1019970024718A
Other languages
English (en)
Other versions
KR100295702B1 (ko
Inventor
다케오 미우라
Original Assignee
오오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오오우라 히로시
Publication of KR980003624A publication Critical patent/KR980003624A/ko
Application granted granted Critical
Publication of KR100295702B1 publication Critical patent/KR100295702B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

같은 주파수의 원스트로브 펄스를 각각 발생하는 4개의 스트로브 펄스 발생기에 의하여 스트로브 발생기(7)를 구성하고, 스트로브 펄스 발생기와 동수의 4개의 논리비교회로(5-1∼5-4)를 설치하고, 또한 원스트로브 펄스의 주파수의 4배의 새로운 고속의 스트로브 신호로 레벨 비교기(2)로부터의 출력신호(V)를 얻고, 기대치 데이터 신호와 논리비교하는 모드 1과, 원스트로브 펄스의 주파수의 2배로 고속화한 새로운 2개의 스트로브 신호로 레벨 비교기(2)로부터의 출력신호(V)를 얻고 기대치 데이터 신호와 논리비교하는 모드 2와, 원스트로브 펄스의 주파수와 같은 주파수이지만 위상이 서로 상이하는 새로운 4개의 스트로브 신호로 레벨 비교기(2)로부터의 출력신호(V)를 얻어서 기대치 데이터 신호와 논리비교하는 모드 3의 어느것인가를 설정하는 모드선택회로(9)를 설치한다.

Description

반도체 디바이스 시험장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 IC 메모리 시험장치의 일실시예를 주로하여 논리비교부의 회로구성을 도시하는 블록도이다.

Claims (8)

  1. 피시험 반도체 디바이스에 소정의 패턴의 일련의 테스트 데이터 신호를 인가하고, 상기 피시험 반도체 디바이스로부터 판독된 판독 데이터 신호를 논리비교회로에 있어서 기대치 데이타 신호와 논리비교하고, 비교결과가 불일치일 때에, 그 불일치를 나타내는 훼일신호를 출력하고, 불량해석메모리에 격납하도록 구성되어있는 반도체 디바이스 시험장치에 있어서, 같은 주파수의 원스트로브 신호를 각각 발생하는 복수의 스트로브 발생기와, 각각이 하나의 원스트로브 신호에 의하여 얻는 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 기대치 데이터 신호와 논리비교하여, 불일치일 때에 훼일신호를 발생하는 상기 스트로브 발생기의 수와 동수의 복수의 논리비교회로와, 상기 복수의 스트로브 발생기와 상기 복수의 논리비교회로와의 사이에 설치되고, 상기 복수의 스트로브 발생기로부터 각각 발생되는 원스트로브 신호에 소정의 지연량을 부여하여, 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 대응하는 논리비교회로에 입력하는 타이밍을 제어하는 스트로브 제어회로와, 1 테스트 사이클을 구성하는 복수의 테스트 주기의 각각에 있어서, 원스트로브 신호의 주파수를, 스트로브 발생기의 수만큼 배중한 주파수를 갖는 새로운 스트로브 신호에 의하여, 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 대응하는 논리비교회로에 입력할 수 있는 제1테스트 모드를 선택하는 제1모드신호와, 원스트호브 신호의 주파수와 같은 주파수를 갖지만, 위상이 서로 상이하는 복수의 새로운 스트로브 신호에 의하여, 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 복수의 타이밍으로 대응하는 논리비교회로에 입력할 수 있는 제2 테스트 모드를 선택하는 제2 모드신호와를 적어도 발생하는 모드선택회로, 와를 구비하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  2. 제1항에 있어서, 상기 모드선택회로는 상기 모드신호중의 선택된 하나를 상기 스트로브 제어회로에 공급하고, 이 공급된 모드신호에 따라서, 상기 스트로브 제어회로는 원스트로브 신호에 부여하는 지연량을 변화시키는 것을 특징으로 하는 반도체 디바이스 시험장치.
  3. 제1항에 있어서, 상기 모드선택회로는 상기 모드신호중의 선택된 하나를 상기 스트로브 제어회로와 상기 복수의 스트로브 발생기에 각각 공급하고, 이 공급된 모드신호에 따라, 상기 스트로브 제어회로는 원스트로브신호에 부여하는 지연량을 변화시키고 또한 상기 복수의 스트로브 발생기는 각각 원스트로브 신호의 위상을 변화시켜 출력하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  4. 제1항에 있어서, 상기 스트로브 제어회로는 상기 복수의 스트로브 발생기로부터 출력되는 원스트로브 신호에 각각 소정의 지연량을 부여하는 복수의 지연수단을 갖는 지연회로와, 상기 복수의 지연수단에 설정하는 지연량에 대응하는 지연데이터를 미리 격납한 지연 데이터 발생기와, 이 지연 데이타 발생기로부터의 지연 데이터를 선택적으로 상기 복수의 지연수단에 부여하는 복수의 게이트 수단을 갖는 게이트 회로로 구성되어 있고, 상기 지연 데이타 발생기는 상기 모드선택회로로부터 공급되는 모드신호에 따라, 대응하는 지연 데이터를 출력하고, 상기 게이트 회로는, 상기 모드선택회로로부터 공급되는 모드신호에 의하여, 소정의 게이트 수단이 이네이블되는 것을 특징으로 하는, 반도체 디바이스 시험장치.
  5. 제1항에 있어서, 상기 복수의 스트로브 발생기 및 상기 복수의 논리비교회로의 수는 4개 이상이고, 상기모드선택회로는, 1 테스트 사이클을 구성하는 다수의 테스트 주기의 각각에 있어서, 원스트로브 신호의 주파수의 4배 이상의 주파수를 갖는 새로운 스트로브 신호에 의하여, 상기 피시험 반도체 디바이스로부터의 판독데이터 신호를 대응하는 논리비교회로에 입력할 수 있는 제1테스트 모드를 선택하는 제1모드신호와, 원스트로브 신호의 주파수의 2배 이상의 주파수를 갖는 새로운 스트로브 신호에 의하여, 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 대응하는 논리비교회로에 입력할 수 있는 제2 테스트 모드를 선택하는 제2모드신호와, 원스트로브 신호의 주파수와 같은 주파수를 갖지만, 위상이 서로 상이한 4개 이상의 새로운 스트로브 신호에 의하여, 상기 피시험 반도체 디바이스로부터의 판독 데이터 신호를 4개이상의 타이밍으로 대응하는 논리비교회로에 입력할 수 있는 제3테스트 모드를 선택하는 제3 모드신호와를 적어도 발생하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  6. 제5항에 있어서, 상기 복수의 스트로브 발생기 및 상기 복수의 논리비교회로의 수는 4개이상의 짝수개이고, 이들 스트로브 발생기는, 상기 모드선택회로로부터 상기 제1 모드신호가 공급되면, 1 테스트 사이클을 구성하는 다수의 테스트 주기의 각각에 있어서, 각각의 원스트로브 신호를 T/(4+n)(T는 1 테프트 주기, n은 0을 포함하는 짝수)만큼 차례로 어긋나게 하여 출력하고, 상기 모드선택회로로부터 상기 제2모드신호가 공급되면, 1 테스트 사이클을 구성하는 다수의 테스트 주기의 각각에 있어서, 처음에 절반의 원스트로브 신호를 같은 위상으로, 다음에 나머지의 절반의 원스트로브 신호를, 처음의 절반의 원스트로브 신호의 위상보다 크지만 같은 위상으로, 동시에 이들 위상차가 최대로 T/2시간 이내로 되도록 하여 출력하고, 상기 모드선택회로로부터 상기 제3모드신호가 공급되면, 1 테스트 사이클을 구성하는 다수의 테스트 주기의 각각에 있어서, 각각의 원스트로브 신호를 같은 위상으로 출력하는, 것을 특징으로 하는 반도체 디바이스 시험장치.
  7. 제1항에 있어서, 복수의 불량해석메모리와, 상기 복수의 논리비교회로로부터 각각 출력되는 훼일신호를 선택적으로 이들 불량해석메모리에 공급하는 훼일선택회로를 더욱 포함하는 것을 특징으로 하는 반도체 디바이스 시험장치.
  8. 제7항에 있어서, 상기 훼일선택회로는, 상기 모드선택회로로부터 공급되는 모드신호에 따라, 상기 복수의 논리비교회로로부터 공급되는 훼일신호를 격납하는 불량해석메모리를 선택하는 것을 특징으로 하는 반도체 디바이스 시험장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970024718A 1996-06-14 1997-06-14 반도체디바이스시험장치 KR100295702B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15377996 1996-06-14
JP96-153779 1996-06-14

Publications (2)

Publication Number Publication Date
KR980003624A true KR980003624A (ko) 1998-03-30
KR100295702B1 KR100295702B1 (ko) 2001-08-07

Family

ID=15569962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024718A KR100295702B1 (ko) 1996-06-14 1997-06-14 반도체디바이스시험장치

Country Status (3)

Country Link
US (1) US6016565A (ko)
KR (1) KR100295702B1 (ko)
TW (1) TW343282B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558993B2 (en) 2004-11-16 2009-07-07 Samsung Electronics Co., Ltd. Test apparatus for semiconductor memory device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178532B1 (en) * 1998-06-11 2001-01-23 Micron Technology, Inc. On-chip circuit and method for testing memory devices
US6789224B2 (en) 2000-01-18 2004-09-07 Advantest Corporation Method and apparatus for testing semiconductor devices
JP4782271B2 (ja) * 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
US6859902B1 (en) * 2000-10-02 2005-02-22 Credence Systems Corporation Method and apparatus for high speed IC test interface
JP2002196054A (ja) * 2000-12-27 2002-07-10 Ando Electric Co Ltd Ｉｃ測定装置
DE10296952B4 (de) * 2001-06-13 2007-07-19 Advantest Corp. Vorrichtung und Verfahren zum Prüfen einer Halbleitervorrichtung
US6903566B2 (en) * 2001-11-09 2005-06-07 Advantest Corporation Semiconductor device tester
WO2005076021A1 (ja) * 2004-02-05 2005-08-18 Advantest Corporation 測定装置、測定方法、及び試験装置
JP4451189B2 (ja) * 2004-04-05 2010-04-14 株式会社アドバンテスト 試験装置、位相調整方法、及びメモリコントローラ
JP4354452B2 (ja) * 2005-11-18 2009-10-28 シャープ株式会社 半導体集積回路及びその検査方法
US8139697B2 (en) * 2008-01-29 2012-03-20 United Microelectronics Corp. Sampling method and data recovery circuit using the same
KR102278648B1 (ko) * 2020-02-13 2021-07-16 포스필 주식회사 피시험 디바이스를 테스트하기 위한 방법 및 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813237B2 (ja) * 1990-06-08 1998-10-22 株式会社アドバンテスト Ｉｃ試験用クロック遅延時間の設定方法
JP2937440B2 (ja) * 1990-08-21 1999-08-23 株式会社東芝 集積回路検査装置
JPH0785101B2 (ja) * 1991-03-20 1995-09-13 株式会社東芝 論理信号検査方法及び検査装置
KR0137630B1 (ko) * 1992-03-31 1998-06-15 오오우라 히로시 Ic시험장치
JP2577120Y2 (ja) * 1993-04-15 1998-07-23 株式会社アドバンテスト 過剰パルス印加の禁止回路
US5646948A (en) * 1993-09-03 1997-07-08 Advantest Corporation Apparatus for concurrently testing a plurality of semiconductor memories in parallel
JPH0778499A (ja) * 1993-09-10 1995-03-20 Advantest Corp フラッシュメモリ試験装置
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ｉｃ試験装置
JP3607325B2 (ja) * 1994-09-22 2005-01-05 株式会社アドバンテスト 半導体試験装置用比較回路
US5732047A (en) * 1995-12-12 1998-03-24 Advantest Corporation Timing comparator circuit for use in device testing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558993B2 (en) 2004-11-16 2009-07-07 Samsung Electronics Co., Ltd. Test apparatus for semiconductor memory device

Also Published As

Publication number Publication date
US6016565A (en) 2000-01-18
TW343282B (en) 1998-10-21
KR100295702B1 (ko) 2001-08-07

Similar Documents

Publication Publication Date Title
US6877123B2 (en) Scan clock circuit and method therefor
JP3636506B2 (ja) 半導体試験装置
US4101761A (en) Timing pulse generator
EP0154048A2 (en) Circuit for generating test signals for in-circuit digital testing
KR920012931A (ko) Ic 시험장치
KR980003624A (ko) 반도체 디바이스 시험장치
WO2003104828B1 (en) VARIABLY PULSE SCAN TEST CIRCUITS AND ASSOCIATED METHOD
US6998893B2 (en) Circuit and method for inducing jitter to a signal
US6128754A (en) Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program
KR980006247A (ko) 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로
KR100318226B1 (ko) 타이밍 발생기
US6049900A (en) Automatic parallel electronic component testing method and equipment
KR100514335B1 (ko) 다중 주기 발생기를 구비하는 집적 회로 테스터
US5996099A (en) Method and apparatus for automatically testing electronic components in parallel utilizing different timing signals for each electronic component
KR100356725B1 (ko) 반도체 시험 장치
KR100268532B1 (ko) 메모리시험장치
EP0098399A2 (en) Test circuitry for determining turn-on and turn-off delays of logic circuits
US6249533B1 (en) Pattern generator
US7539592B2 (en) Test apparatus and electronic device
US5086280A (en) Continuously variable pulsewidth waveform formation device employing two memories
KR100336907B1 (ko) 메모리 시험장치
KR960008340A (ko) 반도체 시험 장치
JP3502450B2 (ja) パターン発生器
KR900008788B1 (ko) 테이터 회로를 구비한 반도체 집적회로장치
US5867050A (en) Timing generator circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee