JP3607325B2

JP3607325B2 - 半導体試験装置用比較回路

Info

Publication number: JP3607325B2
Application number: JP25435694A
Authority: JP
Inventors: 雅之鈴木
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1994-09-22
Filing date: 1994-09-22
Publication date: 2005-01-05
Anticipated expiration: 2020-01-05
Also published as: JPH0894711A; US5659553A

Description

【０００１】
【産業上の利用分野】
本発明は、被測定デバイスからの出力結果をストローブ比較する半導体試験装置に関し、特にストローブタイミングの設定裕度を高めた半導体試験装置の比較回路に関する。
【０００２】
【従来の技術】
半導体試験装置では被測定デバイス（以下ＤＵＴと称す）からの出力をストローブ信号のタイミングで良否判定することが行われる。
【０００３】
図４に、半導体試験装置における比較回路の従来例をブロック図で示す。図４に示すように、先ず、ＤＵＴ１からの出力信号をレベルコンパレータ（５、６）で基準電圧とのレベル比較を行う。レベルコンパレータ５の反転入力端には、ハイレベルの比較レベル信号（ＶＯＨ）を接続し、入力信号とのレベル比較結果をＳＨとして出力する。レベルコンパレータ６の非反転入力端には、ローレベルの比較レベル信号（ＶＯＬ）を接続し、入力信号とのレベル比較結果をＳＬとして出力する。これらのレベル比較結果信号（ＳＨ、ＳＬ）はディジタル比較回路ＤＣ４に印加する。
【０００４】
タイミング発生器３は、タイミング比較を行うためのストローブ信号（ＳＴＢＨ、ＳＴＢＬ）を発生する。これらのストローブ信号（ＳＴＢＨ、ＳＴＢＬ）はディジタル比較回路ＤＣ４に印加する。タイミング発生器３内では、メモリ３１により記憶されていたタイミングデータに基づいて、これらののストローブ信号（ＳＴＢＨ、ＳＴＢＬ）は発生される。メモリ３１のアドレスアクセスは、パターン発生器２からの制御信号（ＴＳＥＴ）により行われる。
【０００５】
パターン発生器２はこの他に、サイクル毎に変化するハイレベル／ローレベルの期待値信号（ＥＸＰ）と、システムクロック（ＳＣＬＫ）を発生して、ディジタル比較回路ＤＣ４に印加する。
【０００６】
ディジタル比較回路ＤＣ４では、上記の各印加信号について、論理比較を行い比較結果（ＣＯＲ）を出力する。このとき、ストローブとシステムクロックとは位相の異なる場合があるので、インタリーブ回路でシステムクロックに乗せ変えてＳＨ、ＳＬと期待値を比較し結果を出力するのが一般的である。
【０００７】
図５に、従来のディジタル比較回路ＤＣ４の構成例を示す。図５に示すように、ハイレベル比較結果信号（ＳＨ）は、ストローブ信号（ＳＴＢＨ）により、バッファ４２でラッチ動作され、フリップフロップ４３でリタイミングされる。ローレベル比較結果信号（ＳＬ）は、ストローブ信号（ＳＴＢＬ）により、バッファ４６でラッチ動作され、フリップフロップ４７でリタイミングされる。システムクロック（ＳＣＬＫ）は試験レートにより動作しており、試験サイクル分のパルスが出力されている。期待値（ＥＸＰ）はこのシステムクロック（ＳＣＬＫ）に同期して入力されてくる。ストローブ信号（ＳＴＢＨ、ＳＴＢＬ）に同期して取り込まれるレベル比較出力信号（ＳＨ、ＳＬ）をこの期待値（ＥＸＰ）と比較するために、インターリーブ書き込み回路（４４、４８）で、システムクロックに乗せ変えを行う。
【０００８】
ここで、システムクロック（ＳＣＬＫ）は、試験サイクル分のパルスが出力されるため、ストローブ信号（ＳＴＢＨ、ＳＴＢＬ）も試験サイクル中は常に出力されている必要がある。これは、ストローブの発生パルス数が異なると、インタリーブ動作が誤動作してしまうためである。すなわち、試験中はストローブ信号は常に連続で発生していなくてはならない。
【０００９】
図６に、従来のストローブ信号のタイミングチャートを示す。ＤＵＴからの出力がＯＵＴ１、ＯＵＴ２、…、ＯＵＴ７とディジタル比較回路４に印加される。この時の期待値は図６のように、Ｈ、Ｌ、Ｈ、…、Ｚであるとする。これに対して、ハイレベル用ストローブ信号（ＳＴＢＨ）が図示のように印加され、ローレベル用ストローブ信号（ＳＴＢＬ）が図示のように印加される。上述したように、インタリーブ動作を正常に行うためには、各ストローブ（ＳＴＢＨ、ＳＴＢＬ）は常に連続で発生させておく必要がある。そのため、期待値がローレベル（Ｌ）であっても、ハイレベル用のストローブ（ＳＴＢＨ）を出力しておく必要がある。例えば、ＯＵＴ２、ＯＵＴ６の位置がこの条件に該当する。同様に、期待値がハイレベル（Ｈ）であっても、ローレベル用のストローブ（ＳＴＢＬ）を出力しておく必要がある。例えば、ＯＵＴ１、ＯＵＴ３、ＯＵＴ４の位置がこの条件に該当する。なお、図中の期待値をＺと表示している部分は、ハイインピーダンス状態を意味し、この測定のためには、ハイレベル用のストローブ（ＳＴＢＨ）と、ローレベル用のストローブ（ＳＴＢＬ）の両方を必要とする。
【００１０】
一般に、ある位置のストローブと隣接したストローブとの間隔には一定の制限があり、近接制限と呼ばれている。通常、ストローブとストローブ間（ＴＨＸ）のレートは、タイミング発生器とディジタル比較回路の最高論理動作レートと同等である。従って、試験装置の動作レートを高めていくと、ストローブの可変範囲は徐々に限定されていき、特に、試験装置の動作レートを最高動作レートに設定した場合には、サイクル毎のストローブのタイミング位置は動かすことができなくなってしまう。
【００１１】
上述のストローブの近接制限は、隣接する期待値が、例えドントケアの場合であっても、ハイ又はローの互いに他のレベルの場合であっても考慮しなくてはならない。このように、従来の半導体試験装置用比較回路においては、本来比較に使用していないストローブタイミングを考慮して、近接制限内でストローブタイミングを設定しなければならないという欠点を有していた。
【００１２】
【発明が解決しようとする課題】
この発明の目的はこれらの欠点を一掃し、ストローブ信号の発生を禁止するオープン回路を設け、ストローブタイミングの近接制限を緩和し、設定裕度を高めた半導体試験装置の比較回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
被測定デバイス１からの出力結果をストローブ比較する半導体試験装置において、ハイレベルのオープン信号（ＳＴＢＨＯ）と、ローレベルのオープン信号（ＳＴＢＬＯ）とを、パターン発生器２からの期待値（ＥＸＰ）信号をデコードして生成するデコーダ３０１を設ける。そして、当該オープン信号（ＳＴＢＨＯ）により読み出し禁止される第１インタリーブ読み出し回路とインタリーブカウンタ４０３を設ける。そして、当該オープン信号（ＳＴＢＬＯ）により読み出し禁止される第２インタリーブ読み出し回路とインタリーブカウンタ４０４を設ける。そして、当該第１インタリーブ読み出し回路とインタリーブカウンタ４０３の出力信号を１入力端に印加し、他の入力端に当該オープン信号（ＳＴＢＨＯ）を印加する第１マスクゲート４０８を設ける。そして、当該第２インタリーブ読み出し回路とインタリーブカウンタ４０４の出力信号を１入力端に印加し、他の入力端に当該オープン信号（ＳＴＢＬＯ）を印加する第２マスクゲート４０９を設けて、半導体試験装置用比較回路を構成する。
【００１４】
また、上記のデコーダとして、ハイレベルのオープン信号（ＳＴＢＨＯ）を生成するハイレベルストローブ用デコーダ部３００と、ローレベルのオープン信号（ＳＴＢＬＯ）を生成するローレベルストローブ用デコーダ部４００とを設けて、半導体試験装置用比較回路を構成しても良い。
【００１５】
また、上記デコーダ３０１の出力端に、従来のハイレベルのオープン信号（ＳＴＢＨＯ）やローレベルのオープン信号（ＳＴＢＬＯ）の出力信号か、当該デコーダ３０１の出力信号かを、モード信号３０５により選択出力するセレクタ３０３を設けて、半導体試験装置用比較回路を構成しても良い。
【００１６】
【作用】
インタリーブ読み出し回路とインタリーブカウンタ４０３のイネーブル端子には、ストローブオープン（ＳＴＢＨＯ）をフリップフロップ４０１により整時した信号を印加する。同様に、インタリーブ読み出し回路とインタリーブカウンタ４０４のイネーブル端子には、ストローブオープン（ＳＴＢＬＯ）をフリップフロップ４０２により整時した信号を印加する。これらのストローブオープン信号（ＳＴＢＨＯ、ＳＴＢＬＯ）は、パターン発生器２からの期待値信号（ＥＸＰ）をデコーダ３０１によりデコードして自動生成されたものである。このイネーブル信号により、各カウンタはオープン信号を受け取ったサイクルでは読みだし動作をホールドさせる。さらに、インタリーブ読み出し回路とインタリーブカウンタ４０３の後段にはマスクゲート４０８を設ける。そして、システムクロック（ＳＣＬＫ）に乗せ換えられたフリップフロップ４０５の出力信号によりオープンサイクルは比較動作をマスクする。その後、期待値（ＥＸＰ）により、論理比較部４１で論理比較を行い、比較結果（ＣＯＲ）を出力する。このように、ストローブが削除可能なディジタル比較動作を行う。このように、ストローブ信号が必要ない場合には、オープン信号により、ストローブ信号が削除されるので、ストローブ信号が発生しない。このため、近接制限は、時間間隔（ＴＨＹ）での値となる。従って、試験装置が例え最高動作レートであっても、余裕を持ったストローブ位置の設定が可能となる。このように、ストローブ近接制限を緩和することができる。
【００１７】
【実施例】
本発明の実施例について図面を参照して説明する。
【００１８】
図１は本発明の実施例を示す、半導体試験装置における比較回路のブロック図である。これはストローブ信号のサイクル単位での削除を可能とする回路を付加したものである。
【００１９】
図１に示すように、ハイレベルのオープン信号（ＳＴＢＨＯ）とローレベルのオープン信号（ＳＴＢＬＯ）をタイミング発生器３０から発生する。これらの両信号は、各ストローブを削除するときのデータである。
【００２０】
図２は、タイミング発生器３０内の構成例である。図２に示すように、タイミング発生器３０内に、デコーダ３０１を設ける。デコーダ３０１は、期待値（ＥＸＰ）に設定されたデータをデコードして、自動的にストローブ削除信号（ＳＴＢＨＯ、ＳＴＢＬＯ）を生成するものである。
【００２１】
一般に、もし、期待値がハイであれば、ストローブ信号（ＳＴＢＨ）の結果からのみでパス／フェイルの判定が可能である。もし、期待値がローであれば、ストローブ信号（ＳＴＢＬ）の結果からのみでパス／フェイルの判定が可能である。同様に、もし、期待値がドントケア（Ｘ）であれば、比較しないことなので、両ストローブ信号（ＳＴＢＨ、ＳＴＢＬ）は必要としない。もし、期待値が高インピーダンス状態（Ｚ）であれば、両ストローブ信号（ＳＴＢＨ、ＳＴＢＬ）共に必要である。
【００２２】
すなわち、

このようなデコード条件をタイミング発生器３０内のデコーダ３０１に回路として設ける。そして、ハイレベルストローブ用デコーダ部３００を設け、ローレベルストローブ用デコーダ部４００を設ける。上記構成により、ストローブオープンの設定が自動的に行える。
【００２３】
なお、従来のメモリ３０２からの出力信号を使用したい場合や、従来のメモリ３０２からの出力信号と本実施例によるデコーダ３０１の出力信号との論理和出力３０４等を選択したい場合には、セレクタ３０３を設けて、モード信号３０５により、各ストローブオープン信号（ＳＴＢＨＯ、ＳＴＢＬＯ）を選択出力することもできる。
【００２４】
図３に、本実施例によるディジタル比較回路ＤＣ４０の構成例を示す。図３に示すように、ディジタル比較回路では、各ストローブよりシステムクロック（ＳＣＬＫ）に乗せ換えるインタリーブの読みだし回路をハイ側とロー側で独立させて設ける。さらに、各インタリーブ読み出し回路とインタリーブカウンタ（４０３、４０４）にイネーブル端子を設ける。インタリーブ読み出し回路とインタリーブカウンタ４０３のイネーブル端子には、ストローブオープン（ＳＴＢＨＯ）をフリップフロップ４０１により整時した信号を印加する。同様に、インタリーブ読み出し回路とインタリーブカウンタ４０４のイネーブル端子には、ストローブオープン（ＳＴＢＬＯ）をフリップフロップ４０２により整時した信号を印加する。このイネーブル信号により、各カウンタはオープン信号を受け取ったサイクルでは読みだし動作をホールドさせる。
【００２５】
さらに、インタリーブ読み出し回路とインタリーブカウンタ４０３の後段にはマスクゲート４０８を設ける。そして、システムクロック（ＳＣＬＫ）に乗せ換えられた後、フリップフロップ４０５の出力信号によりオープンサイクルは比較動作をマスクする。同様に、インタリーブ読み出し回路とインタリーブカウンタ４０４の後段にはマスクゲート４０９を設ける。そして、システムクロック（ＳＣＬＫ）に乗せ換えられた後、フリップフロップ４０６の出力信号によりオープンサイクルは比較動作をマスクする。その後、期待値（ＥＸＰ）により、各マスクゲート（４０８、４０９）の出力信号を論理比較部４１で論理比較を行い、比較結果（ＣＯＲ）を出力する。このように、ストローブが削除可能なディジタル比較器を構成する。
【００２６】
図７に、本実施例によるストローブ出力のタイミングチャートを示す。ストローブ信号が必要ない場合には、オープン信号により、ストローブ信号が削除されるので、図７の点線で示す位置では、ストローブ信号が発生しない。このため、近接制限は、時間間隔（ＴＨＹ）での値となる。従って、試験装置が例え最高動作レートであっても、余裕を持ったストローブ位置の設定が可能となる。従って、ストローブ近接制限を緩和することができる。
【００２７】
以上のように、期待値ハイの時のＳＴＢＬの隣接ストローブ間の近接制限や、期待値ローの時のＳＴＢＨの隣接ストローブ間の近接制限がなくなる。また、比較しない場合もストローブが必要としないサイクルでオープンとすることにより、ディジタル比較回路としてはそのストローブに対する近接を考慮しなくて済む効果を生じる。
【００２８】
【発明の効果】
以上説明したように本発明は構成されているので、次に記載する効果を奏する。ストローブ信号の発生を禁止するオープン回路を設け、ストローブタイミングの近接制限を緩和し、設定裕度を高めた半導体試験装置の比較回路を提供することができた。
【図面の簡単な説明】
【図１】本発明の実施例を示す、半導体試験装置における比較回路のブロック図である。
【図２】タイミング発生器３０内の構成例である。
【図３】本実施例によるディジタル比較回路ＤＣ４０の構成例を示す。
【図４】半導体試験装置における比較回路の従来例をブロック図で示す。
【図５】従来のディジタル比較回路ＤＣ４の構成例を示す。
【図６】従来のストローブ信号のタイミングチャートを示す。
【図７】本実施例によるストローブ出力のタイミングチャートを示す。
【符号の説明】
１被測定デバイス
２パターン発生器
３、３０タイミング発生器
４、４０ディジタル比較回路
５、６レベル比較器
３１、３０２メモリ
４１論理比較部
４４、４８インタリーブ書き込み回路
３００、４００デコーダ部
３０１デコーダ
３０３セレクタ
４０３、４０４インタリーブ読み出し回路とインタリーブカウンタ４０８、４０９マスクゲート

Claims

被測定デバイス（１）からの出力結果をストローブ比較する半導体試験装置において、
パターン発生器（２）からの期待値（ＥＸＰ）信号がＨの時はハイレベルのオープン信号（ＳＴＢＨＯ）を出力し、Ｌの時はローレベルのオープン信号（ＳＴＢＬＯ）を出力するデコーダ（３０１）を設け、
当該オープン信号（ＳＴＢＨＯ）により読み出し禁止される第１インタリーブ読み出し回路とインタリーブカウンタ（４０３）を設け、
当該オープン信号（ＳＴＢＬＯ）により読み出し禁止される第２インタリーブ読み出し回路とインタリーブカウンタ（４０４）を設け、
当該第１インタリーブ読み出し回路とインタリーブカウンタ（４０３）の出力信号を１入力端に印加し、他の入力端に当該オープン信号（ＳＴＢＨＯ）を印加する第１マスクゲート（４０８）を設け、
当該第２インタリーブ読み出し回路とインタリーブカウンタ（４０４）の出力信号を１入力端に印加し、他の入力端に当該オープン信号（ＳＴＢＬＯ）を印加する第２マスクゲート（４０９）を設け、
たことを特徴とする半導体試験装置用比較回路。
当該デコーダは、ハイレベルのオープン信号（ＳＴＢＨＯ）を生成するハイレベルストローブ用デコーダ部（３００）と、ローレベルのオープン信号（ＳＴＢＬＯ）を生成するローレベルストローブ用デコーダ部（４００）と、
から成ることを特徴とする、請求項１記載の半導体試験装置用比較回路。
当該デコーダ（３０１）の出力端に、メモリ（３０２）の出力するオープン信号（ＳＴＢＨＯ、ＳＴＢＬＯ）か、当該デコーダ（３０１）の出力するオープン信号（ＳＴＢＨＯ、ＳＴＢＬＯ）かを、モード信号（３０５）により選択出力するセレクタ（３０３）を設け、
上記構成を特徴とする、請求項１又は２記載の半導体試験装置用比較回路。