JPH03260739A - 順序動作型論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばコンピュータのパイオスコントローラ
等に用いられる順序動作型論理回路に関する。

「従来の技術」 論理回路はフリップフロップなどの記憶回路を含む順序
動作型論理回路と、これを含まない組合せ回路とに分類
できる。

順序動作型論理回路の場合、回路の大規模化とともに内
部記憶状態の数が増大するため、検出率の高いテストパ
ターンの作成は組合せ回路の場合に比べて非常に困難に
なる。

この問題を解決する方式としてスキャン設計方式がある
。この方式は多数の論理演算状態を記憶したフリップフ
ロップ群の内部状態を外部から直接的に設定かつ観測す
るためのスキャン回路を付加することによって、あたか
もフリップフロップ群の出力点を外部入力ピンとして、
フリップフロップ群の入力点を外部出力ピンとして扱え
るようにしている。

これにより順序回路のテストの問題を組合せ回路のテス
トの問題に書き換えて解くことを可能にしている。従来
のスキャン設計方式の例を第３図と第４図に示す。

第３図はテスト用にスキャン回路ＳＣを付加した論理回
路の構成を示す。スキャン回路ＳＣは書込回路ＷＲと、
指定回路Ｒ３とによって構成される。

通常の動作ではスキャン回路ＳＣは非動作状態でシステ
ム人力１、システム出力２、組合せ回路３、フリップフ
ロップ群４、システムクロック５及びキリア信号６で構
成される論理回路として動作する。

試験時はまずクリア信号６によりフリップフロップ群４
内の全てのフリップフロップの状態をｒＯ，に初期化し
、その後「１」を設定すべきフリップフロップを指定回
路Ｒ３のスキャンアドレス７で選択し、書込回路ＷＥに
スキャンクロック８を入力することによりフリップフロ
ップ群４内の所望のフリップフロップの状態を外部から
直接設定可能としている。

またフリップフロップ群４内の各フリップフロップの状
態は指定回路Ｒ３のスキャンアドレス７で選択して読出
すことによりスキャンアウト９により観測することがで
きる。

第４図はフリップフロップ群４内の一つのフリップフロ
ップ４Ａの構成を示す。フリップフロップ群４内の各フ
リップフロップ４ＡはスキャンアドレスＸ１０とスキャ
ンアドレスＹｌｌによって選択を行うことができ、選択
されたフリップフロップにプリセット信号Ｐを与えるこ
とによりフリップフロップＦＦに「１」を書込むことが
できる。

「発明が解決しようとする課題」 従来の回路構成によればスキャン回路ＳＣを使用して設
定を行う前には必ずクリア信号６を入力する必要がある
ため、すでに設定されていて変更の必要がないフリップ
フロップも全てリセットされてしまう、そこでフリップ
フロップ群４内の全てのフリップフロップの状態を再設
定する必要が発生し、この再設定に時間が掛る欠点があ
る。

この発明の目的はこの欠点を除去するために、スキャン
回路を使用してフリップフロ・ンプ群内の各フリップフ
ロップに「０」と「１」を別々に設定できる様にし、こ
れによって全てのフリップフロップをリセットすること
なく、一部のフリップフロップの状態を変更するだけで
所望の設定状態が得られるようにしたものである。

［課題を解決するための手段」 この発明では順次入力される信号を予め設定された論理
回路の組合せに従って論理演算しで出力する論理回路の
組合せ回路と、この組合せ回路の論理状態を記憶するフ
リップフロップ群を具備した順序動作型論理回路におい
て、 フリップフロップ群内の各フリップフロップを外部端子
から直接指定する指定回路Ｒ３と、フリップフロップ群
内の各フリップフロップに「Ｏ」か「１」を任意に書込
む書込手段と、フリップフロップ群内の各フリップフロ
ップの状態を外部端子に出力する続出手段と、を設けた
構造を特徴とするものである。

この発明の構成によればフリップフロップ群内の各フリ
ップフロップに「０」か「１」を自由に書込ことかでき
る。

然もフリップフロップ群内の各フリップフロップの状態
を自由に読出すことができる。

二の結果、フリップフロップ群内の各フリップフロップ
記憶状態を外部から知ることができると共に、変更が必
要なフリップフロップだけを外部からアクセスしてその
記憶状態を書替ることができる。

従って試験を行なう場合に初期設定を短時間に済ませる
ことができ、試験を短時間に済ませることができる。

「実施例」 第１図にこの発明による順序動作型論理回路の構成を示
す。第１図において、３は論理回路の組合せ回路、４は
この論理回路の論理状態を記憶するフリップフロップ群
、ＳＣはスキャン回路を示す点は従来の技術と同しであ
る。

この発明においてはスキャン回路ＳＣを構成する書込回
路ＷＲをフリップフロップ群４内の任意のフリップフロ
ップに「０」かｒｌ、を任意に設定することができる構
成とした点を特徴とするものである。

書込回路ＷＲはこの例では二つのゲート２１２２と、一
方のゲート２１供給するスキャン・イン１２を極性反転
させるインバータ２３とによって構成した場合を示す。

二〇書込回路ＷＲの構成によればスキャン・イン１２が
［ＩＪ論理のとき、ゲート２２が開に制御される。この
結果、スキャン・クロック８はゲート２２を通じてスキ
ャンセット信号としてフリップフロップ群４に入力され
この状態で指定回路Ｒ３によって指定されているフリッ
プフロップ群４内のフリップフロップに「１」を書込む
；とができる。

スキャン・インを「０」論理に切替ると、ゲート２２は
閉に制御され、代ってゲート２１が開に制御される。従
ってこの場合にはスキャン・クロック８はゲート２１を
通じてスキャンリセット信号としてフリップフロップ群
４に供給され、この状態で指定回路Ｒ３によって指定さ
れているフリップフロップをリセットし「０」を書込む
。

第２図にフリップフロップ群４の内部に設けたフリップ
フロップ４Ａの構成を示す。この例ではセット入力端子
Ｓとリセット入力端子Ｒとを具備したＤ型フリップフロ
ップＤＦＦと、スキャンアドレスＸとスキャンアドレス
Ｙとが共に［１」に一致したとき、つまり指定回路Ｒ５
によって指定されたとき開に制御される３個のゲートＧ
＋　、Ｇｔ　。

Ｇ、と、１個のオアゲートＯＲとによって構成した場合
を示す。

ゲートＧ、はスキャンアドレスＸとスキャンアドレスＹ
が共に「ｌ」になったとき開に制御され、このとき第１
図で説明したスキャン・セット信号１４が入力されると
、このスキャン・セット信号１４がＤ型フリップフロッ
プＤＦＦのセット入力端子Ｓに与えられ、Ｄ型フリップ
フロップＤＦＦはセットされ「１」が書込まれる。

一方スキャンリセット１３が入力されると、このスキャ
ンリセット１３はゲートＧ２と、オアゲ−）ＯＲとを通
じてＤ型フリップフロップＤＦＦのリセット端子Ｒに与
えられＤ型フリップフロップＤＦＦはりセントされ「０
」が書込れる。

一方ゲートＧ１．Ｇ！、Ｇ、が開に制御されることによ
り、ゲートＧ、を通じてＤ型フリップフロップＤＦＦの
論理状態がスキャン・アウト９として出力される。従っ
て書込と同時に、その書込の結果を読出すことができ、
また任意のフリップフロップの状態を読出すことができ
る。

「発明の効果」 以上説明したようにこの発明によれば、フリップフロッ
プ群４内の任意のフリップフロップの状態を読出すこと
ができると共に、その任意のフリップフロップに「０」
又は「１」の論理を任意に選択して書込むことができる
。

従って従来のように初期設定時にフリップフロップ群４
内の全てのフリップフロップをリセットしなくても、記
憶状態を変更したいフリップフロップだけを選んで書込
を行なえばよいから、短時間に初期設定を終ることがで
きる。よって試験に要する時間を短かくすることができ
、短時間に多量の論理回路を試験することができる利点
が得られる。

また論理回路の試作時に設計ミスが発見された場合には
指定回路Ｒ５と書込回路ＷＲを介してフリップフロップ
を正しい状態に設定し直して動作確認を続行することが
容品にできる利点も得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の実施例に用いたフリップフロップの具体的な
構成の一例を示す接続図、第３図は従来の技術を説明す
るためのブロック図、第４図は従来の技術に用いたフリ
ップフロップの具体的な構成を説明するための接続図で
ある。 ３：組合せ回路、４：フリップフロップ群、ＳＣニスキ
ャン回路、ＷＲ：書込回路、Ｒ３：指定回路。

Claims (1)

【特許請求の範囲】
1. （１）Ａ、フリップフロップ群を具備し、このフリップ
   フロップ群内の各フリップフロップを記憶回路として用
   いた順序動作型論理回路において、Ｂ、上記フリップフ
   ロップ群内の各フリップフロップを外部端子から直接指
   定するための指定回路と、 Ｃ、上記フリップフロップ群内の各フリップフロップに
   「０」か「１」を任意に書込む書込回路と、 を設けたことを特徴とする順序動作型論理回路。