KR100542699B1

KR100542699B1 - 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치

Info

Publication number: KR100542699B1
Application number: KR1020000047862A
Authority: KR
Inventors: 임용태
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2000-08-18
Filing date: 2000-08-18
Publication date: 2006-01-12
Also published as: KR20020014527A

Abstract

본 발명은 1 머신 사이클에 롬 데이터를 두 번 포트로 출력하여 롬 테스트 시간을 1/2로 줄일 수 있는, 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치에 있어서, 상기 롬 덤프 모드 시 상기 마이크로컨트롤러의 명령어 중 1 머신 사이클에서 롬 데이터를 두 번 페치하는 특정 명령어의 코드로 셋팅되는 명령어 래치; 및 상기 머신 사이클의 'S2P1'과 'S5P1' 구간에서 내부 버스에 실리는 상기 롬 데이터를 롬 데이터 출력포트로 출력하도록 제어하는 라이트 제어 신호를 생성하기 위한 제어 회로부를 포함한다.

마이크로컨트롤러, 8051, 롬 테스트, 롬 덤프 모드, 머신 사이클

Description

마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치{APPARATUS FOR SUPPLYING ROM DUMP MODE IN MICROCONTROLLER}

도 1은 8051 계열의 MCU에서 12개의 발진 클럭(osc.)으로 이루어지는 머신 사이클(machine cycle)을 동작구간에 따라 구분하여 도시한 도면.

도 2a는 종래의 명령어 래치 회로도.

도 2b는 본 발명의 일실시예에 따른 명령어 래치의 회로도.

도 3a는 종래의 포트0 제어부 회로도.

도 3b는 본 발명의 일실시예에 따른 포트0 제어부의 회로도.

* 도면의 주요 부분에 대한 설명

100, 110 : 단위 래치부 101 : 부정논리합 게이트

111, 240 : 부정논리곱 게이트 102, 112 : 래치

200, 220 : 논리곱 게이트 210, 230 : 논리합 게이트

250 : 멀티플렉서

본 발명은 마이크로컨트롤러(microcontroller, 이하 MCU라 함)에 관한 것으로, 특히 8051 계열의 MCU에서 사용자의 롬 코드가 제대로 기록되었는 지를 검증하기 위한 롬 덤프 모드(Rom dump mode) 지원 장치에 관한 것이다.

잘 알려진 바와 같이, AS(Application Specific-MCU) 어플리케이션에서 사용자의 롬 코드가 실제 마스크 롬에 제대로 기록되었는 지를 테스트하는 작업은 매우 중요하다. 그러나, 롬 사이즈가 16K, 32K, 64K 등으로 계속 커져감에 따라 종래의 롬 테스트로는 지나치게 많은 테스트 시간이 요구되어 이러한 테스트 시간을 줄이는 것이 중요한 관건으로 대두되고 있다.

도 1은 8051 계열의 MCU에서 12개의 발진 클럭(osc.)으로 이루어지는 머신 사이클(machine cycle)을 동작구간에 따라 구분하여 도시한 도면으로, 종래 기술 및 본 발명에 대한 이해를 도모하고자 도시한 것이다.

종래 기술에 따른 8051 MCU의 롬 덤프 모드는 리셋 상태에서 2개의 포트(포트1, 포트2)를 통해 롬 어드레스를 입력받고, 그 다음 머신 사이클(machine cycle)에서 해당 어드레스의 롬 데이터가 포트0을 통해 출력된다. 좀더 상세히 설명하면, 포트2와 포트1을 통해 입력된 어드레스 데이터는 각각 도 1의 'S6P1' 구간 및 'S1P1' 구간에서 내부 버스에 실려 프로그램 카운터(program counter, 이하 PC라 함)에 전달된다. 이렇게 업데이트된 PC값은 그 다음 머신 사이클의 'S2P2'구간에서 롬 제어부에 의해 샘플되고, 'S3P2' 구간에서 디코딩되어 'S4P2'에 해당 번지의 롬 데이터가 출력된다. 출력된 롬 데이터는 'S5P1'에 내부 버스에 실려지고, 'S5P2' 구간에서 포트0을 통해 출력된다.

결국, 종래 기술에 따른 8051 MCU의 롬 덤프 모드는 1 머신 사이클에 하나의 롬 데이터만을 포트로 출력함으로써 전체 롬 테스트를 위한 테스트 시간이 많이 소요된다. 예로서, 32K 롬 테스트 시 '32K ×12 발진 클럭'만큼의 시간(393,216 발진 클럭)이 필요하다. 따라서, 빠른 대응을 필요로 하는 AS-MCU에서 롬 테스트 작업이 큰 부담으로 작용하게 된다. 또한, PC 인크리먼트가 동작하지 않으므로 이에 대해 따로 테스트해야 하는 문제가 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 1 머신 사이클에 롬 데이터를 두 번 포트로 출력하여 롬 테스트 시간을 1/2로 줄일 수 있는, 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명은 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치에 있어서, 상기 롬 덤프 모드 시 상기 마이크로컨트롤러의 명령어 중 1 머신 사이클에서 롬 데이터를 두 번 페치하는 특정 명령어의 코드로 셋팅되는 명령어 래치; 및 상기 머신 사이클의 'S2P1'과 'S5P1' 구간에서 내부 버스 에 실리는 상기 롬 데이터를 롬 데이터 출력포트로 출력하도록 제어하는 라이트 제어 신호를 생성하기 위한 제어 회로부를 포함하여 이루어진다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명은 8051의 명령어 중 2바이트 - 1 머신 사이클 명령어의 경우 1 머신사이클에서 롬 데이터를 두 번 페치(fetch)한다는 점을 이용하여, 8051의 롬 덤프 모드 시 특정 명령어(즉, 2바이트 - 1 머신 사이클 명령어)만을 수행하도록 하여 노말 동작에서처럼 자동으로 롬을 두 번 읽어오도록 한다. 이를 위해, 8051이 롬 덤프 모드로 들어갈 경우 명령어 래치를 '74H'로 고정되도록 한다.

여기서, '74H' 명령어는 'MOV A, #data'으로서 1 머신 사이클 명령어이며, 연산코드(operation code, 이하 Opcode라 함)와 데이터를 페치하기 위해 롬을 두 번 읽는다. 이를 위해, 도 2a에 도시된 종래의 명령어 래치와 다르게 도 2b와 같이 구성한다.

도 2b는 본 발명의 일실시예에 따른 명령어 래치의 회로도이다.

도 2b를 참조하면, 본 발명의 명령어 래치는 내부 버스로부터의 8비트 명령어(X)를 래치하기 위하여 각 비트를 2 종류의 단위 래치부(100, 110)로 입력받되, 단위 래치부(100, 110) 각각은 롬 덤프 모드임을 의미하는 모드신호(tmd)와 명령어 라이트 클럭(inst_wr)에 응답하여 명령어를 래치한다. 이때, 모드신호(tmd)는 롬 덤프 모드 시 '1'로 인에이블되는 신호이다.

구체적으로, 단위 래치부(100)는 8비트 명령어(X) 중 임의의 한 비트와 모드신호(tmd)를 입력받아 부정논리합하는 부정논리합 게이트(101) 및 명령어 라이트 클럭(inst_wr)에 응답하여 부정논리합 게이트(101)의 출력을 래치하여 출력하는 래치(102)로 구성되고, 롬 덤프 모드 시 출력이 '1'로 고정된다.

반면, 단위 래치부(110)는 8비트 명령어(X) 중 임의의 한 비트와 반전된 모드신호(tmd)를 입력받아 부정논리곱하는 부정논리곱 게이트(111) 및 명령어 라이트 클럭(inst_wr)에 응답하여 부정논리곱 게이트(111)의 출력을 래치하여 출력하는 래치(112)로 구성되고, 롬 덤프 모드 시 출력이 '0'으로 고정된다.

따라서, 앞서 설명한 바와 같이 롬 덤프 모드 시 명령어 래치의 출력을 '74H', 즉 '01110100B'로 고정하기 위하여 본 발명의 일실시예에 따른 명령어 래치는 명령어의 최상위 비트로부터 최하위 비트 순으로 '단위 래치부(110), 단위 래치부(100), 단위 래치부(100), 단위 래치부(100), 단위 래치부(110), 단위 래치부(100), 단위 래치부(110), 단위 래치부(110)'로 구성된다.

결국, 상기 도 2b에 도시된 명령어 래치를 통해 8051 MCU는 롬 덤프 모드 시 항상 '74H' 명령어를 수행하게 된다. 이때, PC는 계속 인크리먼트되므로 0번지부터 전체 롬 영역의 데이터를 차례로 읽어오게 된다.

한편, 8051의 노말 동작에서 롬 데이터가 내부 버스에 실리는 타이밍은 각각 'S2P1'과 'S5P1'인데, 본 발명의 롬 덤프 모드는 동작 타이밍이 노말 동작과 동일함으로써 읽어온 롬 데이터 역시 'S2P1'과 'S5P1'에서 내부 버스에 실린다. 따라서, 버스의 롬 데이터를 포트0으로 출력하기 위해 종래의 포트0 제어부를 수정해야 한다.

도 3b는 본 발명의 일실시예에 따른 포트0 제어부의 회로도이고, 종래와 비교하기 위하여 도 3a에는 종래의 포트0 제어부 회로를 도시하였다.

도 3b를 참조하면, 본 발명의 포트0 제어부는 롬 덤프 모드 시 엑티브되는 제어신호(V_romrd)와 머신 사이클의 'S5' 구간을 나타내는 신호 S5를 입력받아 논리곱하는 논리곱 게이트(200), 신호 S5와 머신 사이클의 'S2' 구간을 나타내는 신호 S2를 논리합하는 논리합 게이트(210), 논리합 게이트(210)의 출력과 모드신호(tmd)를 논리곱하는 논리곱 게이트(220), 2개의 논리곱 게이트(200, 220)로부터 각각 출력되는 신호를 논리합하는 논리합 게이트(230), 머신 사이클의 'P1' 구간을 나타내는 신호 P1과 논리합 게이트(230)의 출력을 부정논리곱하는 부정논리곱 게이트(240) 및 제어신호(V_romrd)와 모드신호(tmd)를 논리합한 결과값에 응답하여 포트0에 대한 라이트 인에이블 신호(P0_sfr_wr) 또는 부정논리곱 게이트(240)의 출력을 포트0에 대한 라이트 신호(P0_wr)로 출력하는 멀티플렉서(250)로 이루어진다.

여기서, 라이트 인에이블 신호(P0_sfr_wr)는 제어신호(V_romrd)가 디스에이블되었을 때 포트0에 라이트하기 위한 신호이다.

결과적으로, 롬 덤프 모드 지원을 위해 도 2b의 명령어 래치와 도 3b의 포트0 제어부의 간단한 회로 변경으로 종래에 비해 2배 빠른 롬 덤프 모드를 구현할 수 있고, 종래의 롬 덤프 모드에서 테스트할 수 없었던 PC 인크리먼트의 기능을 검증할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 8051의 롬 덤프 모드 시 특정 명령어(즉, 2바이트 - 1 머신 사이클 명령어)만을 수행하도록 하여 노말 동작에서처럼 자동으로 롬을 두 번 읽어오도록 함으로써 1 머신 사이클에 롬 데이터를 두 번 포트로 출력할 수 있어 전체 테스트 시간을 종래에 비해 1/2로 줄일 수 있는 효과가 있다.

Claims

마이크로컨트롤러에서 사용자의 롬 코드가 제대로 기록되었는 지를 검증하기 위한 롬 덤프 모드시 입력되는 롬 덤프 모드 신호에 응답하여 상기 마이크로컨트롤러의 명령어 중 1 머신 사이클에서 롬 데이터를 두 번 페치하는 특정 명령어 코드를 셋팅하는 명령어 래치; 및

상기 롬 덤프 모드시 활성화되는 제어신호와 상기 롬 덤프 모드 신호에 응답하여 상기 1 머신 사이클 구간 중 2 개의 특정 구간 내에 내부 버스에 실리는 상기 롬 데이터를 출력포트로 출력하도록 제어하는 라이트 제어신호를 생성하는 제어 회로부

를 포함하는 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치.
제 1 항에 있어서, 상기 명령어 래치는,

상기 롬 덤프 모드 신호와 명령어 라이트 클럭에 응답하여 상기 내부 버스로부터의 다수 비트 명령어를 1 비트씩 각각 래치하는 다수의 제1 및 제2 단위 래치부를 포함하되,

상기 제1 단위 래치부는,

상기 명령어 중 임의의 한 비트와 상기 롬 덤프 모드 신호를 입력받아 부정논리합하는 부정논리합 수단; 및

상기 명령어 라이트 클럭에 응답하여 상기 부정논리합 수단의 출력을 래치하여 출력하는 제1 래치를 포함하되,

상기 롬 덤프 모드시 출력이 '1'로 셋팅되고,

상기 제2 단위 래치부는,

상기 명령어 중 임의의 한 비트와 반전된 모드신호를 입력받아 부정논리곱하는 부정논리곱 수단; 및

상기 명령어 라이트 클럭에 응답하여 상기 부정논리곱 수단의 출력을 래치하여 출력하는 제2 래치를 포함하되,

상기 롬 덤프 모드 시 출력이 '0'으로 셋팅되는 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치.
제 1 항 또는 제 2 항에 있어서,

상기 특정 명령어는 '74H'인 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치.
제 3 항에 있어서,

상기 명령어 래치는 상기 특정 명령어를 '74H'로 셋팅하기 위하여 상기 특정 명령어의 최상위 비트로부터 최하위 비트 순으로 상기 제2 단위 래치부, 3개의 상기 제1 단위 래치부, 상기 제2 단위 래치부, 상기 제1 단위 래치부, 2개의 상기 제2 단위 래치부를 순차적으로 배열하는 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치.
제 1 항에 있어서, 상기 제어 회로부는,

상기 롬 덤프 모드시 액티브되는 상기 제어신호와 상기 1 머신 사이클을 구성하는 제1 내지 제6 동작구간(S1 내지 S6) 중 노말 동작에서 롬 데이터가 내부 버스에 실리는 제5 동작구간(S5)을 나타내는 제1 구간 제어 신호를 입력받아 논리곱하는 제1 논리곱 수단;

상기 제1 구간 제어 신호와 상기 1 머신 사이클 중 노말동작에서 상기 롬 데이터가 내부 버스에 실리는 제2 동작구간(S2)을 나타내는 제2 구간 제어 신호를 입력받아 논리합하는 제1 논리합 수단;

상기 제1 논리합 수단의 출력과 상기 롬 덤프 모드 신호를 입력받아 논리곱하는 제2 논리곱 수단;

상기 제1 및 제2 논리곱 수단으로부터 각각 출력되는 신호를 논리합하는 제2 논리합 수단;

상기 1 머신 사이클의 제1 구간(P1)을 나타내는 제3 구간 제어 신호와 상기 제2 논리합 수단의 출력을 입력받아 부정논리곱하는 부정논리곱 수단;

상기 제어신호와 상기 롬 덤프 모드 신호를 논리합하기 위한 제3 논리합 수단; 및

상기 제3 논리합 수단의 출력에 응답하여 상기 출력포트에 대한 라이트 인에이블 신호 또는 상기 부정논리곱 수단의 출력을 상기 출력포트에 대한 라이트 신호로 출력하는 선택 수단을 포함하되,

상기 1 머신 사이클은 상기 제1 내지 제6 동작구간(S1 내지 S6)으로 이루어지고, 상기 제1 내지 제6 동작구간(S1 내지 S6)은 각각 상기 제1 구간(P1)과 제2 구간(P2)으로 이루어지는 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치