KR100511893B1 - 칩 테스트 회로 - Google Patents

칩 테스트 회로 Download PDF

Info

Publication number
KR100511893B1
KR100511893B1 KR10-1998-0062243A KR19980062243A KR100511893B1 KR 100511893 B1 KR100511893 B1 KR 100511893B1 KR 19980062243 A KR19980062243 A KR 19980062243A KR 100511893 B1 KR100511893 B1 KR 100511893B1
Authority
KR
South Korea
Prior art keywords
test
register
value
result
circuit
Prior art date
Application number
KR10-1998-0062243A
Other languages
English (en)
Other versions
KR20000045675A (ko
Inventor
권경환
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-1998-0062243A priority Critical patent/KR100511893B1/ko
Publication of KR20000045675A publication Critical patent/KR20000045675A/ko
Application granted granted Critical
Publication of KR100511893B1 publication Critical patent/KR100511893B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 칩 테스트 회로에 관한 것으로 특히, 테스트 모드시 시스템 클럭을 기준으로 임의로 설정된 소정 시간이 경과되면 테스트 결과를 저장하도록 구현함으로써 검증 동작의 성능을 향상시킴은 물론 검증 결과의 신뢰성을 향상시키도록 함에 목적이 있다. 이러한 목적의 본 발명은 테스트 패턴을 저장하는 입력 레지스터(230)와, 레지스터 활성 신호(TOEN)에 의해 테스트 결과를 저장하는 출력 레지스터(250)와, 테스트 모드 인에이블 비트(TEN)가 액티브되면 카운터(242)가 카운트를 시작하면서 상기 입력 레지스터(230)에서의 테스트 패턴을 실행하고 상기에서의 카운트값이 레지스터(241)에 저장되어 있는 설정값과 일치하면 상기 카운터(242)가 레지스터 활성 신호(TOEN)를 발생시키는 테스트 회로(240)와, 테스트 모드가 설정되면 테스트 패턴을 상기 입력 레지스터(230)에 출력함과 동시에 상기 테스트 회로(240)로 테스트 모드 인에이블 비트(TEN)를 출력하고 상기 출력 레지스터(250)에 저장된 실행 결과값을 읽어 예측값과 비교함에 의해 상기 테스트 회로(240)의 동작 상태를 판별하는 테스트 콘트롤러(210)와, 이 테스트 콘트롤러(210)와 상기 입출력 레지스터(230)(250) 및 테스트 회로(240)간의 인터페이스를 수행하는 버스 인터페이스부(220)로 구성한다.

Description

칩 테스트 회로
본 발명은 칩 테스트에 관한 것으로 특히, 주변 기기의 동작을 검증하기 위한 칩 테스트 회로에 관한 것이다.
최근에 제작되고 있는 칩들은 공정 기술의 발달과 디자인 툴의 발전 등에 힘입어 여러 기능을 하는 블럭들이 동시에 하나의 칩안으로 내장되고 있는 추세이다.
따라서, 칩을 테스트하는데 걸리는 시간과 비용은 크게 증가하고 있는 추세이다.
그러므로, 개별 주변기기의 동작을 인터페이스하는 블럭이 없이 칩 테스트시에 이용되었던 벡터를 그대로 실장 테스트와 고장 분석에 까지 이용하므로서 칩 테스트 시간 및 비용을 절감하려는 기술들이 제시되었다.
테스트 동작은 마이크로 콘트롤러에 내장되는 주변 기기 블럭이 입력 신호의 조합에 의해서 정확한 타이밍에 원하는 신호값을 스펙에 맞게 출력하는가를 확인하는 것으로, 테스트시 어떤 입력 조합에 대해서 어느 시점에서 어떤 출력 신호값이 나오는지를 미리 알고 있다.
종래에는 마이크로 콘트롤러에서 내장된 주변 기기를 테스트하기 위해 입출력 레지스터를 이용하며, 테스트 모드가 설정되면 입력 레지스터를 통하여 원하는 패턴의 입력을 주고 그 결과를 출력 레지스터에 저장하여 그 저장된 값을 판독함에 의해 주변 기기의 동작을 검증하도록 구성된다.
즉, 종래에는 도1 의 블럭도에 도시된 바와 같이, 테스트 모드시 테스트 패턴을 저장하는 입력 레지스터(130)와, 이 입력 레지스터(130)에서의 테스트 패턴을 실행하는 테스트 회로(140)와, 이 테스트 회로(140)의 실행 결과를 저장하는 출력 레지스터(150)와, 테스트 모드가 설정되면 테스트 패턴을 상기 입력 레지스터(130)에 출력하고 상기 출력 레지스터(150)에 저장된 실행 결과값을 읽어 상기 테스트 회로(140)의 동작 상태를 판별하는 테스트 콘트롤러(110)와, 이 테스트 콘트롤러(110)와 상기 입출력 레지스터(130)(150) 및 테스트 회로(140)간의 인터페이스를 수행하는 버스 인터페이스부(120)로 구성된다.
상기 테스트 콘트롤러(110)는 테스트 모드가 설정된 경우에만 동작하여 시스템 버서의 제어권을 획득한다.
상기 입력 레지스터(130)는 정상 동작시의 신호와 테스트 모드시의 테스트 패턴을 선택하여 입력시키기 위한 멀티플렉서를 내장하여 구성된다.
상기 테스트 회로(140)는 마이크로 콘트롤러에 내장되는 주변 기기 블럭이다.
이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.
테스트 모드가 설정되면 테스트 콘트롤러(110)는 시스템 버스의 제어권을 획득하고
검증하고자 하는 블럭과 다른 블럭이 주고 받는 신호들중에서 입력 신호들을 테스트 패턴으로 하여 입력 레지스터(130)에 저장한다.
이때, 입력 레지스터(130)에 내장된 멀티플렉서는 테스트 콘트롤러(110)으로부터 버스 인터페이스부(120)을 통해 입력되는 테스트 패턴을 선택하도록 절환된 상태이다.
결국, 테스트 콘트롤러(110)는 검증하고자 하는 블럭의 모든 입력 신호를 원하는 상태의 값으로 제어할 수 있는 것이다.
이 후, 마이크로 콘트롤러에 내장된 주변 기기 블럭중 하나인 테스트 회로(140)는 입력 레지스터(130)에 저장된 테스트 패턴을 실행하고 그 실행 결과를 출력 레지스터(150)에 저장한다.
이에 따라, 테스트 콘트롤러(110)는 버스 인터페이스부(120)를 통해 출력 레지스터(150)에 저장되어 있는 실행 결과를 버스 인터페이스부(120)을 통해 읽어 판독함으로써 테스트 회로(140)의 정상 동작 상태 여부를 검증하게 된다.
즉, 종래 기술은 마이크로 프로세서를 포함하여 많는 주변 기기들을 포함하고 있는 마이크로 콘트롤러와 같은 경우 전체 칩 수준에서 개별 주변 기기들의 동작을 다른 블럭과의 신호 교환없이 단독으로 검증하는 것이다.
따라서, 상기와 같은 종래의 테스트 방법은 기본적으로 'boundary scan'을 이용한 테스트 방법과 비슷 하지만, 테스트 콘트롤러(110)를 이용하여 시스템 버스를 직접 제어할 수 있으므로 마이크로 콘트롤러에 내장된 여러 주변 기기들을 독립적으로 빠른 시간내에 검증할 수 있는 장점이 있다.
또한, 테스트 블럭의 검증시 마이크로 프로세서와의 상호 작용이 없으므로 테스트 벡터를 작성하기가 쉽고, 개별 블럭의 동작 검증에 사용되었던 테스트 벡터를 칩이 제작된 후 실장 테스트에 그대로 이용할 수 있는 장점이 있다.
그러나, 종래의 기술은입력 신호들의 조합에 의해서 주변 기기의 출력 신호의 변화가 심한 경우 예를 들어, 다이나믹 메모리 콘트롤러와 같은 주변 기기는 시스템 버스로부터 데이터 전송에 대한 요구를 받은 후 한 클럭 혹은 반 클럭동안에만 천이가 발생하므로 이 신호를 검증하는 것은 불가능하다.
이를 개선하기 위하여 테스트 모드에서만 사용되는 클럭을 정의하여 정상 동작에 사용되는 클럭과 먹싱하도록 하는 클럭 제어 방법이 제시되었다.
그러나, 이러한 방법은 클럭이 제어되므로 검증하고자 하는 블럭이 시스템 버스로부터 받아 들이는 이미 검증이 끝난 신호들은 테스트 모드의 사용 클럭에 의해 제어되어지지 않기 때문에 그 신호들을 입력 레지스터를 통해 저장하여야만 전체적으로 검증하고자 하는 블럭에 대한 완벽한 제어가 가능하여 하드웨어적으로 복잡성이 증가하게 되는 문제점이 있다.
또한, 이러한 클럭 제어 방법은 게이티드 클럭을 사용하므로 전체 시스템의 정상 동작에서 타이밍 문제를 야기시킴으로써 이를 해결하기 위해 많은 시뮬레이션과 설계 시간이 소모되는 문제점이 있다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 테스트 모드시 시스템 클럭을 기준으로 임의로 설정된 소정 시간이 경과되면 테스트 결과를 저장하도록 구현함으로써 검증 동작을 단순화함은 물론 검증 결과의 신뢰성을 향상시키도록 창안한 칩 테스트 회로를 제공함에 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 테스트 패턴을 입력 레지스터에 저장하고 출력 레지스터에 저장된 테스트 결과를 판독하여 마이크로 콘트롤러에 내장된 임의의 블럭의 동작 상태를 검증하는 방법에 있어서, 카운트 시간을 위한 임의의 설정값을 저장하기 위한 레지스터와, 테스트 모드 인에이블 비트에 의해 카운트를 시작하고 그 카운트값이 상기 레지스터에 저장된 값과 일치할 때 레지스터 활성 신호를 출력하여 상기 출력 레지스터로의 테스트 결과값의 저장 시점을 결정하는 카운터를 구비함을 특징으로 한다.
이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.
도2 는 본 발명의 실시예를 위한 회로의 블럭도로서 이에 도시한 바와 같이, 테스트 패턴을 저장하기 위한 입력 레지스터(230)와, 레지스터 활성 신호(TOEN)에 의해 테스트 결과를 저장하는 출력 레지스터(250)와, 테스트 모드 인에이블 비트(TEN)가 액티브되면 소정 시간을 카운트하면서 상기 입력 레지스터(230)에서의 테스트 패턴을 실행하고 카운트값이 미리 설정된 값이 되면 레지스터 활성 신호(TOEN)를 출력하는 테스트 회로(240)와, 테스트 모드가 설정되면 테스트 패턴을 상기 입력 레지스터(230)에 출력함과 동시에 상기 테스트 회로(240)로 테스트 모드 인에이블 비트(TEN)를 출력하고 상기 출력 레지스터(250)에 저장된 실행 결과값을 읽어 상기 테스트 회로(240)의 동작 상태를 판별하는 테스트 콘트롤러(210)와, 이 테스트 콘트롤러(210)와 상기 입출력 레지스터(230)(250) 및 테스트 회로(240)간의 인터페이스를 수행하는 버스 인터페이스부(220)로 구성한다.
상기 테스트 회로(240)는 카운트 시간을 위한 값을 미리 저장하기 위한 레지스터(241)와, 테스트 모드 인에이블 비트(TEN)에 의해 카운트를 시작하고 그 카운트값이 상기 레지스터(241)에 저장된 값과 일치할 때 레지스터 활성 신호(TOEN)를 출력하여 상기 출력 레지스터(250)로의 테스트 결과값의 저장 시점을 결정하는 카운터(242)를 구비하여 구성한다.
상기 레지스터(241)의 저장값은 임의의 설정값 특히, 시스템 클럭의 한 주기 또는 반주기동안에 해당하는 값임을 특징으로 한다.
이와같이 구성한 본 발명의 실시예에 대한 동작 및 작용 효과를 설명하면 다음과 같다.
먼저, 테스트 회로(240)에 구비된 레지스터(241)에는 카운터(242)를 제어하기 위한 값을 저장하며, 그 값은 출력 레지스터(250)에 상기 테스트 회로(240)의 검증 결과를 저장하기 위한 시점이 입력 레지스터(230)에 테스트 패턴이 입력된 후 시스템 클럭을 기준으로 몇 클럭후인가에 대한 정보이다.
즉, 출력 레지스터(250)는 테스트 모드동안 항상 검증 결과를 저장하는 것이 아니고 카운터(242)에서 활성 신호(TOEN)가 액티브될 때만 테스트 회로(240)의 검증 결과를 저장하는 것이다.
상기 레지스터(241)는 하나의 어드레스를 차지하고 있는 제어 레지스터이므로 테스트 콘트롤러(210)는 버스 인터페이스부(220)를 통해서 액세스할 수 있다.
그리고, 상기 카운터(242)는 테스트하고자 하는 벡터 패턴이 인가된 시점에서 테스트 모드 인에이블 비트(TEN)에 의해 카운트를 시작하여 그 카운트값이 레지스터(241)에 저장되어 있는 값과 같아지는 하나의 시스템 클럭동안에만 활성 신호(TOEN)를 발생시키게 된다.
이 후, 출력 레지스터(250)에 테스트 회로(240)의 검증 결과가 저장되면 카운터(242)는 카운트값을 초기값으로 환원한다.
따라서, 본 발명은 다양한 입력 신호의 조합에 따라 레지스터(241)에 저장되는 카운터(242)를 제어하기 위한 값을 변화시킴으로써 반클럭 주기로 천이하는 신호까지도 정확한 시간에 저장할 수 있어 반클럭 주기의 입력 신호에 대한 조합도 검증할 수 있다.
또한, 본 발명에서 출력 레지스터(250)는 카운터(242)에서 활성 신호(TOEN)이 인가되지 않은 상태에서는 이전의 검증 결과값을 그대로 유지하고 있으므로 테스트 콘트롤러(210)는 활성 신호(TOEN)가 입력되지 않은 상태에서는 이전의 검증 결과값을 언제라도 읽어 예측값과 비교함에 의해 테스트 회로(240)의 동작 상태를 검증할 수 있다.
상기에서 상세히 설명한 바와 같이 본 발명은 검증 결과값의 저장 시기를 미리 설정하고 활성 신호가 입력되기 전에는 이전의 검증 결과값을 그대로 유지함으로써 반클럭 주기로 천이되는 신호까지도 검증할 수 있어 테스트 성능을 향상시킴은 물론 테스트 결과의 신뢰성을 향상시킬 수 있는 효과가 있다.
특히, 본 발명은 마이크로 콘트롤러와 같이 검증이 끝난 마이크로 프로세서에 주변 기기를 내장하는 경우 각각의 주변 기기의 동작을 효율적으로 검증할 수 있다.
도 1은 종래의 칩 테스트 회로를 보인 블럭도.
도 2는 본 발명의 실시를 위한 회로의 블럭도.
* 도면의 주요부분에 대한 부호 설명 *
210 : 테스트 콘트롤러 220 : 버스 인터페이스부
230 : 입력 레지스터 240 : 테스트 회로
250 : 출력 레지스터

Claims (3)

  1. 테스트 패턴을 실행하여 그 결과값으로부터 마이크로 콘트롤러에 내장된 블럭의 동작 상태를 검증하는 회로에 있어서, 레지스터 활성 신호(TOEN)가 입력되면 검증 결과값를 저장하는 출력 레지스터와, 테스트 모드 인에이블 비트(TEN)가 액티브되면 시간을 카운트하고 그 카운트값이 미리 설정된 값과 일치하게 되면 레지스터 활성 신호(TOEN)를 출력하는 테스트 수단과, 테스트 모드가 설정되면 테스트 모드 인에이블 비트(TEN)를 상기 테스트 수단으로 출력하고 상기 출력 레지스터에 저장된 실행 결과값을 읽어 예측값과 비교함에 의해 검증 동작을 판독하는 테스트 콘트롤러를 더 포함하여 구성함을 특징으로 하는 칩 테스트 회로.
  2. 제1항에 있어서, 테스트 수단은 카운트 시간을 위한 설정값을 미리 저장하기 위한 레지스터와, 테스트 모드 인에이블 비트(TEN)에 의해 카운트를 시작하고 그 카운트값이 상기 레지스터에 저장된 설정값과 일치할 때 레지스터 활성 신호(TOEN)를 출력하는 카운터(242)를 구비하여 구성함을 특징으로 하는 칩 테스트 회로.
  3. 제2항에 있어서, 카운터 제어를 위한 값은 임의로 설정하는 값임을 특징으로 하는 칩 테스트 회로.
KR10-1998-0062243A 1998-12-30 1998-12-30 칩 테스트 회로 KR100511893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0062243A KR100511893B1 (ko) 1998-12-30 1998-12-30 칩 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0062243A KR100511893B1 (ko) 1998-12-30 1998-12-30 칩 테스트 회로

Publications (2)

Publication Number Publication Date
KR20000045675A KR20000045675A (ko) 2000-07-25
KR100511893B1 true KR100511893B1 (ko) 2005-10-26

Family

ID=19568929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0062243A KR100511893B1 (ko) 1998-12-30 1998-12-30 칩 테스트 회로

Country Status (1)

Country Link
KR (1) KR100511893B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107066637A (zh) * 2016-08-31 2017-08-18 西安飞行自动控制研究所 一种基于生产验证组件和消费验证组件的验证方法
CN117289114A (zh) * 2023-10-10 2023-12-26 苏州异格技术有限公司 一种逻辑功能测试电路及测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004454A (ko) * 1985-10-11 1987-05-09 미쓰다 가쓰시게 테스트 패턴 제너레이터
KR940004332A (ko) * 1992-08-27 1994-03-15 알. 비. 레비 회로 테스트 방법 및 지연 결함 검출장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR870004454A (ko) * 1985-10-11 1987-05-09 미쓰다 가쓰시게 테스트 패턴 제너레이터
KR940004332A (ko) * 1992-08-27 1994-03-15 알. 비. 레비 회로 테스트 방법 및 지연 결함 검출장치

Also Published As

Publication number Publication date
KR20000045675A (ko) 2000-07-25

Similar Documents

Publication Publication Date Title
JP3693721B2 (ja) フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US6523136B1 (en) Semiconductor integrated circuit device with processor
US6115763A (en) Multi-core chip providing external core access with regular operation function interface and predetermined service operation services interface comprising core interface units and masters interface unit
KR100488232B1 (ko) 집적 ｄｍａ 제어기를 이용한 집적 메모리 테스트 방법
KR101405690B1 (ko) 메모리 컨트롤러를 사용하는 로버스트한 메모리 링크 테스팅
US20080109594A1 (en) Non-volatile memory device controlled by a micro-controller
US4752928A (en) Transaction analyzer
US6553527B1 (en) Programmable array built-in self test method and controller with programmable expect generator
US6978322B2 (en) Embedded controller for real-time backup of operation states of peripheral devices
EP1632952A2 (en) A non-volatile memory device controlled by a micro-controller
KR100511893B1 (ko) 칩 테스트 회로
US6973405B1 (en) Programmable interactive verification agent
CN109101386B (zh) 一种支持ram测试的仿真器
US7716036B2 (en) Method and apparatus to use clock bursting to minimize command latency in a logic simulation hardware emulator / accelerator
US7231568B2 (en) System debugging device and system debugging method
KR100448961B1 (ko) 계산기 시스템
KR100543152B1 (ko) 마이크로프로세서 및 마이크로프로세서의 처리 방법
US20050192791A1 (en) Method for emulating an integrated circuit and semiconductor chip for practicing the method
JPH0877035A (ja) 中央処理装置及びマイクロコンピュータ
KR100542699B1 (ko) 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치
JPH05151017A (ja) マイクロコンピユータ
KR950001057B1 (ko) 마이크로 프로세서(micro processor)
JP2824853B2 (ja) パターンデータ書込み方式
KR0157914B1 (ko) 이피롬 라이터의 라이트 신호 발생 장치
JP2837615B2 (ja) テスト容易化回路を備えたマイクロコンピュータ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee