JP4564250B2 - 半導体装置のファンクションテスト方法 - Google Patents
半導体装置のファンクションテスト方法 Download PDFInfo
- Publication number
- JP4564250B2 JP4564250B2 JP2003350402A JP2003350402A JP4564250B2 JP 4564250 B2 JP4564250 B2 JP 4564250B2 JP 2003350402 A JP2003350402 A JP 2003350402A JP 2003350402 A JP2003350402 A JP 2003350402A JP 4564250 B2 JP4564250 B2 JP 4564250B2
- Authority
- JP
- Japan
- Prior art keywords
- strobe timing
- pattern
- semiconductor device
- value
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
図1は、本発明の好ましい一実施形態であるテスト装置1のブロック構成を示す。テスト装置1は、テストパターン入力部11、判定部12、ストローブタイミング設定部13、及び期待値パターン出力部14を備える。テストパターン入力部11は、所望のテストパターンを被検査半導体装置(DUT)2に入力する。入力すべきテストパターンは、実行するファンクションテスト(以下、単にテストという)毎に変化させてもよいし、常に一定のパターンを入力してもよい。例えば、実行すべきn種類のテスト毎に異なるテストパターンPn(n=1,2,・・)を順に入力することができるが、本実施例ではテストの種類n=3とする。そして、この3種類のテストをテスト1、テスト2、テスト3で表し、入力するテストパターンはP1、P2、P3で表す。期待値パターン出力部14は、DUT2が正常に動作したとき入力されたテストパターンPnに対応して出力されるべきパターンである期待値パターンEnを判定部12に出力する。判定部12は、図2に示すように、テストパターンPnの入力に応じてDUT2から出力されるパターンである出力パターンOnと期待値パターンEnとをストローブタイミング設定部13が設定する所定のタイミングであるストローブタイミングで比較し、両者が一致するか否かを判定する。ストローブタイミング設定部13は、後述のテスト処理によりストローブタイミングを設定する。即ち、本発明のテスト装置1はストローブタイミングを自動的に設定するため、手動でストローブタイミングを設定する必要はない。なお、テストの種類の総数nはn=3に限定されず、その他の自然数であってもよい。
以下、図3のフローチャートに基づきテスト処理の流れを説明する。この処理は、ある1つのDUT2について複数のテストnを行う場合を想定しており、既に行われたテストの判定内容に基づいてこれから実行するテストn+1のストローブタイミングを決定するものである。この処理は、所定の時刻に到達したとき、あるいはユーザによる指定などにより開始してもよい。
上述のように、DUT2に実行したテストn(n=1,2,・・)で出力パターンOn≠Enと判定された場合(S13で“No”)、ストローブタイミングSTBをSTBminからSTBmaxまでΔSTBずつ増分しながら(S19)、その増分したストローブタイミングSTBでテストnを実行し(S15)、このテストnでOn=Enと判定された場合(S16で“Yes”)、その時のストローブタイミングSTBを順次記憶していく(S17)。そして、記憶したストローブタイミングSTBの最大値STBpmax及び最小値STBpminが決定され(S21)、STBpmax及びSTBpminの平均値がテストnの次に行われるテストn+1のストローブタイミングに設定される(S22)。即ち、あるDUT2がテストnでOn≠Enと判定された場合、そのDUT2に対して次に実行されるテストn+1のストローブタイミングSTBが既にDUT2に行われたテストnでOn=Enと判定された際のストローブタイミングSTBの上限STBpmax及び下限STBpminに収まる範囲内(平均値)で自動的に調整されるため、手動でストローブタイミングSTBを調整する必要もなく、テストの手間が省ける。また、S13でPn=Enと判定されればストローブタイミングSTBは変化せず、異なるテスト間で同じストローブタイミングを共有することとなるため、実行するテストの種類が変わる毎にストローブタイミングを判定部12に設定するという無駄も減り、結果的にテスト時間の削減にもなる。
2:被検査半導体装置(DUT)
11:テストパターン入力部
12:判定部
13:ストローブタイミング設定部
14:期待値パターン出力部
Claims (4)
- 半導体装置にテストパターンを入力することで前記半導体装置から出力される出力パターンと期待値パターンとを所定のストローブタイミングで比較し、前記比較の結果に基づいて前記半導体装置の合否を判定することを複数の半導体装置に対して順次行う半導体装置のファンクションテスト方法であって、
一つ前の半導体装置に対するファンクションテストでその次の半導体装置のファンクションテストのストローブタイミングとして設定されたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第1判定ステップと、
前記出力パターンと前記期待値パターンとが一致しないと判定された場合、前記ストローブタイミングを変動させるべき範囲を設定する変動範囲設定ステップと、
前記範囲内で前記ストローブタイミングを変動させる変動ステップと、
前記変動させたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第2判定ステップと、
前記第2判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された場合、前記変動させたストローブタイミングの値を記憶する記憶ステップと、
前記変動ステップと前記第2判定ステップと前記記憶ステップとを前記ストローブタイミングの値が前記範囲の下限から上限まで変化するまで繰り返す繰り返しステップと、
前記記憶されたストローブタイミングの値に基づき、前記記憶されたストローブタイミングの最大値及び最小値の平均値である第1平均値を算出する算出ステップと、
前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、一つ前の半導体装置に対するファンクションテストにおける前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、の平均値である第2平均値を次の半導体装置のファンクションテストのストローブタイミングとして設定する設定ステップと、
を含む半導体装置のファンクションテスト方法。 - 前記変動範囲設定ステップは、前記ストローブタイミングを変動させるべき上限値及び下限値を指定することで前記範囲を設定する請求項1に記載の半導体装置のファンクションテスト方法。
- 前記変動ステップは、前記繰り返しステップによる繰り返し毎に前記繰り返しの数だけ所定の増分を前記下限値に加えることにより、前記ストローブタイミングを前記下限値から前記上限値まで変動させる請求項2に記載の半導体装置のファンクションテスト方法。
- 前記第1判定ステップ又は前記繰り返しステップにより繰り返された第2判定ステップのいずれかにおいて前記出力パターンと前記期待値パターンとが一致すると判定された場合は前記半導体装置はファンクションテストに合格したと判定し、前記第1判定ステップ及び前記繰り返しステップにより繰り返された第2判定ステップのいずれにおいても前記出力パターンと前記期待値パターンとが一致しないと判定された場合は前記半導体装置は前記ファンクションテストに不合格であると判定する合否判定ステップをさらに含む請求項1〜3のいずれかに記載の半導体装置のファンクションテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350402A JP4564250B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置のファンクションテスト方法 |
US10/942,017 US7206713B2 (en) | 2003-10-09 | 2004-09-16 | Method of adjusting strobe timing and function testing device for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003350402A JP4564250B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置のファンクションテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005114598A JP2005114598A (ja) | 2005-04-28 |
JP4564250B2 true JP4564250B2 (ja) | 2010-10-20 |
Family
ID=34419752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003350402A Expired - Fee Related JP4564250B2 (ja) | 2003-10-09 | 2003-10-09 | 半導体装置のファンクションテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7206713B2 (ja) |
JP (1) | JP4564250B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4714069B2 (ja) * | 2006-04-14 | 2011-06-29 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の試験方法 |
DE102020205481A1 (de) | 2020-04-30 | 2021-11-04 | Zf Friedrichshafen Ag | Verfahren, Vorrichtung, Computerprogramm und computerlesbares Medium zum Prüfen eines Produkts |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5413241A (en) * | 1977-07-01 | 1979-01-31 | Takeda Riken Ind Co Ltd | Ic tester |
JPS5913962A (ja) * | 1982-07-16 | 1984-01-24 | Nec Corp | 論理集積回路の試験装置 |
JPS61260171A (ja) * | 1985-05-15 | 1986-11-18 | Hitachi Ltd | Lsi試験方法 |
JPH01193665A (ja) * | 1988-01-28 | 1989-08-03 | Hitachi Electron Eng Co Ltd | 半導体テスター |
JPH09152464A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体集積回路装置の試験装置及び試験方法 |
JPH10300827A (ja) * | 1997-04-21 | 1998-11-13 | Ando Electric Co Ltd | Icテスタおよびicのテスト方法 |
JP2002181899A (ja) * | 2000-12-15 | 2002-06-26 | Advantest Corp | タイミング校正方法 |
JP2002196054A (ja) * | 2000-12-27 | 2002-07-10 | Ando Electric Co Ltd | Ic測定装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07244133A (ja) | 1994-03-09 | 1995-09-19 | Fuji Electric Co Ltd | 自動試験装置 |
JP3607325B2 (ja) * | 1994-09-22 | 2005-01-05 | 株式会社アドバンテスト | 半導体試験装置用比較回路 |
US5633879A (en) * | 1996-01-19 | 1997-05-27 | Texas Instruments Incorporated | Method for integrated circuit design and test |
US6532561B1 (en) * | 1999-09-25 | 2003-03-11 | Advantest Corp. | Event based semiconductor test system |
DE10064407A1 (de) * | 2000-01-07 | 2001-08-02 | Advantest Corp | Verfahren und Vorrichtung zur Verifizierung der Angemessenheit von Testmustern |
US6609077B1 (en) * | 2000-05-31 | 2003-08-19 | Teradyne, Inc. | ATE timing measurement unit and method |
JP4279489B2 (ja) * | 2001-11-08 | 2009-06-17 | 株式会社アドバンテスト | タイミング発生器、及び試験装置 |
US7194668B2 (en) * | 2003-04-11 | 2007-03-20 | Advantest Corp. | Event based test method for debugging timing related failures in integrated circuits |
-
2003
- 2003-10-09 JP JP2003350402A patent/JP4564250B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-16 US US10/942,017 patent/US7206713B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5413241A (en) * | 1977-07-01 | 1979-01-31 | Takeda Riken Ind Co Ltd | Ic tester |
JPS5913962A (ja) * | 1982-07-16 | 1984-01-24 | Nec Corp | 論理集積回路の試験装置 |
JPS61260171A (ja) * | 1985-05-15 | 1986-11-18 | Hitachi Ltd | Lsi試験方法 |
JPH01193665A (ja) * | 1988-01-28 | 1989-08-03 | Hitachi Electron Eng Co Ltd | 半導体テスター |
JPH09152464A (ja) * | 1995-11-30 | 1997-06-10 | Nec Corp | 半導体集積回路装置の試験装置及び試験方法 |
JPH10300827A (ja) * | 1997-04-21 | 1998-11-13 | Ando Electric Co Ltd | Icテスタおよびicのテスト方法 |
JP2002181899A (ja) * | 2000-12-15 | 2002-06-26 | Advantest Corp | タイミング校正方法 |
JP2002196054A (ja) * | 2000-12-27 | 2002-07-10 | Ando Electric Co Ltd | Ic測定装置 |
Also Published As
Publication number | Publication date |
---|---|
US7206713B2 (en) | 2007-04-17 |
US20050080582A1 (en) | 2005-04-14 |
JP2005114598A (ja) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102210195B (zh) | 向气体放电灯提供功率 | |
US6999591B2 (en) | Audio device characterization for accurate predictable volume control | |
US7890830B1 (en) | Test signal generating apparatus | |
JP4564250B2 (ja) | 半導体装置のファンクションテスト方法 | |
US20080248601A1 (en) | Method of fusing trimming for semiconductor device | |
CA2478243A1 (en) | Anomaly recognition | |
US7139987B2 (en) | Analog integrated circuit layout design | |
US20220276302A1 (en) | System and method for parallel testing of electronic device | |
CN109857528A (zh) | 数据迁移的速度调整方法、装置、存储介质和移动终端 | |
US7423445B2 (en) | Method and system for trimming voltage or current references | |
JP4576497B2 (ja) | 信頼水準、試験時間及び選択性に応じて装置のエラー率berを試験する方法 | |
KR101671268B1 (ko) | 시그니처 기반 네트워크 보안 장비의 프로파일링 서비스 방법 및 장치 | |
WO2017122238A1 (ja) | 流量計測装置 | |
KR20190032858A (ko) | 반도체 제조 설비의 제어 시스템 및 방법과, 이를 이용한 집적 회로의 제조 방법 및 프로세서의 제조 방법 | |
US20190163952A1 (en) | Method for operating an apparatus for tinnitus characterization and corresponding apparatus | |
JP2008242815A (ja) | 乱数発生回路用テスト回路及び乱数発生回路用テスト方法 | |
JP2000285144A (ja) | デジタル回路およびそのクロック信号調整方法 | |
US6563334B2 (en) | Insulating film method and apparatus therefor | |
CN112783705A (zh) | 一种测试方法、装置、系统、芯片和电子设备 | |
KR102162590B1 (ko) | 챔버 상태 확인 장치 및 방법 | |
KR102004810B1 (ko) | 인덕터 검사 장치 및 방법 | |
KR20160138893A (ko) | 압축된 검증 테스트 셋을 획득하는 장치 및 그것의 동작 방법 | |
CN106528899A (zh) | 用于光源-掩膜优化的图形选择方法 | |
JP2005107896A (ja) | ばらつき解析方法 | |
CN114330734A (zh) | 一种量子随机数检测方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060220 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |