JP4564250B2 - 半導体装置のファンクションテスト方法 - Google Patents

半導体装置のファンクションテスト方法 Download PDF

Info

Publication number
JP4564250B2
JP4564250B2 JP2003350402A JP2003350402A JP4564250B2 JP 4564250 B2 JP4564250 B2 JP 4564250B2 JP 2003350402 A JP2003350402 A JP 2003350402A JP 2003350402 A JP2003350402 A JP 2003350402A JP 4564250 B2 JP4564250 B2 JP 4564250B2
Authority
JP
Japan
Prior art keywords
strobe timing
pattern
semiconductor device
value
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003350402A
Other languages
English (en)
Other versions
JP2005114598A (ja
Inventor
幸司 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2003350402A priority Critical patent/JP4564250B2/ja
Priority to US10/942,017 priority patent/US7206713B2/en
Publication of JP2005114598A publication Critical patent/JP2005114598A/ja
Application granted granted Critical
Publication of JP4564250B2 publication Critical patent/JP4564250B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は半導体装置のファンクションテスト方法に関し、特に半導体装置のファンクションテストにおけるストローブタイミングの調整方法に関する。
従来、半導体装置のファンクションテストについて様々な技術が開発されている。例えば、特許文献1によると、入力信号発生装置2から被試験装置1に入力信号を供給して得られる出力信号を、合否判定手段4において設定器5からの合否判定情報と比較して被試験装置1の合否を判定する。合否の判定は、ある所定のタイミング(ストローブタイミング)における出力信号のパターンと合否判定情報のパターンとを比較し、これらの一致により行われる。パターン同士の比較を行うタイミングであるストローブタイミングは、手作業にて調整するのが通常である。
特開平7−244133号公報、段落0002〜0003、図10,11
ところが、ある半導体装置に異なる複数のファンクションテストを行う場合、上述の通りファンクションテスト毎にストローブタイミングを手作業にて設定する必要があった。また、複数の半導体装置について特性ばらつきがある場合、ある一定のストローブタイミングでファンクションテストをそれらの半導体装置毎に実行すると、ある半導体装置は合格と判定し、ある半導体装置は不合格と判定することもあり、本来適切なストローブタイミングでファンクションテストを実行すれば合格と判定すべき半導体装置を不合格と判定して歩留が低下してしまうことがある。このような問題点に鑑み、本発明は半導体装置に実行されるファンクションテストに適切なストローブタイミングを自動的に設定することを目的とする。
発明に係る半導体装置のファンクションテスト方法は、半導体装置にテストパターンを入力することで前記半導体装置から出力される出力パターンと期待値パターンとを所定のストローブタイミングで比較し、前記比較の結果に基づいて前記半導体装置の合否を判定することを複数の半導体装置に対して順次行う半導体装置のファンクションテスト方法であって、一つ前の半導体装置に対するファンクションテストでその次の半導体装置のファンクションテストのストローブタイミングとして設定されたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第1判定ステップと、前記出力パターンと前記期待値パターンとが一致しないと判定された場合、前記ストローブタイミングを変動させるべき範囲を設定する変動範囲設定ステップと、前記範囲内で前記ストローブタイミングを変動させる変動ステップと、前記変動させたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第2判定ステップと、前記第2判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された場合、前記変動させたストローブタイミングの値を記憶する記憶ステップと、前記変動ステップと前記第2判定ステップと前記記憶ステップとを前記ストローブタイミングの値が前記範囲の下限から上限まで変化するまで繰り返す繰り返しステップと、前記記憶されたストローブタイミングの値に基づき、前記記憶されたストローブタイミングの最大値及び最小値の平均値である第1平均値を算出する算出ステップと、前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、一つ前の半導体装置に対するファンクションテストにおける前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、の平均値である第2平均値を次の半導体装置のファンクションテストのストローブタイミングとして設定する設定ステップと、を含む。
この発明によると、所定のストローブタイミング(例えば任意に設定された初期値)で比較された出力パターンと期待値パターンとが一致しない場合、ストローブタイミングが設定された範囲内で変動され、その変動したストローブタイミングで出力パターンと期待値パターンとが比較され、両者が一致するか否かが判定される。即ち、所定のストローブタイミングで両者が一致しなくても即その半導体装置を不合格としないようにすることもでき、変化させたストローブタイミングでさらに両者の一致を比較し、一致すれば合格とすることもできる。この比較結果に基づいて半導体装置の合否を判定すれば、本来適切なストローブタイミングでファンクションテストを実行すれば合格と判定されるべき半導体装置が不合格と判定される可能性が低くなり、歩留の増加にもつながる。また、ストローブタイミングを変動させるべき範囲を設定することで自動的にストローブタイミングが変動するため、手動で逐一適切なストローブタイミングを調整する必要もなく、テスト時間の削減にもつながる。
この発明によると、所定のストローブタイミングで比較された出力パターンと期待値パターンとが一致しない場合、ストローブタイミングが設定された範囲内で変動され、その変動したストローブタイミングで出力パターンと期待値パターンとが比較され、両者が一致するか否かが判定される。即ち、所定のストローブタイミングで両者が一致しなくても即その半導体装置を不合格としないようにすることもでき、変化させたストローブタイミングでさらに両者の一致を比較し、一致すれば合格とすることもできる。
また、この比較結果に基づいて半導体装置の合否を判定すれば、本来適切なストローブタイミングでファンクションテストを実行すれば合格と判定されるべき半導体装置が不合格と判定される可能性が低くなり、歩留の増加にもつながる。さらに、ストローブタイミングを変動させるべき範囲を設定することで自動的にストローブタイミングが変動するため、手動で逐一適切なストローブタイミングを調整する必要もなく、テスト時間の削減にもつながる。
以下、添付した図面を参照し本発明の好ましい実施例を説明する。
(1)構成
図1は、本発明の好ましい一実施形態であるテスト装置1のブロック構成を示す。テスト装置1は、テストパターン入力部11、判定部12、ストローブタイミング設定部13、及び期待値パターン出力部14を備える。テストパターン入力部11は、所望のテストパターンを被検査半導体装置(DUT)2に入力する。入力すべきテストパターンは、実行するファンクションテスト(以下、単にテストという)毎に変化させてもよいし、常に一定のパターンを入力してもよい。例えば、実行すべきn種類のテスト毎に異なるテストパターンPn(n=1,2,・・)を順に入力することができるが、本実施例ではテストの種類n=3とする。そして、この3種類のテストをテスト1、テスト2、テスト3で表し、入力するテストパターンはP1、P2、P3で表す。期待値パターン出力部14は、DUT2が正常に動作したとき入力されたテストパターンPnに対応して出力されるべきパターンである期待値パターンEnを判定部12に出力する。判定部12は、図2に示すように、テストパターンPnの入力に応じてDUT2から出力されるパターンである出力パターンOnと期待値パターンEnとをストローブタイミング設定部13が設定する所定のタイミングであるストローブタイミングで比較し、両者が一致するか否かを判定する。ストローブタイミング設定部13は、後述のテスト処理によりストローブタイミングを設定する。即ち、本発明のテスト装置1はストローブタイミングを自動的に設定するため、手動でストローブタイミングを設定する必要はない。なお、テストの種類の総数nはn=3に限定されず、その他の自然数であってもよい。
(2)テスト処理
以下、図3のフローチャートに基づきテスト処理の流れを説明する。この処理は、ある1つのDUT2について複数のテストnを行う場合を想定しており、既に行われたテストの判定内容に基づいてこれから実行するテストn+1のストローブタイミングを決定するものである。この処理は、所定の時刻に到達したとき、あるいはユーザによる指定などにより開始してもよい。
S10では、テストの種類を表す引数nをn=1に設定する。S11では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTBをSTB=STBiに設定する。このSTBiは任意の値であってよく、例えば期待値パターンE1の周期T(図2参照)の1/10(テストパターンPnの最初の周期開始からT/10経過したタイミング毎)である。
S12では、テストパターン入力部11はテストパターンPnをDUT2に入力する。S13では、判定部12は、期待値パターンEnと出力パターンOnとを設定されたストローブタイミングSTBで比較し両者が一致するか否かを判定する。一致する場合はS23に移行し、一致しない場合はS14に移行する。
S14では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTBをSTB=STBminに設定する。このSTBminは任意の値であってよく、例えばSTBmin=0(テストパターンPnの1つの周期開始と同時のタイミング)である。
S15では、テストパターン入力部11はテストパターンPnをDUT2に入力する。S16では、判定部12は、入力されたテストパターンPnに対応する期待値パターンEnと出力パターンOnとを設定されたストローブタイミングSTBで比較し両者が一致するか否かを判定する。一致する場合はS17に移行し、一致しない場合はS18に移行する。S17では、ストローブタイミング設定部13は、現在設定しているストローブタイミングSTBを記憶部130に記憶する。
S18では、ストローブタイミング設定部13はストローブタイミングSTB<STBmaxであるか否かを判断する。このSTBmaxはSTBminより大きければ任意の値であってよく、例えば期待値パターンEnの周期Tの2倍(テストパターンPnの最初の周期開始から2T経過したタイミング毎)である。STB<STBmaxであればS19に移行し、STB≧STBmaxであればS20に移行する。S19では、ストローブタイミング設定部13は現在のストローブタイミングSTBに所定の増分ΔSTBを加えた値STB+ΔSTBを新たなストローブタイミングSTBに設定してS15に戻る。ここで、ΔSTBの値は任意に定めてもよいが、S15〜S18の処理を繰り返す最大回数を規定するように設定してもよい。例えばΔSTB=(STBmax−STBmin)/m(m=1,2,・・)とすればS15〜S18の処理が繰り返される回数はm回となる。そして、mを小さい値に設定すれば、処理の繰り返しが過大となってテスト時間が長くなるのを防ぐことができる。
S20では、ストローブタイミング設定部13は記憶部130に少なくとも1つのストローブタイミングの値が記憶されているか否かを判断する。記憶されている場合はS21に移行し、記憶されていない場合はS24に移行する。S21では、ストローブタイミング設定部13は、記憶部130に記憶されたストローブタイミングSTBの中から最大値STBpmax及び最小値STBpminを決定し、STBpmax、STBpminをそれぞれ記憶部130に記憶する。S22では、ストローブタイミング設定部13はSTBpmax及びSTBpminの平均値を新たなストローブタイミングSTBに設定する。
S23では、判定部12はDUT2のテスト合格を表す信号(パス信号)を所望の機器(プリンタ、ディスプレイ等)に出力する。S24では、判定部12はDUT2のテスト不合格を表す信号(フェイル信号)を所望の機器に出力する。
S25では、ストローブタイミング設定部13は、全ての種類のテストについてS12〜S24が実行されたか、即ちn=3となったか否かを判断する。n=3の場合はこの処理を終了し、n<3の場合はS26に移行する。S26ではnを1だけ増分してS12に戻る。
(3)本実施例に係るテスト装置の特徴
上述のように、DUT2に実行したテストn(n=1,2,・・)で出力パターンOn≠Enと判定された場合(S13で“No”)、ストローブタイミングSTBをSTBminからSTBmaxまでΔSTBずつ増分しながら(S19)、その増分したストローブタイミングSTBでテストnを実行し(S15)、このテストnでOn=Enと判定された場合(S16で“Yes”)、その時のストローブタイミングSTBを順次記憶していく(S17)。そして、記憶したストローブタイミングSTBの最大値STBpmax及び最小値STBpminが決定され(S21)、STBpmax及びSTBpminの平均値がテストnの次に行われるテストn+1のストローブタイミングに設定される(S22)。即ち、あるDUT2がテストnでOn≠Enと判定された場合、そのDUT2に対して次に実行されるテストn+1のストローブタイミングSTBが既にDUT2に行われたテストnでOn=Enと判定された際のストローブタイミングSTBの上限STBpmax及び下限STBpminに収まる範囲内(平均値)で自動的に調整されるため、手動でストローブタイミングSTBを調整する必要もなく、テストの手間が省ける。また、S13でPn=Enと判定されればストローブタイミングSTBは変化せず、異なるテスト間で同じストローブタイミングを共有することとなるため、実行するテストの種類が変わる毎にストローブタイミングを判定部12に設定するという無駄も減り、結果的にテスト時間の削減にもなる。
さらに、ストローブタイミングSTBで出力パターンOnと期待値パターンEnとが一致しなくても(S13で“No”)、DUT2は即テストnに不合格とは判定されず、変化させたストローブタイミングで両者を比較した結果On=Enとなれば(S16、S20で“Yes”)合格と判定され(S23)、ストローブタイミングを変化させても一度もOn=Enとならない場合(S20で“No”)に初めて不合格と判定される(S24)。従って、本来適切なストローブタイミングでテストを実行すれば合格と判定されるべきDUT2が不適切なストローブタイミングのために不合格と判定される可能性が低くなり、歩留の増加にもつながる。
図4は、図1のテスト装置1で実行される他のテスト処理の流れを示すフローチャートである。このテスト処理は、実施例1のテスト処理と異なり、ある1つのテストJを1又は複数のDUT2であるDUT(l)(l=1,2,・・)について実行し、そのテストの結果に応じて次にテストJを行うDUT2であるDUT(l+1)についてテストJのストローブSTB(J)のタイミング調整を行う。この処理は、所定の時刻に到達したとき、あるいはユーザによる指定などにより開始してもよい。ここでは説明の簡略のため、10個のDUT2であるDUT(1)〜DUT(10)について順にテストが実行されるものとするが、DUT2の数lはこれに限らない。
S100では、テストJを行うDUT2の順番を表す引数lをl=1に設定する。S101では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTB(J)をSTB(J)=STB(J)iに設定する。このSTB(J)iは任意の値であってよく、例えばテストJの期待値パターンE(J)の周期T(J)の1/10(後述のテストパターンP(J)の最初の周期開始からT/10経過したタイミング毎)である。
S102では、テストパターン入力部11はテストパターンP(J)をDUT(l)に入力する。S103では、判定部12は、入力されたテストパターンP(J)に対応する期待値パターンE(J)と、テストパターンP(J)の入力によりDUT(l)から出力される出力パターンO(J)とを設定されたストローブタイミングSTB(J)で比較し、期待値パターンE(J)と出力パターンO(J)とが一致するか否かを判断する。一致する場合はS113に移行し、一致しない場合はS104に移行する。
S104では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTB(J)をSTB(J)=STB(J)minに設定する。このSTB(J)minは任意の値であってよく、例えばSTB(J)min=0(テストパターンP(J)の1つの周期開始と同時のタイミング)である。
S105では、テストパターン入力部11はテストパターンP(J)をDUT2に入力する。S106では、判定部12は、入力されたテストパターンP(J)に対応する期待値パターンE(J)と出力パターンO(J)とを設定されたストローブタイミングSTB(J)で比較し両者が一致するか否かを判定する。一致すると判定された場合はS107に移行し、一致しないと判定された場合はS108に移行する。S107では、ストローブタイミング設定部13はストローブタイミング設定部13が現在設定しているストローブタイミングSTB(J)を記憶部130に記憶する。
S108では、ストローブタイミング設定部13はストローブタイミングSTB(J)<STB(J)maxであるか否かを判断する。このSTB(J)maxはSTB(J)minより大きければ任意の値であってよく、例えば期待値パターンE(J)の周期T(J)の2倍(テストパターンP(J)の最初の周期開始から2T経過したタイミング毎)である。STB(J)<STB(J)maxであればS109に移行し、STB≧STBmaxであればS110に移行する。
S109では、ストローブタイミング設定部13は現在のストローブタイミングSTB(J)に所定の増分ΔSTB(J)を加えた値STB(J)+ΔSTB(J)を新たなストローブタイミングSTB(J)に設定してS105に戻る。ここで、ΔSTB(J)の値は任意に定めてもよいが、S105〜S109の処理を繰り返す最大回数を規定するように設定してもよい。例えばΔSTB(J)=(STB(J)max−STB(J)min)/m(m=1,2,・・)とすればS105〜S109の処理が繰り返される回数はm回となる。
S110では、ストローブタイミング設定部13は記憶部130に少なくとも1つのストローブタイミングの値が記憶されているか否かを判断する。記憶されている場合はS111に移行し、記憶されていない場合はS118に移行する。
S111では、ストローブタイミング設定部13は、記憶部130に記憶されたストローブタイミングSTB(J)の中から最大値STB(J)pmax及び最小値STB(J)pminを決定し、STB(J)pmax、STB(J)pminをそれぞれ記憶部130に記憶する。S112では、ストローブタイミング設定部13はSTB(J)pmax及びSTB(J)pminの平均値を仮ストローブタイミングSTB(J,l)に設定する。この仮ストローブタイミングSTB(J,l)は後述のS116で用いられる一時変数である。一方、S113では、ストローブタイミング設定部13は現在のストローブタイミングSTB(J)をそのまま仮ストローブタイミングSTB(J,l)に設定する。
S114では、判定部12はl>1であるか否かを判断する。l=1の場合はS115に移行し、l>1の場合はS116に移行する。S115では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTB(J)を仮ストローブタイミングSTB(J,l)に設定する。S116では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTB(J)を仮ストローブタイミングSTB(J,l)と仮ストローブタイミングSTB(J,l−1)との平均値に設定する。
S117では、判定部12はDUT(l)のテスト合格を表す信号(パス信号)を所望の機器に出力する。一方、S118では、判定部12はDUT(l)のテスト不合格を表す信号(フェイル信号)を所望の機器に出力し、S119では、ストローブタイミング設定部13は判定部12に対しストローブタイミングSTB(J)をSTB(J)=STB(J)iに設定する。
S120では、ストローブタイミング設定部13は、全てのDUT2についてS102〜S119が実行されたか、即ちl=10となったか否かを判断する。l=10の場合はこの処理を終了し、l<10の場合はS121に移行する。S121ではlを1だけ増分してS102に戻る。
上述のテスト処理によると、1又は複数のDUT2であるDUT(l)(l=1,2,・・)に実行したテストJでO(J)≠E(J)と判定された場合(S103で“No”)、ストローブタイミングSTB(J)をSTB(J)minからSTB(J)maxまでΔSTB(J)ずつ増分しながら(S109)その増分したストローブタイミングSTB(J)でDUT(l)にテストJを実行する(S105)。DUT(l)がSTB(J)minからSTB(J)maxまでの間で変化したストローブタイミングSTB(J)のいずれかで実行されたテストJでO(J)=E(J)と判定された場合(S106、S110で“Yes”)、DUT(l)は合格と判定される(S117)。即ち、ストローブタイミングSTB(J)で比較した出力パターンO(J)と期待値パターンE(J)とが一致しなくても(S103で“No”)、DUT(l)は即テスト不合格とは判定されず、変化させたストローブタイミングで両者を比較した結果O(J)=E(J)となれば合格と判定され(S117)、ストローブタイミングを変化させても一度もO(J)=E(J)とならない場合(S110で“No”)に初めて不合格と判定される(S118)。従って、本来適切なストローブタイミングでファンクションテストを実行すれば合格と判定されるべきDUT(l)が不適切なストローブタイミングのために不合格と判定される可能性が低くなり、歩留の増加にもつながる。
また、出力パターンO(J)と期待値パターンE(J)とが一致したと判定された際のストローブタイミングあるいはそれらの平均値である仮ストローブタイミングSTB(J,l−1)及びSTB(J,l)の平均値が、DUT(l+1)に行うテストJのストローブタイミングSTB(J)に設定される。即ち、DUT(l−1)、DUT(l)間の特性ばらつきにより、出力パターンO(J)と期待値パターンE(J)とが一致するストローブタイミングがDUT(l−1)、DUT(l)間でずれていても、このずれの範囲に収まる平均値(STB(J,l−1)+STB(J,l))/2を新たなストローブタイミングとしてテストJをDUT(l+1)に実行することができ、半導体装置DUT(l+1)にさらに特性ばらつきがあってもO(J)=E(J)となる可能性が増し、これも歩留の増加につながる。
本発明に係るテスト装置1のブロック構成。 期待値パターン、出力パターン、ストローブタイミング及び判定結果の一例。 実施例1に係るテスト処理の流れを示すフローチャート。 実施例2に係るテスト処理の流れを示すフローチャート。
符号の説明
1:テスト装置
2:被検査半導体装置(DUT)
11:テストパターン入力部
12:判定部
13:ストローブタイミング設定部
14:期待値パターン出力部

Claims (4)

  1. 半導体装置にテストパターンを入力することで前記半導体装置から出力される出力パターンと期待値パターンとを所定のストローブタイミングで比較し、前記比較の結果に基づいて前記半導体装置の合否を判定することを複数の半導体装置に対して順次行う半導体装置のファンクションテスト方法であって、
    一つ前の半導体装置に対するファンクションテストでその次の半導体装置のファンクションテストのストローブタイミングとして設定されたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第1判定ステップと、
    前記出力パターンと前記期待値パターンとが一致しないと判定された場合、前記ストローブタイミングを変動させるべき範囲を設定する変動範囲設定ステップと、
    前記範囲内で前記ストローブタイミングを変動させる変動ステップと、
    前記変動させたストローブタイミングで前記その次の半導体装置の前記出力パターンと前記期待値パターンとを比較し、前記出力パターンと前記期待値パターンとが一致するか否かを判定する第2判定ステップと、
    前記第2判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された場合、前記変動させたストローブタイミングの値を記憶する記憶ステップと、
    前記変動ステップと前記第2判定ステップと前記記憶ステップとを前記ストローブタイミングの値が前記範囲の下限から上限まで変化するまで繰り返す繰り返しステップと、
    前記記憶されたストローブタイミングの値に基づき、前記記憶されたストローブタイミングの最大値及び最小値の平均値である第1平均値を算出する算出ステップと、
    前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、一つ前の半導体装置に対するファンクションテストにおける前記第1判定ステップで前記出力パターンと前記期待値パターンとが一致すると判定された際のストローブタイミング、および一致すると判定されなかった場合に前記算出ステップで算出された第1平均値のいずれか一方と、の平均値である第2平均値を次の半導体装置のファンクションテストのストローブタイミングとして設定する設定ステップと、
    を含む半導体装置のファンクションテスト方法。
  2. 前記変動範囲設定ステップは、前記ストローブタイミングを変動させるべき上限値及び下限値を指定することで前記範囲を設定する請求項1に記載の半導体装置のファンクションテスト方法。
  3. 前記変動ステップは、前記繰り返しステップによる繰り返し毎に前記繰り返しの数だけ所定の増分を前記下限値に加えることにより、前記ストローブタイミングを前記下限値から前記上限値まで変動させる請求項2に記載の半導体装置のファンクションテスト方法。
  4. 前記第1判定ステップ又は前記繰り返しステップにより繰り返された第2判定ステップのいずれかにおいて前記出力パターンと前記期待値パターンとが一致すると判定された場合は前記半導体装置はファンクションテストに合格したと判定し、前記第1判定ステップ及び前記繰り返しステップにより繰り返された第2判定ステップのいずれにおいても前記出力パターンと前記期待値パターンとが一致しないと判定された場合は前記半導体装置は前記ファンクションテストに不合格であると判定する合否判定ステップをさらに含む請求項1〜3のいずれかに記載の半導体装置のファンクションテスト方法。
JP2003350402A 2003-10-09 2003-10-09 半導体装置のファンクションテスト方法 Expired - Fee Related JP4564250B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003350402A JP4564250B2 (ja) 2003-10-09 2003-10-09 半導体装置のファンクションテスト方法
US10/942,017 US7206713B2 (en) 2003-10-09 2004-09-16 Method of adjusting strobe timing and function testing device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003350402A JP4564250B2 (ja) 2003-10-09 2003-10-09 半導体装置のファンクションテスト方法

Publications (2)

Publication Number Publication Date
JP2005114598A JP2005114598A (ja) 2005-04-28
JP4564250B2 true JP4564250B2 (ja) 2010-10-20

Family

ID=34419752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003350402A Expired - Fee Related JP4564250B2 (ja) 2003-10-09 2003-10-09 半導体装置のファンクションテスト方法

Country Status (2)

Country Link
US (1) US7206713B2 (ja)
JP (1) JP4564250B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4714069B2 (ja) * 2006-04-14 2011-06-29 川崎マイクロエレクトロニクス株式会社 半導体集積回路の試験方法
DE102020205481A1 (de) 2020-04-30 2021-11-04 Zf Friedrichshafen Ag Verfahren, Vorrichtung, Computerprogramm und computerlesbares Medium zum Prüfen eines Produkts

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5413241A (en) * 1977-07-01 1979-01-31 Takeda Riken Ind Co Ltd Ic tester
JPS5913962A (ja) * 1982-07-16 1984-01-24 Nec Corp 論理集積回路の試験装置
JPS61260171A (ja) * 1985-05-15 1986-11-18 Hitachi Ltd Lsi試験方法
JPH01193665A (ja) * 1988-01-28 1989-08-03 Hitachi Electron Eng Co Ltd 半導体テスター
JPH09152464A (ja) * 1995-11-30 1997-06-10 Nec Corp 半導体集積回路装置の試験装置及び試験方法
JPH10300827A (ja) * 1997-04-21 1998-11-13 Ando Electric Co Ltd Icテスタおよびicのテスト方法
JP2002181899A (ja) * 2000-12-15 2002-06-26 Advantest Corp タイミング校正方法
JP2002196054A (ja) * 2000-12-27 2002-07-10 Ando Electric Co Ltd Ic測定装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07244133A (ja) 1994-03-09 1995-09-19 Fuji Electric Co Ltd 自動試験装置
JP3607325B2 (ja) * 1994-09-22 2005-01-05 株式会社アドバンテスト 半導体試験装置用比較回路
US5633879A (en) * 1996-01-19 1997-05-27 Texas Instruments Incorporated Method for integrated circuit design and test
US6532561B1 (en) * 1999-09-25 2003-03-11 Advantest Corp. Event based semiconductor test system
DE10064407A1 (de) * 2000-01-07 2001-08-02 Advantest Corp Verfahren und Vorrichtung zur Verifizierung der Angemessenheit von Testmustern
US6609077B1 (en) * 2000-05-31 2003-08-19 Teradyne, Inc. ATE timing measurement unit and method
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
US7194668B2 (en) * 2003-04-11 2007-03-20 Advantest Corp. Event based test method for debugging timing related failures in integrated circuits

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5413241A (en) * 1977-07-01 1979-01-31 Takeda Riken Ind Co Ltd Ic tester
JPS5913962A (ja) * 1982-07-16 1984-01-24 Nec Corp 論理集積回路の試験装置
JPS61260171A (ja) * 1985-05-15 1986-11-18 Hitachi Ltd Lsi試験方法
JPH01193665A (ja) * 1988-01-28 1989-08-03 Hitachi Electron Eng Co Ltd 半導体テスター
JPH09152464A (ja) * 1995-11-30 1997-06-10 Nec Corp 半導体集積回路装置の試験装置及び試験方法
JPH10300827A (ja) * 1997-04-21 1998-11-13 Ando Electric Co Ltd Icテスタおよびicのテスト方法
JP2002181899A (ja) * 2000-12-15 2002-06-26 Advantest Corp タイミング校正方法
JP2002196054A (ja) * 2000-12-27 2002-07-10 Ando Electric Co Ltd Ic測定装置

Also Published As

Publication number Publication date
US7206713B2 (en) 2007-04-17
US20050080582A1 (en) 2005-04-14
JP2005114598A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
CN102210195B (zh) 向气体放电灯提供功率
US6999591B2 (en) Audio device characterization for accurate predictable volume control
US7890830B1 (en) Test signal generating apparatus
JP4564250B2 (ja) 半導体装置のファンクションテスト方法
US20080248601A1 (en) Method of fusing trimming for semiconductor device
CA2478243A1 (en) Anomaly recognition
US7139987B2 (en) Analog integrated circuit layout design
US20220276302A1 (en) System and method for parallel testing of electronic device
CN109857528A (zh) 数据迁移的速度调整方法、装置、存储介质和移动终端
US7423445B2 (en) Method and system for trimming voltage or current references
JP4576497B2 (ja) 信頼水準、試験時間及び選択性に応じて装置のエラー率berを試験する方法
KR101671268B1 (ko) 시그니처 기반 네트워크 보안 장비의 프로파일링 서비스 방법 및 장치
WO2017122238A1 (ja) 流量計測装置
KR20190032858A (ko) 반도체 제조 설비의 제어 시스템 및 방법과, 이를 이용한 집적 회로의 제조 방법 및 프로세서의 제조 방법
US20190163952A1 (en) Method for operating an apparatus for tinnitus characterization and corresponding apparatus
JP2008242815A (ja) 乱数発生回路用テスト回路及び乱数発生回路用テスト方法
JP2000285144A (ja) デジタル回路およびそのクロック信号調整方法
US6563334B2 (en) Insulating film method and apparatus therefor
CN112783705A (zh) 一种测试方法、装置、系统、芯片和电子设备
KR102162590B1 (ko) 챔버 상태 확인 장치 및 방법
KR102004810B1 (ko) 인덕터 검사 장치 및 방법
KR20160138893A (ko) 압축된 검증 테스트 셋을 획득하는 장치 및 그것의 동작 방법
CN106528899A (zh) 用于光源-掩膜优化的图形选择方法
JP2005107896A (ja) ばらつき解析方法
CN114330734A (zh) 一种量子随机数检测方法及系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060220

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070125

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees