JPS61260171A - Ｌｓｉ試験方法 - Google Patents
Ｌｓｉ試験方法Info
- Publication number
- JPS61260171A JPS61260171A JP60101362A JP10136285A JPS61260171A JP S61260171 A JPS61260171 A JP S61260171A JP 60101362 A JP60101362 A JP 60101362A JP 10136285 A JP10136285 A JP 10136285A JP S61260171 A JPS61260171 A JP S61260171A
- Authority
- JP
- Japan
- Prior art keywords
- output
- lsi
- function test
- strobe
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、機能試飲がパスとなる位置まで出力判定スト
ローブ位置を判定結果に従って移動させるＬＳＩ試１険
方式に関するものである。
ローブ位置を判定結果に従って移動させるＬＳＩ試１険
方式に関するものである。
従来のＬＳＩ試験方式は、機能試験において、出力判定
ストローブ位置を一義的に定める必要があったため、例
えば電源電圧やクロック周波数等の条件を変えると、そ
の条件毎に出力判定ストローブ設定位置を求めねばなら
ず、また周期が小さくなる高周波数領域での機能試験な
ど、パスとなる範囲が狭い場合、第４図に示すようにＬ
ＳＩ個々の特性のばらつきを吸収できないという欠点が
あった。
ストローブ位置を一義的に定める必要があったため、例
えば電源電圧やクロック周波数等の条件を変えると、そ
の条件毎に出力判定ストローブ設定位置を求めねばなら
ず、また周期が小さくなる高周波数領域での機能試験な
ど、パスとなる範囲が狭い場合、第４図に示すようにＬ
ＳＩ個々の特性のばらつきを吸収できないという欠点が
あった。
出力判定ストローブのこの制約を解消するための方法を
詳しく述べである例として、特開昭５５−２７９０７号
公報に示すものがあろう〔発明の目的〕 本発明の目的は、機能試験がパスとなる位置まで出力判
定ストローブ位置を判定結果に従って移動させることに
より精密な測定を可能とし、出力判定ストローブ位置を
決める手間を省くＬ８Ｉ試験方法を提供することにある
。
詳しく述べである例として、特開昭５５−２７９０７号
公報に示すものがあろう〔発明の目的〕 本発明の目的は、機能試験がパスとなる位置まで出力判
定ストローブ位置を判定結果に従って移動させることに
より精密な測定を可能とし、出力判定ストローブ位置を
決める手間を省くＬ８Ｉ試験方法を提供することにある
。
本発明は上記目的を達成するために、機能試験カハスと
なる位置まで出力判定ストローブ位置を判定結果に従っ
て移動させることにより、精密な試験を可能とし、出力
判定ストローブ位置を決める手間を省くことにある。
なる位置まで出力判定ストローブ位置を判定結果に従っ
て移動させることにより、精密な試験を可能とし、出力
判定ストローブ位置を決める手間を省くことにある。
以下、本発明の実施例を図に基づいて説明する。
第１図は、本発明に係るＬＳＩ試験方式によるＬＳＩ試
験装置の一実施例のブロック図、第２図は、そのフロー
チャート、第５図は、同実施例の動作説明用タイムチャ
ートチする。
験装置の一実施例のブロック図、第２図は、そのフロー
チャート、第５図は、同実施例の動作説明用タイムチャ
ートチする。
ここで１は試験パターンを格納しておくパターンメモリ
、２は入力ピンや出力判定ピンの指定など被試験ＬＳＩ
の各ピン毎の情報を記憶しておくピン情報レジスタ、５
は出力判定結果を格納する判定結果レジスタ、４は入力
信号の波形を決める入力信号用タイミング発生器、５は
入カバターンにより入力ピンに入力信号を供給する入力
信号用ドライバ、６はとりこまれた出力信号レベルと出
力期待値とを比較する出方判定部、７は出力判定ストロ
ーブ位置を設定する出力判定用タイミング発生器、８は
被試験ＬＳＩである。
、２は入力ピンや出力判定ピンの指定など被試験ＬＳＩ
の各ピン毎の情報を記憶しておくピン情報レジスタ、５
は出力判定結果を格納する判定結果レジスタ、４は入力
信号の波形を決める入力信号用タイミング発生器、５は
入カバターンにより入力ピンに入力信号を供給する入力
信号用ドライバ、６はとりこまれた出力信号レベルと出
力期待値とを比較する出方判定部、７は出力判定ストロ
ーブ位置を設定する出力判定用タイミング発生器、８は
被試験ＬＳＩである。
まず、機能試験に先立ち、パターンメモリ１に試験パタ
ーンを、ピン情報レジスタ２に被試験ＬＳＩの入力ピン
、出力判定ピン等必要な情報をセットし、入力信号用タ
イミング発生器４に入力ビンに印加したい入力波形を発
生させるのに必要な情報を、出力判定用タイミング発生
器７に第５図のＢの様に出力判定ストローブ位置の始端
を設定しておく（第２図の処理２１ 、２２゜２５）。
ーンを、ピン情報レジスタ２に被試験ＬＳＩの入力ピン
、出力判定ピン等必要な情報をセットし、入力信号用タ
イミング発生器４に入力ビンに印加したい入力波形を発
生させるのに必要な情報を、出力判定用タイミング発生
器７に第５図のＢの様に出力判定ストローブ位置の始端
を設定しておく（第２図の処理２１ 、２２゜２５）。
−
上記設定条件により、機能試験を実行しく同処理２４）
出力期待値と、出力判定ストローブによりとりこまれた
出力信号レベルが一致し、パスと判定されれば試験を終
了する。ここでフェイルと判定されれば、第５図のＣの
様にあらかじめ設定されている時間ｄだけ出力判定スト
ローブ設定位置を移動させ、再度機能試験を実行する。
出力期待値と、出力判定ストローブによりとりこまれた
出力信号レベルが一致し、パスと判定されれば試験を終
了する。ここでフェイルと判定されれば、第５図のＣの
様にあらかじめ設定されている時間ｄだけ出力判定スト
ローブ設定位置を移動させ、再度機能試験を実行する。
これを機能試験がパスとなるまでくり返す。ただし、第
５図のＤの様に出力判定ストローブ位置を、あらかじめ
設定されている終端の位置まで移動させてもパスとなら
なければ、フェイルと判定し、機能試験を終了する。（
同処理２４ 、２６ 、２５ 、２７ ） 以上、出力判定ストローブ数が７つの場合についてのみ
述べたが、これが複数個ある場合は、それぞれの始端設
定値、終端設定値間でとられる設定ポイントのすべての
組み合わせＫついて試験を行なえばよい。
５図のＤの様に出力判定ストローブ位置を、あらかじめ
設定されている終端の位置まで移動させてもパスとなら
なければ、フェイルと判定し、機能試験を終了する。（
同処理２４ 、２６ 、２５ 、２７ ） 以上、出力判定ストローブ数が７つの場合についてのみ
述べたが、これが複数個ある場合は、それぞれの始端設
定値、終端設定値間でとられる設定ポイントのすべての
組み合わせＫついて試験を行なえばよい。
以上述べたように本発明によれば、出力判定ストローブ
設定位置を、判定結果によって移動させることができる
ので、出力判定ストローブ位置設定の省力化、およびＬ
ＳＩの動作マージンの正確な測定に効果がある。
設定位置を、判定結果によって移動させることができる
ので、出力判定ストローブ位置設定の省力化、およびＬ
ＳＩの動作マージンの正確な測定に効果がある。
ｗ、１図は本発明の一実施例に係るＬＳＩ試験方式によ
るＬＳＩ試験装置のブロック図、第２図はそのフローチ
ャート、第５図は同実施例の動作説明用タイムチャート
、第４図は従来技術の説明用タイムチャートである、 １・・・パターンメモリ、２・・・ピン情報レジスタ、
５・・・判定結果レジスタ、４・・・大刀信号用タイミ
ング発生器、５・・・久方信号用ドライバ、６・・・出
力判定部、７・・・出力判定用タイミング発生器、８・
・・被試験ＬＳＩ。 二・１、 ＋ｔ。
るＬＳＩ試験装置のブロック図、第２図はそのフローチ
ャート、第５図は同実施例の動作説明用タイムチャート
、第４図は従来技術の説明用タイムチャートである、 １・・・パターンメモリ、２・・・ピン情報レジスタ、
５・・・判定結果レジスタ、４・・・大刀信号用タイミ
ング発生器、５・・・久方信号用ドライバ、６・・・出
力判定部、７・・・出力判定用タイミング発生器、８・
・・被試験ＬＳＩ。 二・１、 ＋ｔ。
Claims (1)
- パターンメモリに試験パターンを格納し、被試験ＬＳＩ
の入力端子に入力パターンを印加し、該ＬＳＩの出力端
子の出力波形を出力判定用タイミング発生器により定め
られるタイミングで比較用コンパレータのゲートを開く
こと（以下、単に出力判定ストローブと称する）により
とりこみ、その信号レベルと前記パターンメモリに格納
されている出力期待値とを該比較用コンパレータにおい
て比較し、その一致、不一致によりパス、フェイルを判
定するＬＳＩの機能試験を行なうＬＳＩ試験装置におい
て、機能試験がパスとなる位置まで出力判定ストローブ
の設定位置を判定結果に従って移動させることを特徴と
するＬＳＩ試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101362A JPS61260171A (ja) | 1985-05-15 | 1985-05-15 | Ｌｓｉ試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60101362A JPS61260171A (ja) | 1985-05-15 | 1985-05-15 | Ｌｓｉ試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61260171A true JPS61260171A (ja) | 1986-11-18 |
Family
ID=14298719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60101362A Pending JPS61260171A (ja) | 1985-05-15 | 1985-05-15 | Ｌｓｉ試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260171A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005114598A (ja) * | 2003-10-09 | 2005-04-28 | Oki Electric Ind Co Ltd | ストローブタイミングの調整方法及び半導体装置のファンクションテスト装置 |
| US7945718B2 (en) * | 2005-08-22 | 2011-05-17 | Nxp B.V. | Microcontroller waveform generation |
-
1985
- 1985-05-15 JP JP60101362A patent/JPS61260171A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005114598A (ja) * | 2003-10-09 | 2005-04-28 | Oki Electric Ind Co Ltd | ストローブタイミングの調整方法及び半導体装置のファンクションテスト装置 |
| JP4564250B2 (ja) * | 2003-10-09 | 2010-10-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置のファンクションテスト方法 |
| US7945718B2 (en) * | 2005-08-22 | 2011-05-17 | Nxp B.V. | Microcontroller waveform generation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| JPS60247942A (ja) | 半導体メモリ試験装置 | |
| JPS61260171A (ja) | Ｌｓｉ試験方法 | |
| JP2760334B2 (ja) | 半導体集積回路装置の試験装置及び試験方法 | |
| JPS6110214Y2 (ja) | ||
| JPH05190637A (ja) | 半導体集積回路の試験方法 | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JPH073350Y2 (ja) | Ｉｃ試験装置 | |
| JPH01136080A (ja) | 集積回路素子のテスト装置 | |
| KR20000011796A (ko) | 메모리시험장치 | |
| JPH0434703B2 (ja) | ||
| JPS6136260B2 (ja) | ||
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JPS62126368A (ja) | Ｌｓｉ試験方式 | |
| JPS63279180A (ja) | 論理回路試験機 | |
| SU809185A1 (ru) | Устройство дл функциональногоКОНТРОл МиКРОэлЕКТРОННыХ узлОВ | |
| JPS6031066A (ja) | 論理集積回路の試験装置 | |
| JPH09166649A (ja) | Ｉｃテストシステムにおけるｉ／ｏピン測定方法 | |
| JPH0439627B2 (ja) | ||
| JPS6140574A (ja) | 試験条件設定装置 | |
| JPS62137575A (ja) | 論理回路試験機 | |
| JPH02245682A (ja) | 半導体装置の試験装置 | |
| JPH07110359A (ja) | Ｌｓｉ試験装置 | |
| JPS58129274A (ja) | Ｌｓｉの試験方式 | |
| JPH08315597A (ja) | Ｉｃ試験装置 |