KR100884166B1 - Ａｄ/ｄａ 변환 겸용 장치 - Google Patents

Ａｄ/ｄａ 변환 겸용 장치 Download PDF

Info

Publication number
KR100884166B1
KR100884166B1 KR1020070060536A KR20070060536A KR100884166B1 KR 100884166 B1 KR100884166 B1 KR 100884166B1 KR 1020070060536 A KR1020070060536 A KR 1020070060536A KR 20070060536 A KR20070060536 A KR 20070060536A KR 100884166 B1 KR100884166 B1 KR 100884166B1
Authority
KR
South Korea
Prior art keywords
signal
conversion
output
input
circuit
Prior art date
Application number
KR1020070060536A
Other languages
English (en)
Other versions
KR20070121550A (ko
Inventor
야스마사 하야까와
아끼라 요시다
다이찌로 가와이
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070121550A publication Critical patent/KR20070121550A/ko
Application granted granted Critical
Publication of KR100884166B1 publication Critical patent/KR100884166B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/02—Reversible analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Abstract

AD/DA 변환 겸용 장치에서, 처리 시간을 단축한다. 복수의 아날로그 입력 신호 중에서, 입력 선택 신호에 기초하여 어느 하나의 아날로그 신호를 선택하여 출력하는 입력 신호 선택 회로와, 입력 신호 선택 회로로부터 출력되는 아날로그 입력 신호를 샘플링하여 유지하는 입력 샘플 홀드 회로와, 디지털 신호를 아날로그 신호로 변환하여 출력하는 DA 컨버터와, 입력 샘플 홀드 회로로부터 출력되는 아날로그 입력 신호와, DA 컨버터로부터 출력되는 아날로그 신호와의 대소 관계를 나타내는 비교 신호를 출력하는 비교 회로와, 비교 회로로부터 출력되는 비교 신호에 기초하여, 저장되는 디지털 신호의 각 자릿수를 축차적으로 확정하는 축차 비교 레지스터와, 축차 비교 레지스터에 저장되는 디지털 신호와, 디지털 입력 신호와, 변환 선택 신호가 입력되고, 변환 선택 신호가 AD 변환을 나타내는 경우에는, 축차 비교 레지스터에 저장되는 디지털 신호를 DA 컨버터에 출력하고, 변환 선택 신호가 DA 변환을 나타내는 경우에는, 디지털 입력 신호를 DA 컨버터에 출력하는 선택 회로와, 변환 선택 신호가 DA 변환을 나타내는 경우에, 입력 선택 신호를 출력하는 제어부를 구비한다.
AD/DA 변환, 입력 샘플 홀드, 축차 비교 레지스터, 디지털 신호

Description

ＡＤ/ＤＡ 변환 겸용 장치{AD/DA CONVERSION COMPATIBLE DEVICE}
도 1은 본 발명의 일 실시 형태인 AD/DA 변환 겸용 장치의 구성을 도시하는 도면.
도 2는 비교 회로의 구성예를 도시하는 도면.
도 3은 AD/DA 변환 겸용 장치에서의 AD/DA 변환의 동작예를 나타내는 타이밍차트.
도 4는 AD 컨버터 및 DA 컨버터를 구비한 서보 처리 장치의 일반적인 구성예를 도시하는 도면.
도 5는 AD 컨버터를 축차 비교형으로 하는 경우의 일반적인 구성예를 도시하는 도면.
도 6은 AD 변환 및 DA 변환을 병렬로 행하는 경우의 동작예를 나타내는 타이밍차트.
<도면의 주요 부분에 대한 부호의 설명>
1 : AD/DA 변환 겸용 장치
10 : 메인 클럭 생성 회로
11 : 제어부
12 : 셀렉터
13 : 샘플 홀드 회로
14 : 비교 회로
15 : 축차 비교 레지스터
16 : 멀티플렉서
17 : DA 컨버터
18 : 셀렉터
19_1∼19_n : 샘플 홀드 회로
30 : 컴퍼레이터
31, 32 : 스위치 회로
[특허 문헌1] 일본 특개 2002-25078호 공보
[특허 문헌2] 일본 특개 2003-224473호 공보
본 발명은, AD/DA 변환 겸용 장치에 관한 것이다.
광 디스크 장치에서는, 포커싱 처리나 트랙킹 처리 등의 서보 처리를 디지털 처리로 행하는 것이 일반적으로 행해지고 있다(특허 문헌1). 서보 처리를 디지털 처리로 행할 경우, 광 픽업으로부터의 출력 신호에 기초하여 생성된 FE(Focusing Error) 신호나 TE(Tracking Error) 신호 등의 아날로그 신호를 디지털 신호로 변환 하는 AD 컨버터가 필요하게 된다. 또한, 서보 처리한 결과의 디지털 신호를 광 픽업 등의 제어에 이용되는 아날로그 신호로 변환하는 DA 컨버터가 필요하게 된다.
도 4는, AD 컨버터 및 DA 컨버터를 구비한 서보 처리 장치의 일반적인 구성예를 도시하는 도면이다. 서보 처리 장치(100)는, 셀렉터(110), 샘플 홀드 회로(111), AD 컨버터(112), 서보 처리 회로(113), DA 컨버터(114), 셀렉터(115), 및 샘플 홀드 회로(116_1∼116_n)를 포함하여 구성되어 있다.
셀렉터(110)에는, FE 신호나 TE 신호 등의 복수의 아날로그 신호(VIN1∼VINn)가 입력되고 있다. 그리고, 선택 신호 ADSEL에 따른 하나의 아날로그 신호가 셀렉터(110)로부터 출력된다. 셀렉터(110)로부터 출력되는 아날로그 신호는, 샘플 홀드 회로(111)를 통하여 AD 컨버터(112)에 입력된다. 서보 처리 회로(113)는, AD 컨버터(112)로부터 출력되는 디지털 신호에 기초하여, 포커싱 처리나 트랙킹 처리 등을 행하기 위한 디지털 신호를 출력한다. 서보 처리 회로(113)로부터 출력되는 디지털 신호는, DA 컨버터(114)에 의해 아날로그 신호로 변환되어서 셀렉터(115)에 입력된다. 그리고, 셀렉터(115)에 입력된 아날로그 신호는, 선택 신호 DASEL에 기초하여, 샘플 홀드 회로(116_1∼116_n) 중의 어느 하나에 출력된다. 그리고, 샘플 홀드 회로(116_1∼116_n)로부터 출력되는 아날로그 신호(VO1∼VOn)에 의해, 포커싱 처리나 트랙킹 처리 등이 행해진다.
AD 컨버터(112)로서는, 축차 비교형 AD 컨버터가 이용되는 경우가 많다. 도 5는, AD 컨버터를 축차 비교형으로 하는 경우의 일반적인 구성예를 도시하는 도면 이다. AD 컨버터(112)는, 비교 회로(120), 축차 비교 레지스터(121), 및 DA 컨버터(122)를 구비하고 있다. AD 컨버터(112)에서는, 입력되는 아날로그 신호 VIN과, 축차 비교 레지스터(121)에 저장되어 있는 디지털 신호를 DA 컨버터(122)에 의해 DA 변환한 아날로그 신호가 비교 회로(120)에 의해 대소 비교됨으로써, 축차 비교 레지스터(121)에 저장된 디지털 신호의 값이 최상위 비트로부터 순서대로 확정된다. 그리고, 최하위 비트의 확정 종료 후에 축차 비교 레지스터(121)에 저장되어 있는 디지털 신호 VADO가, 아날로그 신호 VIN을 AD 변환한 신호로 된다.
서보 처리 장치(100)에서는, 복수의 아날로그 신호(VIN1∼VINn)의 AD 변환과, 복수의 아날로그 신호(VO1∼VOn)를 얻기 위한 DA 변환이 행하여진다. 그 때문에, 서보 처리 장치(100)에서는, 도 6의 타이밍차트에 도시한 바와 같이 AD 변환 처리와 DA 변환 처리가 병렬로 실행된다. 도 6의 예에서는, 클럭 CLK에 따라서 카운트 업하는 카운터 CNT가 "0"인 타이밍에서, 아날로그 신호 VIN1을 선택하기 위한 선택 신호 ADSEL이 출력된다. 그리고, 카운터 CNT가 "4"인 타이밍에서, 리세트 신호 ADRES가 H레벨로 되고, 축차 비교 레지스터(121)의 디지털 신호가 초기값(initial)으로 설정되어, 샘플 홀드 회로(111)에 의한 샘플링이 개시된다. 또한, 카운터 CNT가 "5"인 타이밍에서, 샘플 홀드 회로(111)는 아날로그 신호 VIN1의 값을 유지한다. 그 후, 카운터 CNT가 "6"인 타이밍으로부터, 축차 비교 레지스터(121)에 저장된 디지털 신호의 최상위 비트(MSB)로부터 최하위 비트(LSB)까지의 확정 처리가 개 시된다. 그리고, 최하위 비트(LSB)까지의 확정이 종료하면, 아날로그 신호 VIN1을 AD 변환한 디지털 신호 VADO가 얻어진다.
이 AD 변환과 병행되어, 카운터 CNT가 "0"인 타이밍에, 서보 처리 회로(113)는, 아날로그 신호 VO1로서 출력될 디지털 신호의 출력을 개시한다. 그리고, 카운터 CNT가 "1"인 타이밍에서, 아날로그 신호 VO1을 출력하기 위한 선택 신호 DASEL이 출력되고, 샘플 홀드 회로(116_1)에 의한 샘플링이 개시된다. 그리고, 카운터 CNT가 "7"인 타이밍에서, 샘플 홀드 회로(116_1)는 아날로그 신호 VO1을 유지한다. 이에 의해, 서보 처리 회로(113)로부터 출력된 디지털 신호를 DA 변환한 아날로그 신호 VO1이 얻어진다.
그런데, AD 컨버터(112)를 축차 비교형으로 하는 경우, 서보 처리 장치(100)에는, 2개의 DA 컨버터(114, 122)가 필요해진다. 그 때문에, 서보 처리 장치(100)를 구성하는 회로의 회로 규모가 커지게 된다. 따라서, AD 변환과 DA 변환의 양방을 행할 필요가 있는 경우에, 축차 비교형의 AD 컨버터에 포함되는 DA 컨버터를 DA 변환용으로 겸용함으로써, 회로 규모의 증대를 억제하는 방법이 알려져 있다(특허 문헌2).
서보 처리 장치(100)에서는, 전술한 바와 같이, 복수의 아날로그 신호(VIN1∼VINn)의 AD 변환과, 복수의 아날로그 신호(VO1∼VOn)를 얻기 위한 DA 변환이 실행된 다. 그 때문에, 이러한 서보 처리 장치(100)에서, 특허 문헌 2에 개시되어 있는 AD/DA 변환 겸용 장치를 이용하여 AD 변환 및 DA 변환을 행하는 것으로 하면, AD 변환과 DA 변환을 병렬로 행할 수는 없다. 그 때문에, 예를 들면, AD 변환과 DA 변환을 교대로 반복하여 실행하게 되어, AD 변환 및 DA 변환에 필요한 처리 시간이 길어져서, 포커싱 처리나 트랙킹 처리 등의 처리 속도 저하를 초래하게 된다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 처리 시간을 단축할 수 있는 AD/DA 변환 겸용 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 AD/DA 변환 겸용 장치는, AD 변환 또는 DA 변환 중의 어느 한쪽을 선택하는 변환 선택 신호에 기초하여, 아날로그 입력 신호를 AD 변환하여 출력하거나, 디지털 입력 신호를 DA 변환하여 출력하는 AD/DA 변환 겸용 장치로서, 복수의 아날로그 입력 신호 중에서, 입력 선택 신호에 기초하여 어느 하나의 아날로그 신호를 선택하여 출력하는 입력 신호 선택 회로와, 상기 입력 신호 선택 회로로부터 출력되는 상기 아날로그 입력 신호를 샘플링하여 유지하는 입력 샘플 홀드 회로와, 디지털 신호를 아날로그 신호로 변환하여 출력하는 DA 컨버터와, 상기 입력 샘플 홀드 회로로부터 출력되는 상기 아날로그 입력 신호와, 상기 DA 컨버터로부터 출력되는 상기 아날로그 신호와의 대소 관계를 나타내는 비교 신호를 출력하는 비교 회로와, 상기 비교 회로로부터 출력되는 상기 비교 신호에 기초하여, 저장되는 디지털 신호의 각 자릿수를 축차적으로 확정하는 축차 비교 레지스터와, 상기 축차 비교 레지스터에 저장되는 상기 디지털 신호와, 상기 디지털 입력 신호와, 상기 변환 선택 신호가 입력되고, 상기 변환 선택 신호가 AD 변환을 나타내는 경우에는, 상기 축차 비교 레지스터에 저장되는 상기 디지털 신호를 상기 DA 컨버터에 출력하고, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에는, 상기 디지털 입력 신호를 상기 DA 컨버터에 출력하는 선택 회로와, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에, 상기 입력 선택 신호를 출력하는 제어부를 구비하는 것으로 한다.
또한, 상기 비교 회로는, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에는, 상기 비교 신호를 소정 레벨로 하는 것으로 하여도 된다.
또한, 상기 AD/DA 변환 겸용 장치는, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에, 상기 DA 컨버터로부터 출력되는 상기 아날로그 신호를 샘플링하여 유지하는 출력 샘플 홀드 회로를 더 구비하고, 상기 제어부는, 상기 출력 샘플 홀드 회로가 상기 아날로그 신호를 샘플링하고 있는 동안에 상기 제어 신호를 출력하는 것으로 하여도 된다.
또한, 상기 AD/DA 변환 겸용 장치는, 상기 출력 샘플 홀드 회로를 복수 구비하고, 상기 DA 컨버터로부터 출력되는 상기 아날로그 신호를, 출력 선택 신호에 기초하여 복수의 상기 출력 샘플 홀드 회로 중의 어느 하나에 출력하는 출력 신호 선택 회로를 더 구비하는 것으로 할 수도 있다.
<발명을 실시하기 위한 최량의 형태>
==회로 구성==
도 1은, 본 발명의 일 실시 형태인 AD/DA 변환 겸용 장치의 구성을 도시하는 도면이다. AD/DA 변환 겸용 장치(1)는, FE 신호나 TE 신호 등의 아날로그 신호(VIN1∼VINn)를 AD 변환하여 디지털 신호 VADO를 출력하는 기능과, 포커싱 처리나 트랙킹 처리 등을 하기 위한 디지털 신호 VDAI를 DA 변환하여 아날로그 신호(VO1∼VOn)를 출력하는 기능을 겸비하고 있다.
AD/DA 변환 겸용 장치(1)는, 메인 클럭 생성 회로(10), 제어부(11), 셀렉터(12), 샘플 홀드 회로(13), 비교 회로(14), 축차 비교 레지스터(15), 멀티플렉서(MPX)(16), DA 컨버터(17), 셀렉터(18), 및 복수의 샘플 홀드 회로(19_1∼19_n)를 포함하여 구성되어 있다.
메인 클럭 생성 회로(10)는, 소정 주파수의 메인 클럭을 생성하는 회로이다. 제어부(11)는, 메인 클럭 생성 회로(10)로부터 출력되는 메인 클럭에 기초하여, AD/DA 변환 겸용 장치(1)의 동작에 필요한 클럭 CLK, 변환 선택 신호 ADEN, 리세트 신호 ADRES, 입력 선택 신호 ADSEL, 및 출력 선택 신호 DASEL을 출력한다.
클럭 CLK는, 예를 들면, 체배(遞倍) 회로 등에 의해 메인 클럭의 주파수를 체배하여 얻어지는 신호이다. 변환 선택 신호 ADEN은, AD/DA 변환 겸용 장치(1)에서, AD 변환을 행할지 DA 변환을 행할지를 선택하기 위한 신호이다. 본 실시 형태에서는, 변환 선택 신호 ADEN이 H레벨인 경우에 AD 변환이 행해지고, L레벨인 경우에 DA 변환이 행해지게 한다. 리세트 신호 ADRES는, 축차 비교 레지스터(15)에 저장되어 있는 디지털 신호를 초기화하기 위한 신호이다. 본 실시 형태에서는, 리세트 신호 ADRES가 H레벨일 때에, 축차 비교 레지스터(15)가 리세트되는 것으로 한 다. 또한, ADRES 신호는, 아날로그 신호(VIN1∼VINn)를 샘플링하기 위한 제어 신호도 겸하고 있다. 입력 선택 신호 ADSEL은, 복수의 아날로그 신호(VIN1∼VINn) 중에서 AD 변환 대상으로 되는 하나의 아날로그 신호를 선택하기 위한 신호이다. 출력 선택 신호 DASEL은, DA 변환된 아날로그 신호의 출력처를 선택하기 위한 신호이다.
또한, 제어부(11)는, 클럭 CLK를 생성하기 위한 체배 회로, 클럭 CLK를 카운트하는 카운터 회로, 카운터 회로의 출력에 따라서 각 신호 ADEN, ADRES, ADSEL, DASEL을 출력하는 로직 회로 등을 이용하여 구성할 수 있다. 또한, 제어부(11)는, 프로세서가 메모리에 저장된 프로그램을 실행함으로써 실현되는 것으로 하여도 된다.
셀렉터(12)(입력 신호 선택 회로)는, 입력되는 복수의 아날로그 신호(아날로그 입력 신호:VIN1∼VINn) 중에서, 입력 선택 신호 ADSEL에 따른 하나의 아날로그 신호를 선택하여 출력하는 회로이다. 또한, 셀렉터(12)는, 예를 들면, n개의 트랜스퍼 게이트를 이용하여 구성할 수 있다.
샘플 홀드 회로(13)(입력 샘플 홀드 회로)는, 셀렉터(12)로부터 출력되는 아날로그 신호를 샘플링하여 유지하는 회로이다. 또한, 샘플 홀드 회로(13)에는, ADRES 신호가 입력되고 있고, ADRES 신호가 H레벨일 때에 셀렉터(12)로부터 출력되는 아날로그 신호를 샘플링한다.
비교 회로(14)는, 샘플 홀드 회로(13)로부터 출력되는 아날로그 신호 VIN과, DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA의 대소 비교를 행하고, 그 결과를 나타내는 비교 신호를 출력하는 회로이다. 또한, 비교 회로(14)에는, 변환 선택 신호 ADEN이 입력되고 있고, 변환 선택 신호 ADEN이 DA 변환을 나타내는 경우에는, 비교 회로(14)로부터 출력되는 비교 신호는 소정 레벨로 고정된다.
도 2는, 비교 회로(14)의 구성예를 도시하는 도면이다. 비교 회로(14)는, 컴퍼레이터(30) 및 스위치 회로(31, 32)를 구비하고 있다. 컴퍼레이터(30)의 + 입력 단자에는, 샘플 홀드 회로(13)로부터 출력되는 아날로그 신호 VIN이 입력되고, - 입력 단자에는, DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA가 입력되고 있다. 따라서, 본 실시 형태에서는, 컴퍼레이터(30)로부터 출력되는 비교 신호는, 아날로그 신호 VIN이 아날로그 신호 VDA보다 큰 경우에는 H레벨, 작은 경우에는 L레벨로 된다. 스위치 회로(31)는, 일단이 컴퍼레이터(30)의 출력 단자와 접속되고, 타단이 축차 비교 레지스터(15)와 접속되어 있다. 본 실시 형태에서는, 스위치 회로(31)는, 변환 선택 신호 ADEN이 H레벨인 경우에 온으로 되고, L레벨인 경우에 오프로 되는 것으로 한다. 스위치 회로(32)는, 일단에 H레벨을 나타내는 전압 VH가 인가되고, 타단이 축차 비교 레지스터(15)와 접속되어 있다. 본 실시 형태에서는, 스위치 회로(32)는, 변환 선택 신호 ADEN이 H레벨인 경우에 오프로 되고, L레벨인 경우에 온으로 되는 것으로 한다. 즉, 변환 선택 신호 ADEN이 AD 변환을 나타내는 경우, 스위치 회로(31)가 온, 스위치 회로(32)가 오프로 되어, 컴퍼레이터(30)로부터 출력되는 아날로그 신호 VIN, VDA의 비교 신호가 축차 비교 레지스터(15)에 출력된다. 한편, 변환 선택 신호 ADEN이 DA 변환을 나타내는 경우, 스위치 회로(31)가 오프, 스위치 회로(32)가 온으로 되어, 컴퍼레이터(30)로부터 출력되는 아날로그 신호 VIN, VDA의 비교 신호에 관계없이, H레벨의 신호가 축차 비교 레지스터(15)에 출력된다. 또한, 변환 선택 신호 ADEN이 DA 변환을 나타내는 경우에 축차 비교 레지스터(15)에 출력되는 신호는, 소정 레벨이면 H레벨의 신호에 한정되는 것은 아니다. 예를 들면, 접지 레벨의 신호가 출력되는 것으로 하여도 된다.
축차 비교 레지스터(15)는, 예를 들면 8비트의 디지털 신호를 저장하는 레지스터이다. 축차 비교 레지스터(15)에 저장된 디지털 신호는, 예를 들면, 리세트 신호 ADRES가 H레벨일 때에, 모든 비트가 "0"(초기값)으로 리세트된다. 그리고, 비교 회로(14)로부터 출력되는 비교 신호에 기초하여, 디지털 신호의 최상위 비트(MSB)로부터 순서대로, "0"인지 "1"인지가 확정된다.
구체적으로는, 우선, 축차 비교 레지스터(15)의 디지털 신호의 최상위 비트(MSB) 만이 "1"로 설정된다. 그리고, 그 디지털 신호가 DA 컨버터(17)에서 DA 변환되어, 아날로그 신호 VDA가 출력된다. 이 때, 비교 회로(14)로부터 출력되는 비교 신호가 H레벨, 즉, 아날로그 신호 VIN이 아날로그 신호 VDA보다 크면, 최상위 비트(MSB)는 "1"로 확정된다. 한편, 비교 회로(14)로부터 출력되는 비교 신호가 L레벨, 즉, 아날로그 신호 VIN이 아날로그 신호 VDA보다 작으면, 최상위 비트(MSB)는 "0"으로 확정된다. 그리고, 최하위 비트(LSB)까지 마찬가지의 처리가 반복되는 것에 의해, 축차 비교 레지스터(15)에 저장된 디지털 신호는, 아날로그 신호 VIN을 AD 변환한 것으로 된다.
또한, 축차 비교 레지스터(15)에 저장되는 디지털 신호의 초기값은, 모든 비트가 "0"인 신호에 한정되지 않는다. 예를 들면, 모든 비트가 "1"인 신호로 할 수도 있고, 최상위 비트가 "1", 나머지 비트가 "0"인 신호 등으로 할 수도 있다.
멀티플렉서(16)(선택 회로)는, 변환 선택 신호 ADEN에 기초하여, 축차 비교 레지스터(15)로부터 출력되는 디지털 신호 VADO, 또는, DA 변환의 입력 신호로 되는 디지털 신호 VDAI 중 어느 한쪽을 선택하여 출력한다. 구체적으로는, 변환 선택 신호 ADEN이 AD 변환을 나타내는 경우에는 디지털 신호 VADO가 출력되고, DA 변환을 나타내는 경우에는 디지털 신호 VDAI가 출력된다.
DA 컨버터(17)는, 멀티플렉서(16)로부터 출력되는 디지털 신호를 DA 변환하여 아날로그 신호 VDA를 출력한다.
셀렉터(18)(출력 신호 선택 회로)는, 출력 선택 신호 DASEL에 기초하여, DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA를, 복수의 샘플 홀드 회로(19_1∼19_n) 중의 어느 하나에 출력한다. 또한, 셀렉터(18)는, 예를 들면, n개의 트랜스퍼 게이트를 이용하여 구성할 수 있다.
샘플 홀드 회로(19_1∼19_n)(출력 샘플 홀드 회로)는, 셀렉터(18)로부터 출 력되는 아날로그 신호를 샘플링하여 유지하는 회로이다.
==동작 설명==
AD 변환 및 DA 변환의 동작에 대하여 설명한다. 도 3은, AD/DA 변환 겸용 장치(1)에서의 AD/DA 변환의 동작예를 나타내는 타이밍차트이다. 초기 상태에서는, 변환 선택 신호 ADEN이 DA 변환을 나타내고(DA active), 입력 선택 신호 ADSEL은 어느 아날로그 신호(VIN1∼VINn)도 선택하지 않은 상태를 나타내고, 출력 선택 신호 DASEL은 아날로그 신호 VDA를 샘플 홀드 회로(19_1)에 출력하는 상태를 나타내고 있는 것으로 한다. 이 상태에서는, 멀티플렉서(16)는, 디지털 신호 VDAI를 선택하여 출력하고 있다. DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA는, 셀렉터(18)를 통하여 샘플 홀드 회로(19_1)에 출력되고 있다. 그리고, 샘플 홀드 회로(19_1)는 샘플링 동작을 행하고 있다. 그리고, 카운터 CNT가 "5"인 타이밍에서, 샘플 홀드 회로(19_1)는 아날로그 신호 VDA를 유지(홀드)하고, 디지털 신호 VDAI를 DA 변환한 아날로그 신호 VO1로서 출력한다.
샘플 홀드 회로(19_1)에서의 샘플링 동작과 병행하여, 카운터 CNT가 "0"인 타이밍에서, 입력 선택 신호 ADSEL이 아날로그 신호 VIN1을 선택하는 상태로 된다. 이에 수반하여, 셀렉터(12)로부터 아날로그 신호 VIN1이 출력된다. 그 후, 카운터 CNT가 "5"인 타이밍에서, 변환 선택 신호 ADEN이 AD 변환을 나타내는 상태(AD active)로 되고, 리세트 신호 ADRES가 H레벨로 된다. 리세트 신호 ADRES가 H레벨 이 되면, 축차 비교 레지스터(15)에 저장된 디지털 신호 VADO는 초기값(initial)으로 설정되어, 샘플 홀드 회로(13)는 샘플링 동작을 개시한다. 그리고, 카운터 CNT가 "6"인 타이밍에서, 리세트 신호 ADRES가 L레벨로 되고, 샘플 홀드 회로(13)는, 아날로그 신호 VIN1을 유지(홀드)하고, 비교 회로(14)에 대한 입력 신호 VIN으로서 출력한다. 계속해서, 카운터 CNT가 "7"인 타이밍으로부터, 축차 비교 레지스터(15)에 저장된 디지털 신호 VADO의 최상위 비트(MSB)로부터 순서대로 각 비트의 확정 처리가 행해진다. 그리고, 카운터 CNT가 "a"인 타이밍에서 디지털 신호 VADO의 최하위 비트(LSB)의 확정 처리가 끝나면, 축차 비교 레지스터(15)로부터 출력되는 디지털 신호 VADO는, 아날로그 신호 VIN1을 AD 변환한 것으로 된다.
또한, 카운터 CNT가 "8"인 타이밍으로부터, 다음 DA 변환의 입력으로 되는 디지털 신호 VDAI가 멀티플렉서(16)에 입력된다. 그리고, 카운터 CNT가 "b"인 타이밍에서, 변환 선택 신호 ADEN이 DA 변환을 나타내는 상태(DA active)로 된다. 이에 의해, 멀티플렉서(16)는, 디지털 신호 VDAI를 선택하여 출력한다. 계속해서, 카운터 CNT가 "c"인 타이밍에서, 출력 선택 신호 DASEL은 아날로그 신호 VDA를 샘플 홀드 회로(19_2)에 출력하는 상태로 변화한다. 이에 의해, 샘플 홀드 회로(19_2)는 샘플링 동작을 개시한다. 그리고, 카운터 CNT가 "i"인 타이밍에서, 샘플 홀드 회로(19_2)는 아날로그 신호 VDA를 유지(홀드)하고, 디지털 신호 VDAI를 DA 변환한 아날로그 신호 VO2로서 출력한다.
또한, 카운터 CNT가 "b"인 타이밍에 멀티플렉서(16)로부터 디지털 신호 VDAI가 출력되기 시작하면, DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA도 변화된다. 단, 변환 선택 신호 ADEN이 DA 변환을 나타내는 상태(DA active)인 경우에는, 비교 회로(14)의 출력은 소정 레벨(본 실시 형태에서는 H레벨)로 고정되고, 또한, 축차 비교 데이터는 확정 처리되어 있기 때문에, 축차 비교 레지스터(15)로부터 출력되는 디지털 신호 VADO는 변화되지 않는다.
이와 같이, AD/DA 변환 겸용 장치(1)에서는, AD 변환과 DA 변환이 교대로 반복되는 것에 의해, 복수의 아날로그 신호(VIN1∼VINn)의 AD 변환과 복수의 디지털 신호 VDAI의 DA 변환이 행하여진다.
이상, 본 실시 형태의 AD/DA 변환 겸용 장치(1)에 대하여 설명하였다. 전술한 바와 같이, AD/DA 변환 겸용 장치(1)에서는, DA 변환이 행해지고 있는 동안에, 다음으로 AD 변환될 아날로그 신호가 선택되고 있다. 그 때문에, DA 변환이 종료하여 AD 변환을 개시할 때에, 곧 바로 아날로그 신호를 샘플링·유지(홀드)할 수 있다. 따라서, AD 변환 및 DA 변환을 단순하게 직렬적으로 실행하는 경우와 비교하여, AD 변환 및 DA 변환에 필요로 하는 전체 시간을 단축할 수 있다. 그리고, AD 컨버터와 DA 컨버터가 필요한 서보 장치 등에 AD/DA 변환 겸용 장치(1)를 이용함으로써, DA 변환 전용의 DA 컨버터를 설치할 필요가 없어, 회로 규모의 증대를 억제할 수 있다.
또한, 본 실시 형태에서는, 변환 선택 신호 ADEN이 AD 변환을 나타내는 상태(AD active)로 된 후에 아날로그 신호를 샘플링·유지(홀드)하는 것으로 했지만, DA 변환이 행해지고 있는 동안에 아날로그 신호를 샘플링·유지(홀드)하는 것으로 하여도 된다. 마찬가지로, 축차 비교 레지스터(15)에 저장된 디지털 신호 VADO의 초기화에 대하여도, DA 변환이 행해지고 있는 동안에 행하는 것으로 하여도 된다. 이와 같이, 아날로그 신호의 샘플링·유지(홀드)나 축차 비교 레지스터(15)의 초기화를 DA 변환 중에 행함으로써, 처리 시간을 더욱 단축할 수 있게 된다.
또한, AD/DA 변환 겸용 장치(1)에서는, DA 변환이 행해지고 있는 동안에는, 비교 회로(14)로부터 출력되는 비교 신호가 소정 레벨로 고정되고, 또한, 축차 비교 데이터는 확정 처리되어 있다. 그 때문에, DA 컨버터(17)로부터 출력되는 아날로그 신호 VDA가 변화하였다고 해도, 직전의 AD 변환의 결과인 디지털 신호 VADO를 유지할 수 있다. 따라서, DA 변환 중에, 디지털 신호 VADO를 이용하여 처리를 행하는 서보 처리 회로 등에 영향을 주는 경우는 없다.
또한, AD/DA 변환 겸용 장치(1)에서는, 셀렉터(12)에 의해 복수의 아날로그 신호(VIN1∼VINn)를 선택 가능하게 되어 있다. 그리고, DA 변환이 행해지고 있는 동안에, 입력 선택 신호 ADSEL에 따라서, 다음으로 AD 변환되는 아날로그 신호의 출력이 개시된다. 따라서, 서보 처리 장치 등, 복수의 아날로그 신호의 AD 변환이 필요한 장치에 AD/DA 변환 겸용 장치(1)를 이용함으로써, AD 변환 및 DA 변환에 필 요로 하는 전체 시간을 단축할 수 있다.
또한, AD/DA 변환 겸용 장치(1)에서는, 디지털 신호 VDAI를 DA 변환한 아날로그 신호 VDA을 샘플링하여 유지하는 샘플 홀드 회로(19_1∼19_n)가 설치되어 있다. 그리고, AD/DA 변환 겸용 장치(1)에서는, DA 변환된 아날로그 신호 VDA가 샘플 홀드 회로(19_1∼19_n)에 의해 샘플링되고 있는 동안에, 다음으로 AD 변환되는 아날로그 신호를 선택하고 있다. 이에 의해, 아날로그 신호 VDA의 샘플링에 필요한 시간을 유효하게 활용하여, AD 변환 및 DA 변환에 필요로 하는 전체 시간을 단축할 수 있다.
또한, AD/DA 변환 겸용 장치(1)에서는, 셀렉터(18)에 의해, 아날로그 신호 VDA의 출력처를 선택 가능하게 되어 있다. 따라서, DA 변환된 아날로그 신호를 복수의 제어 회로 등에 출력할 필요가 있는 서보 처리 장치 등에의 적용이 가능하게 된다.
또한, 상기 실시예는 본 발명의 이해를 쉽게 하기 위한 것이고, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.
처리 시간을 단축할 수 있는 AD/DA 변환 겸용 장치를 제공할 수 있다.

Claims (4)

  1. AD 변환 또는 DA 변환 중의 어느 한쪽을 선택하는 변환 선택 신호에 기초하여, 아날로그 입력 신호를 AD 변환하여 출력하거나, 디지털 입력 신호를 DA 변환하여 출력하는 AD/DA 변환 겸용 장치로서,
    복수의 아날로그 입력 신호 중에서, 입력 선택 신호에 기초하여 어느 하나의 아날로그 신호를 선택하여 출력하는 입력 신호 선택 회로와,
    상기 입력 신호 선택 회로로부터 출력되는 상기 아날로그 입력 신호를 샘플링하여 유지하는 입력 샘플 홀드 회로와,
    디지털 신호를 아날로그 신호로 변환하여 출력하는 DA 컨버터와,
    상기 입력 샘플 홀드 회로로부터 출력되는 상기 아날로그 입력 신호와, 상기 DA 컨버터로부터 출력되는 상기 아날로그 신호와의 대소 관계를 나타내는 비교 신호를 출력하는 비교 회로와,
    상기 비교 회로로부터 출력되는 상기 비교 신호에 기초하여, 저장되는 디지털 신호의 각 자릿수를 축차적으로 확정하는 축차 비교 레지스터와,
    상기 축차 비교 레지스터에 저장되는 상기 디지털 신호와, 상기 디지털 입력 신호와, 상기 변환 선택 신호가 입력되고, 상기 변환 선택 신호가 AD 변환을 나타내는 경우에는, 상기 축차 비교 레지스터에 저장되는 상기 디지털 신호를 상기 DA 컨버터에 출력하고, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에는, 상기 디지털 입력 신호를 상기 DA 컨버터에 출력하는 선택 회로와,
    상기 변환 선택 신호가 DA 변환을 나타내는 경우에, 상기 입력 선택 신호를 출력하는 제어부
    를 구비하는 것을 특징으로 하는 AD/DA 변환 겸용 장치.
  2. 제1항에 있어서,
    상기 비교 회로는, 상기 변환 선택 신호가 DA 변환을 나타내는 경우에는, 상기 비교 신호를 소정 레벨로 하는 것을 특징으로 하는 AD/DA 변환 겸용 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 변환 선택 신호가 DA 변환을 나타내는 경우에, 상기 DA 컨버터로부터 출력되는 상기 아날로그 신호를 샘플링하여 유지하는 출력 샘플 홀드 회로를 더 구비하고,
    상기 제어부는, 상기 출력 샘플 홀드 회로가 상기 아날로그 신호를 샘플링하고 있는 동안에 상기 입력 선택 신호를 출력하는 것을 특징으로 하는 AD/DA 변환 겸용 장치.
  4. 제3항에 있어서,
    상기 출력 샘플 홀드 회로를 복수 구비하고,
    상기 DA 컨버터로부터 출력되는 상기 아날로그 신호를, 출력 선택 신호에 기초하여 복수의 상기 출력 샘플 홀드 회로 중의 어느 하나에 출력하는 출력 신호 선 택 회로를 더 구비하는 것을 특징으로 하는 AD/DA 변환 겸용 장치.
KR1020070060536A 2006-06-21 2007-06-20 Ａｄ/ｄａ 변환 겸용 장치 KR100884166B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006171793A JP4839139B2 (ja) 2006-06-21 2006-06-21 Ａｄ／ｄａ変換兼用装置
JPJP-P-2006-00171793 2006-06-21

Publications (2)

Publication Number Publication Date
KR20070121550A KR20070121550A (ko) 2007-12-27
KR100884166B1 true KR100884166B1 (ko) 2009-02-17

Family

ID=38873058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070060536A KR100884166B1 (ko) 2006-06-21 2007-06-20 Ａｄ/ｄａ 변환 겸용 장치

Country Status (4)

Country Link
US (1) US7477173B2 (ko)
JP (1) JP4839139B2 (ko)
KR (1) KR100884166B1 (ko)
CN (1) CN101093997B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248289B2 (en) * 2010-08-25 2012-08-21 Texas Instruments Incorporated Power and area efficient interleaved ADC
CN101931407B (zh) * 2010-08-31 2012-11-28 西安交通大学 一种转置型可精确还原信号的模数及数模转换方法
CN101931406B (zh) * 2010-08-31 2013-02-06 西安交通大学 一种转置型模数及数模转换方法
CN102739256B (zh) * 2011-04-13 2015-06-24 财团法人交大思源基金会 N位数字至模拟转换装置
CN113162627A (zh) * 2020-01-22 2021-07-23 瑞昱半导体股份有限公司 通信装置及数字至模拟信号转换电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880002500B1 (ko) * 1986-02-12 1988-11-19 삼성전자 주식회사 16비트용 고속 a/d 콘버터
KR900004199B1 (ko) * 1984-08-21 1990-06-18 파이오니아 가부시끼가이샤 시분할형 a/d· d/a 변환기
JP2003224473A (ja) 2002-01-30 2003-08-08 Ricoh Co Ltd マイクロコントローラ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332651A (en) * 1976-09-07 1978-03-28 Yokogawa Hokushin Electric Corp Analog operation unit
JPH0628339B2 (ja) * 1984-02-29 1994-04-13 富士通株式会社 アナログ・ディジタル変換装置
US5252976A (en) * 1990-07-26 1993-10-12 Fujitsu Limited Sequential comparison type analog-to-digital converter
JPH07147541A (ja) * 1993-11-24 1995-06-06 Mitsubishi Electric Corp 半導体集積回路
JP3642720B2 (ja) 2000-06-30 2005-04-27 富士通株式会社 記憶装置、トラッキング制御方法及びそのトラッキング制御装置
JP3515747B2 (ja) * 2000-09-29 2004-04-05 沖電気工業株式会社 ディジタル・アナログ変換回路
JP3851870B2 (ja) * 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US7289055B2 (en) * 2004-02-05 2007-10-30 Sanyo Electric Co., Ltd. Analog-digital converter with gain adjustment for high-speed operation
JP2006173807A (ja) * 2004-12-13 2006-06-29 Sanyo Electric Co Ltd アナログデジタル変換器
CN100490327C (zh) * 2005-03-29 2009-05-20 上海工业自动化仪表研究所 隔离模数-数模转换电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900004199B1 (ko) * 1984-08-21 1990-06-18 파이오니아 가부시끼가이샤 시분할형 a/d· d/a 변환기
KR880002500B1 (ko) * 1986-02-12 1988-11-19 삼성전자 주식회사 16비트용 고속 a/d 콘버터
JP2003224473A (ja) 2002-01-30 2003-08-08 Ricoh Co Ltd マイクロコントローラ

Also Published As

Publication number Publication date
JP2008005159A (ja) 2008-01-10
US20070296622A1 (en) 2007-12-27
CN101093997A (zh) 2007-12-26
US7477173B2 (en) 2009-01-13
JP4839139B2 (ja) 2011-12-21
KR20070121550A (ko) 2007-12-27
CN101093997B (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
US10110242B2 (en) Interleaving successive approximation analog-to-digital converter with noise shaping
KR101690060B1 (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
KR102103933B1 (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
KR100884166B1 (ko) Ａｄ/ｄａ 변환 겸용 장치
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
KR101644999B1 (ko) 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기
JP2003152541A (ja) 差動入力ａ／ｄ変換器
KR101012684B1 (ko) 1/2 승수 기준 전압을 누적하는 아날로그 디지털 변환기
US6700523B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
JP4478798B2 (ja) オフセット低減機能をもつ巡回型ａ／ｄ変換器、およびオフセット電圧を低減する方法
US7652612B2 (en) Cyclic pipeline analog-to-digital converter
JP5059968B2 (ja) Ａ／ｄ変換装置
JP4975700B2 (ja) Ｄａｃ測定方法および固体撮像装置
JP4589139B2 (ja) パイプライン型アナログ−デジタル変換器
KR20110090669A (ko) 축차근사 레지스터형 아날로그-디지털 변환기
US10566985B2 (en) Method for analog-to-digital conversion of analog input signals
JP4166168B2 (ja) アナログデジタル変換器
WO2010128541A1 (ja) 逐次比較型ａ／ｄ変換装置
JP2006352743A (ja) Ａ／ｄ変換装置
JPH11191736A (ja) デジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee