JPH0628339B2 - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPH0628339B2 JPH0628339B2 JP59035907A JP3590784A JPH0628339B2 JP H0628339 B2 JPH0628339 B2 JP H0628339B2 JP 59035907 A JP59035907 A JP 59035907A JP 3590784 A JP3590784 A JP 3590784A JP H0628339 B2 JPH0628339 B2 JP H0628339B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- output
- conversion
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はアナログ入力信号をディジタル信号に変換する
ことが可能であると共にディジタル信号を変換してアナ
ログ信号として出力することが可能なDA変換モードを有
するアナログ・ディジタル変換装置に関する。
ことが可能であると共にディジタル信号を変換してアナ
ログ信号として出力することが可能なDA変換モードを有
するアナログ・ディジタル変換装置に関する。
アナログ入力信号を対応するディジタル信号に変換する
アナログ・ディジタル（Ａ／Ｄ）変換装置、およびディ
ジタル信号を対応するアナログ信号として出力するディ
ジタル・アナログ（Ｄ／Ａ）変換装置は共に種々の形式
のものが知られている。これは、独立した装置として、
Ａ／Ｄ変換装置若しくはＤ／Ａ変換装置、または両者を
適宜、例えば電子計算機システムに設けて用いている。
アナログ・ディジタル（Ａ／Ｄ）変換装置、およびディ
ジタル信号を対応するアナログ信号として出力するディ
ジタル・アナログ（Ｄ／Ａ）変換装置は共に種々の形式
のものが知られている。これは、独立した装置として、
Ａ／Ｄ変換装置若しくはＤ／Ａ変換装置、または両者を
適宜、例えば電子計算機システムに設けて用いている。
Ａ／Ｄ変換装置またはＤ／Ａ変換装置を独立に設置する
のは、Ａ／Ｄ変換装置とＤ／Ａ変換装置とを独立に作動
させたい場合が多いこと、使用目的が異なるものを一体
化するという設計が従来採られていなかったこと、装置
構成が複雑になる等の要因に基づくものと推察され、Ａ
／Ｄ変換機能とＤ／Ａ変換機能を有する変換装置はこれ
まで無い。
のは、Ａ／Ｄ変換装置とＤ／Ａ変換装置とを独立に作動
させたい場合が多いこと、使用目的が異なるものを一体
化するという設計が従来採られていなかったこと、装置
構成が複雑になる等の要因に基づくものと推察され、Ａ
／Ｄ変換機能とＤ／Ａ変換機能を有する変換装置はこれ
まで無い。
ところが、システムによっては、Ａ／Ｄ変換機能とＤ／
Ａ変換機能のいずれも必要であるが、独立に動作させる
必然性に乏しく、例えば応答性がさ程要求されないよう
な場合、且つ、Ａ／Ｄ変換装置とＤ／Ａ変換装置の両者
を設けずによりシステムを小形、簡素化、ひいては安価
にしたい場合が多い。例えば比較的小規模なシステム、
例えばマイクロコンピュータ応用システム、或いは、後
述するＡ／Ｄ変換装置の精度等を簡便に試験する場合等
にＡ／Ｄ変換機能とＤ／Ａ変換機能の両者を兼ね具えた
装置が要望されている。
Ａ変換機能のいずれも必要であるが、独立に動作させる
必然性に乏しく、例えば応答性がさ程要求されないよう
な場合、且つ、Ａ／Ｄ変換装置とＤ／Ａ変換装置の両者
を設けずによりシステムを小形、簡素化、ひいては安価
にしたい場合が多い。例えば比較的小規模なシステム、
例えばマイクロコンピュータ応用システム、或いは、後
述するＡ／Ｄ変換装置の精度等を簡便に試験する場合等
にＡ／Ｄ変換機能とＤ／Ａ変換機能の両者を兼ね具えた
装置が要望されている。
本発明は、比較的簡単な回路構成および制御手法によ
り、アナログ信号をディジタル信号に変換し得ると共に
ディジタル信号をアナログ信号に変換し得るようにした
アナログ・ディジタル変換装置を提供することを目的と
する。
り、アナログ信号をディジタル信号に変換し得ると共に
ディジタル信号をアナログ信号に変換し得るようにした
アナログ・ディジタル変換装置を提供することを目的と
する。
本発明の第１の形態においては、アナログ入力端子１
と、ディジタル・アナログ変換器７と、前記ディジタル
・アナログ変換器７の出力電圧と前記アナログ入力端子
１からのアナログ入力電圧とを比較する、静電容量51と
インバータ回路52の直列回路を含む比較部51〜53と、前
記インバータ回路の出力に接続され、前記比較部51〜53
の出力に応答して前記ディジタル・アナログ変換器に与
えるディジタル値を変化させる手段６と、外部から前記
ディジタル・アナログ変換器に対してディジタル値を入
力する入力手段12と、第１および第２のタイミングパル
スを交互に発生するタイミング発生器９′と、前記比較
部51〜53の入力端と前記ディジタル・アナログ変換器７
からの出力との接続点と、前記アナログ入力端子１との
間に接続され、アナログ・ディジタル変換時およびディ
ジタル・アナログ変換時または試験時に前記第１のタイ
ミングパルスに応答してオンし、アナログ・ディジタル
変換時には前記アナログ入力端子１からのアナログ入力
電圧を前記比較部51〜53へ供給し、ディジタル・アナロ
グ変換時または試験時には前記ディジタル・アナログ変
換器７の出力を前記アナログ入力端子１へ供給する第１
のスイッチ手段３と、前記タイミング発生器９′に接続
され第１または第２のタイミングパルスを選択する第３
のスイッチ手段11と、前記比較部51〜53の入力端と前記
ディジタル・アナログ変換器７の出力端の間に接続さ
れ、アナログ・ディジタル変換時には前記第１のスイッ
チ手段３がオフしている期間に前記第２のタイミングパ
ルスに応答してオンし、ディジタル・アナログ変換時ま
たは試験時には前記第１のタイミグパルスに応答してオ
ンするように、前記第３のスイッチ手段11により制御さ
れる第２のスイッチ手段４と、前記インバータ回路52の
入力端と出力端との間に並列に接続され、アナログ・デ
ィジタル変換時およびディジタル・アナログ変換時また
は試験時に前記第１のタイミングパルスに応答してオン
する前記比較部51〜53内に設けられた第４のスイッチ手
段53と、前記手段６の出力を受けアナログ・ディジタル
変換時、変換されたディジタル値を出力する出力ゲート
10とを具備することを特徴とするアナログ・ディジタル
変換装置が提供される。
と、ディジタル・アナログ変換器７と、前記ディジタル
・アナログ変換器７の出力電圧と前記アナログ入力端子
１からのアナログ入力電圧とを比較する、静電容量51と
インバータ回路52の直列回路を含む比較部51〜53と、前
記インバータ回路の出力に接続され、前記比較部51〜53
の出力に応答して前記ディジタル・アナログ変換器に与
えるディジタル値を変化させる手段６と、外部から前記
ディジタル・アナログ変換器に対してディジタル値を入
力する入力手段12と、第１および第２のタイミングパル
スを交互に発生するタイミング発生器９′と、前記比較
部51〜53の入力端と前記ディジタル・アナログ変換器７
からの出力との接続点と、前記アナログ入力端子１との
間に接続され、アナログ・ディジタル変換時およびディ
ジタル・アナログ変換時または試験時に前記第１のタイ
ミングパルスに応答してオンし、アナログ・ディジタル
変換時には前記アナログ入力端子１からのアナログ入力
電圧を前記比較部51〜53へ供給し、ディジタル・アナロ
グ変換時または試験時には前記ディジタル・アナログ変
換器７の出力を前記アナログ入力端子１へ供給する第１
のスイッチ手段３と、前記タイミング発生器９′に接続
され第１または第２のタイミングパルスを選択する第３
のスイッチ手段11と、前記比較部51〜53の入力端と前記
ディジタル・アナログ変換器７の出力端の間に接続さ
れ、アナログ・ディジタル変換時には前記第１のスイッ
チ手段３がオフしている期間に前記第２のタイミングパ
ルスに応答してオンし、ディジタル・アナログ変換時ま
たは試験時には前記第１のタイミグパルスに応答してオ
ンするように、前記第３のスイッチ手段11により制御さ
れる第２のスイッチ手段４と、前記インバータ回路52の
入力端と出力端との間に並列に接続され、アナログ・デ
ィジタル変換時およびディジタル・アナログ変換時また
は試験時に前記第１のタイミングパルスに応答してオン
する前記比較部51〜53内に設けられた第４のスイッチ手
段53と、前記手段６の出力を受けアナログ・ディジタル
変換時、変換されたディジタル値を出力する出力ゲート
10とを具備することを特徴とするアナログ・ディジタル
変換装置が提供される。
本発明の第２の形態においては、アナログ入力端子１
と、ディジタル・アナログ変換器７と、前記アナログ入
力端子１からのアナログ入力電圧を保持するサンプルホ
ルダ８と、前記サンプルホルダ８の出力と前記ディジタ
ル・アナログ変換器７の出力を比較する比較器５と、前
記比較器５の出力に応答して前記ディジタル・アナログ
変換器７に与えるディジタル値を変化させる手段６と、
外部から前記ディジタル・アナログ変換器７に対してデ
ィジタル値を入力する入力手段12′と、第１および第２
のタイミングパルスを交互に発生するタイミング発生器
９′と、前記サンプルホルダ８の入力端と前記アナログ
入力端子１との間に接続され、アナログ・ディジタル変
換時およびディジタル・アナログ変換時または試験時に
は前記第１のタイミングパルスに応答してオンし、アナ
ログ・ディジタル変換時には前記アナログ入力端子１か
らのアナログ入力電圧を前記サンプルホルダ８へ供給
し、ディジタル・アナログ変換時または試験時には前記
ディジタル・アナログ変換器７の出力を前記アナログ入
力端子１へ供給する第１のスイッチ手段３と、前記タイ
ンミング発生器９′に接続され前記第１または第２のタ
イミングパルスを選択する第３のスイッチ手段11と、前
記比較器５の一方の入力端子と前記ディジタル・アナロ
グ変換器７の出力端の間に接続され、アナログ・ディジ
タル変換時には前記第１のスイッチ手段３がオフしてい
る期間に前記第２のタインミングパルスに応答してオン
し、ディジタル・アナログ変換時または試験時には前記
第１のタイミングパルスに応答してオンするように前記
第３のスイッチ手段11により制御される第２のスイッチ
手段４と、前記サンプルホルダ８の入力端と前記比較器
５の一方の入力端子との間に接続され、アナログ・ディ
ジタル変換時には開放され、ディジタル・アナログ変換
時または試験時に前記第１のタイミングパルスに応答し
てオンする、第５のスイッチ手段14により制御される第
４のスイッチ手段13と、前記手段６の出力を受けアナロ
グ・ディジタル変換時、変換されたディジタル値を出力
する出力ゲート10とを具備することを特徴とするアナロ
グ・ディジタル変換装置が提供される。
と、ディジタル・アナログ変換器７と、前記アナログ入
力端子１からのアナログ入力電圧を保持するサンプルホ
ルダ８と、前記サンプルホルダ８の出力と前記ディジタ
ル・アナログ変換器７の出力を比較する比較器５と、前
記比較器５の出力に応答して前記ディジタル・アナログ
変換器７に与えるディジタル値を変化させる手段６と、
外部から前記ディジタル・アナログ変換器７に対してデ
ィジタル値を入力する入力手段12′と、第１および第２
のタイミングパルスを交互に発生するタイミング発生器
９′と、前記サンプルホルダ８の入力端と前記アナログ
入力端子１との間に接続され、アナログ・ディジタル変
換時およびディジタル・アナログ変換時または試験時に
は前記第１のタイミングパルスに応答してオンし、アナ
ログ・ディジタル変換時には前記アナログ入力端子１か
らのアナログ入力電圧を前記サンプルホルダ８へ供給
し、ディジタル・アナログ変換時または試験時には前記
ディジタル・アナログ変換器７の出力を前記アナログ入
力端子１へ供給する第１のスイッチ手段３と、前記タイ
ンミング発生器９′に接続され前記第１または第２のタ
イミングパルスを選択する第３のスイッチ手段11と、前
記比較器５の一方の入力端子と前記ディジタル・アナロ
グ変換器７の出力端の間に接続され、アナログ・ディジ
タル変換時には前記第１のスイッチ手段３がオフしてい
る期間に前記第２のタインミングパルスに応答してオン
し、ディジタル・アナログ変換時または試験時には前記
第１のタイミングパルスに応答してオンするように前記
第３のスイッチ手段11により制御される第２のスイッチ
手段４と、前記サンプルホルダ８の入力端と前記比較器
５の一方の入力端子との間に接続され、アナログ・ディ
ジタル変換時には開放され、ディジタル・アナログ変換
時または試験時に前記第１のタイミングパルスに応答し
てオンする、第５のスイッチ手段14により制御される第
４のスイッチ手段13と、前記手段６の出力を受けアナロ
グ・ディジタル変換時、変換されたディジタル値を出力
する出力ゲート10とを具備することを特徴とするアナロ
グ・ディジタル変換装置が提供される。
以下本発明の実施例を述べるに際して、本発明のアナロ
グ・ディジタル変換装置がいかに容易に実現されるかを
明瞭にするために、従来の一例として逐次変換形のＡ／
Ｄ変換装置について述べる。
グ・ディジタル変換装置がいかに容易に実現されるかを
明瞭にするために、従来の一例として逐次変換形のＡ／
Ｄ変換装置について述べる。
第１図に従来の逐次変換形Ａ／Ｄ変換装置の回路図を示
す。第１図のＡ／Ｄ変換装置はアナログ入力信号が入力
される端子１，１′，…，１ｎ、アナログ入力信号の任
意の１つを選択するマルチプレクサ２、コンパレータ
５、レジスタ６およびＤ／Ａコンバータ７を具備してい
る。またＡ／Ｄ変換装置は、タイミング信号発生器９お
よびＡ／Ｄ変換された結果を出力する出力ゲート回路10
を具備している。コンパレータ５はMOS トランジスタ
３，４、キャパシタ51、インバータ52及びMOS トランジ
スタ53が図示の如く接続されて構成されている。
す。第１図のＡ／Ｄ変換装置はアナログ入力信号が入力
される端子１，１′，…，１ｎ、アナログ入力信号の任
意の１つを選択するマルチプレクサ２、コンパレータ
５、レジスタ６およびＤ／Ａコンバータ７を具備してい
る。またＡ／Ｄ変換装置は、タイミング信号発生器９お
よびＡ／Ｄ変換された結果を出力する出力ゲート回路10
を具備している。コンパレータ５はMOS トランジスタ
３，４、キャパシタ51、インバータ52及びMOS トランジ
スタ53が図示の如く接続されて構成されている。
第１図の図示のＡ／Ｄ変換装置の動作について下記に述
べる。マルチプレクサ２を介して端子１のアナログ入力
が選択されると、第２図（ｂ）に図示の如く、タイミン
グ発生器９からの制御パルスφＡにより第１のスイッチ
ング素子３がターンオンされ、コンパレータ５の一方の
端子に印加される。このサンプルホールド期間ＴＳの
後、タイミング発生器９から第２図（ｃ）に図示のタイ
ミングで制御パルスφＢが第２のスイッチング素子４に
印加され第２のスイッチング素子４が比較期間ＴＣ（第
２図（ａ））の間ターンオンされＤ／Ａコンバータの出
力と入力と１回の比較動作が行われる。
べる。マルチプレクサ２を介して端子１のアナログ入力
が選択されると、第２図（ｂ）に図示の如く、タイミン
グ発生器９からの制御パルスφＡにより第１のスイッチ
ング素子３がターンオンされ、コンパレータ５の一方の
端子に印加される。このサンプルホールド期間ＴＳの
後、タイミング発生器９から第２図（ｃ）に図示のタイ
ミングで制御パルスφＢが第２のスイッチング素子４に
印加され第２のスイッチング素子４が比較期間ＴＣ（第
２図（ａ））の間ターンオンされＤ／Ａコンバータの出
力と入力と１回の比較動作が行われる。
レジスタ６には、Ｄ／Ａから の電圧が出力されるようなディジタル値がセットされ
る。
る。
コンパレータ５は上述のサンプルホールド値と、Ｄ／Ａ
コンバータ７からの出力の大小比較を行う。レジスタ６
内のディジタル値は、コンパレータ５の出力に応じてMS
B からLSB へ１ビットづつ変えられ、そのたび比較動作
がなされる。このような比較が反覆され、そしてＤ／Ａ
出力とアナログ入力が最も近くなった時点で、上記アナ
ログ入力信号に応じたディジタル値がレジスタ６から出
力ゲート回路10にタイミング発生器９からの所定タイミ
ング信号に応答して転送され、Ａ／Ｄ変換された結果が
得られる。
コンバータ７からの出力の大小比較を行う。レジスタ６
内のディジタル値は、コンパレータ５の出力に応じてMS
B からLSB へ１ビットづつ変えられ、そのたび比較動作
がなされる。このような比較が反覆され、そしてＤ／Ａ
出力とアナログ入力が最も近くなった時点で、上記アナ
ログ入力信号に応じたディジタル値がレジスタ６から出
力ゲート回路10にタイミング発生器９からの所定タイミ
ング信号に応答して転送され、Ａ／Ｄ変換された結果が
得られる。
ここで、上述のようにφＡとφＢを同一のタイミングと
しないのは、スイッチング素子３，４が同タイミングで
オンされると、Ｄ／Ａコンバータ７の出力が入力端子１
へ出力されてしまうからである。
しないのは、スイッチング素子３，４が同タイミングで
オンされると、Ｄ／Ａコンバータ７の出力が入力端子１
へ出力されてしまうからである。
次に本発明の一実施例のアナログ・ディジタル（Ａ／
Ｄ）変換装置について第３図を参照して述べる。
Ｄ）変換装置について第３図を参照して述べる。
第３図の図示の変換装置は、上述した第１図の図示のＡ
／Ｄ変換装置に対し、変換モード切換手段としてのスイ
ッチ11（第３のスイッチ手段）およびレジスタ６を介し
てＤ／Ａコンバータ７に所定の値を設定する設定器12が
付加されている。
／Ｄ変換装置に対し、変換モード切換手段としてのスイ
ッチ11（第３のスイッチ手段）およびレジスタ６を介し
てＤ／Ａコンバータ７に所定の値を設定する設定器12が
付加されている。
第３図の図示の変換装置の動作を説明する。
先ずＡ／Ｄ変換装置として使用する場合は、図示しない
制御回路からの信号によりスイッチ11を第３図に図示の
実線の位置にしておく。これによりトランジスタ３のゲ
ートには第２図（ｂ）に図示のφＡ（第１のタイミング
パルス）、トランジスタ４のゲートには第２図（ｃ）に
図示のφＢ（第２のタイミングパルス）が印加されるか
ら、第１図に図示の場合と同様にＡ／Ｄ変換される。
制御回路からの信号によりスイッチ11を第３図に図示の
実線の位置にしておく。これによりトランジスタ３のゲ
ートには第２図（ｂ）に図示のφＡ（第１のタイミング
パルス）、トランジスタ４のゲートには第２図（ｃ）に
図示のφＢ（第２のタイミングパルス）が印加されるか
ら、第１図に図示の場合と同様にＡ／Ｄ変換される。
次にＤ／Ａ変換装置として使用する場合について述べ
る。先ず出力したいアナログ出力に相当するディジタル
値を設定器12に設定する。設定器12に設定された値はレ
ジスタ６を介してＤ／Ａコンバータ７に印加され、例え
ばＲ−２Ｒラダー回路構成となっているＤ／Ａコンバー
タ７の所望の抵抗を選択しＤ／Ａコンバータ７から対応
するアナログ出力が出力される。
る。先ず出力したいアナログ出力に相当するディジタル
値を設定器12に設定する。設定器12に設定された値はレ
ジスタ６を介してＤ／Ａコンバータ７に印加され、例え
ばＲ−２Ｒラダー回路構成となっているＤ／Ａコンバー
タ７の所望の抵抗を選択しＤ／Ａコンバータ７から対応
するアナログ出力が出力される。
一方、マルチプレクサ２は要求された出力端子の１つ、
例えば１′を選択する。次いで、スイッチ11が第３図の
破線の位置に切換えられる。クロックφＡがトランジス
タ３及び４のゲートに同時に印加されると、トランジス
タ３，４がオンになり、Ｄ／Ａコンバータ７の上記アナ
ログ出力がトランジスタ４，３、マルチプレクサ２を介
して端子１′に出力される。比較器５′はその比較部と
してキャパシタ51、インバータ52、MOS トランジスタ53
（第４のスイッチ手段）を具備する。
例えば１′を選択する。次いで、スイッチ11が第３図の
破線の位置に切換えられる。クロックφＡがトランジス
タ３及び４のゲートに同時に印加されると、トランジス
タ３，４がオンになり、Ｄ／Ａコンバータ７の上記アナ
ログ出力がトランジスタ４，３、マルチプレクサ２を介
して端子１′に出力される。比較器５′はその比較部と
してキャパシタ51、インバータ52、MOS トランジスタ53
（第４のスイッチ手段）を具備する。
Ｄ／Ａコンバータ７は、２進の設定値に対して抵抗が選
択されて選択された抵抗に相当する電圧を出力するにす
ぎないからこの動作は迅速であり、第２図に図示のφＡ
がオンである時間で充分である。従って、第２図に図示
の比較のための期間ＴＣは必要としない。アナログ出力
を所定の期間継続して出力しておきたい場合は、期間Ｔ
Ｓを長くとればよい。
択されて選択された抵抗に相当する電圧を出力するにす
ぎないからこの動作は迅速であり、第２図に図示のφＡ
がオンである時間で充分である。従って、第２図に図示
の比較のための期間ＴＣは必要としない。アナログ出力
を所定の期間継続して出力しておきたい場合は、期間Ｔ
Ｓを長くとればよい。
この出力は、外部の制御用信号として用いることができ
る。また、一般にＡ／Ｄ変換装置の精度を左右する要素
としてはＤ／Ａコンバータの精度に依存することが多い
から、この出力を測定してＡ／Ｄ変換装置の精度評価に
用いることができる。
る。また、一般にＡ／Ｄ変換装置の精度を左右する要素
としてはＤ／Ａコンバータの精度に依存することが多い
から、この出力を測定してＡ／Ｄ変換装置の精度評価に
用いることができる。
この実施例におけるＡ／Ｄ変換装置の精度の評価につい
て補足して説明する。まず、精度の重要なきめてとなる
Ｄ／Ａコンバータ７の出力をＡ／Ｄ変換装置の外部で直
接観測できるように取り出す。このため、入力手段（設
定器）12で値を設定しておき、Ｄ／Ａコンバータ７から
の出力がスイッチ４を通り、さらにスイッチ３を通っ
て、マルチプレクサによって選択されたアナログ端子
１，１′，…，１ｎに出力される。スイッチ３とスイッ
チ４の制御信号が第２図のタイミングのままだと同時に
はオンしないので、スイッチ４の制御信号をφＡに切り
換えて、スイッチ３と同時にオンさせる期間（φＡが高
レベル期間）を設ける。φＡが高レベルの期間、Ｄ／Ａ
コンバータ７の出力が外部に出力される。
て補足して説明する。まず、精度の重要なきめてとなる
Ｄ／Ａコンバータ７の出力をＡ／Ｄ変換装置の外部で直
接観測できるように取り出す。このため、入力手段（設
定器）12で値を設定しておき、Ｄ／Ａコンバータ７から
の出力がスイッチ４を通り、さらにスイッチ３を通っ
て、マルチプレクサによって選択されたアナログ端子
１，１′，…，１ｎに出力される。スイッチ３とスイッ
チ４の制御信号が第２図のタイミングのままだと同時に
はオンしないので、スイッチ４の制御信号をφＡに切り
換えて、スイッチ３と同時にオンさせる期間（φＡが高
レベル期間）を設ける。φＡが高レベルの期間、Ｄ／Ａ
コンバータ７の出力が外部に出力される。
尚、端子１，１′，…，１ｎはいずれをアナログ入力用
又はアナログ出力用としても良い。
又はアナログ出力用としても良い。
次に本発明の他の実施例としてのアナログ・ディジタル
変換装置について第４図を参照して述べる。
変換装置について第４図を参照して述べる。
第４図に図示の変換装置は、上述した第１図に図示のＡ
／Ｄ変換装置に対し、オペレーショナルアンプ５および
サンプルホルダ８を設け、変換形態切換手段としてスイ
ッチ11（第３のスイッチ手段）、14（第５のスイッチ手
段）及びスイッチング素子13（第４のスイッチ手段）を
設け、さらにＤ／Ａコンバータ７に所定の値を設定する
設定器12′、および出力端子１′を設けている。この実
施例では、設定器12′をレジスタ６を介さずに直接Ｄ／
Ａコンバータに接続させている。
／Ｄ変換装置に対し、オペレーショナルアンプ５および
サンプルホルダ８を設け、変換形態切換手段としてスイ
ッチ11（第３のスイッチ手段）、14（第５のスイッチ手
段）及びスイッチング素子13（第４のスイッチ手段）を
設け、さらにＤ／Ａコンバータ７に所定の値を設定する
設定器12′、および出力端子１′を設けている。この実
施例では、設定器12′をレジスタ６を介さずに直接Ｄ／
Ａコンバータに接続させている。
第４図に図示の変換装置の動作を説明する。
先ずＡ／Ｄ変換装置として使用する場合は、Ａ／Ｄ変換
モードとして、スイッチ11を第４図に図示の実線の位置
にし、スイッチ14は開としておく。またディジタル設定
器12′の出力は零として、前述のレジスタ６からの信号
がＤ／Ａコンバータ７に印加されるようにしておく。こ
の状態において、マルチプレクサ２により端子１に印加
されたアナログ入力を選択すれば、前述の制御信号
φＡ，φＢ（第２図（ａ），（ｂ））の動作に応じて前
述の如くアナログ入力信号に応じたディジタル信号が得
られる。スイッチング素子13はオフ状態とされているか
ら、Ｄ／Ａコンバータ７の出力がサンプルホールド値に
影響を与えることはない。
モードとして、スイッチ11を第４図に図示の実線の位置
にし、スイッチ14は開としておく。またディジタル設定
器12′の出力は零として、前述のレジスタ６からの信号
がＤ／Ａコンバータ７に印加されるようにしておく。こ
の状態において、マルチプレクサ２により端子１に印加
されたアナログ入力を選択すれば、前述の制御信号
φＡ，φＢ（第２図（ａ），（ｂ））の動作に応じて前
述の如くアナログ入力信号に応じたディジタル信号が得
られる。スイッチング素子13はオフ状態とされているか
ら、Ｄ／Ａコンバータ７の出力がサンプルホールド値に
影響を与えることはない。
次にＤ／Ａ変換装置として使用する場合について述べ
る。Ｄ／Ａ変換モードにおいては、スイッチ11を破線の
状態とし、スイッチ14を閉じる。スイッチング素子３，
４，13に同じ制御信号φＡが印加され、この制御信号φ
Ａのタイミングに同期してスイッチング素子３，４，13
がターンオンされる。この場合、マルチプレクサ２は出
力端子１′を選択しておく。これにより、Ｄ／Ａコンバ
ータ７の出力がスイッチング素子４，13，３、マルチプ
レクサ２を介して出力端子１′に出力される経路が形成
される。この状態において、出力しようとする値を設定
器12′に設定し、設定値に相当するアナログ信号がＤ／
Ａコンバータ７から出力され、出力端子１′に出力され
る。
る。Ｄ／Ａ変換モードにおいては、スイッチ11を破線の
状態とし、スイッチ14を閉じる。スイッチング素子３，
４，13に同じ制御信号φＡが印加され、この制御信号φ
Ａのタイミングに同期してスイッチング素子３，４，13
がターンオンされる。この場合、マルチプレクサ２は出
力端子１′を選択しておく。これにより、Ｄ／Ａコンバ
ータ７の出力がスイッチング素子４，13，３、マルチプ
レクサ２を介して出力端子１′に出力される経路が形成
される。この状態において、出力しようとする値を設定
器12′に設定し、設定値に相当するアナログ信号がＤ／
Ａコンバータ７から出力され、出力端子１′に出力され
る。
すなわち、Ｄ／Ａコンバータ７の出力を外部に出すため
に、スイッチ４、スイッチ13、スイッチ３、マルチプレ
クサ、アナログ端子を経路を設ける。そのためにはスイ
ッチ４，13，３を同時にオンさせる必要があるので、ス
イッチ３の制御信号はφＡのままとし、スイッチ13の制
御信号をφＡに接続し、スイッチ４の制御信号を破線側
のφＡに切り換える。これにより、スイッチ４，13，３
は全て同じ信号で制御されるのでφＡが高レベルの期間
に同時にオンし、Ｄ／Ａコンバータ７の出力が外部に出
力される。
に、スイッチ４、スイッチ13、スイッチ３、マルチプレ
クサ、アナログ端子を経路を設ける。そのためにはスイ
ッチ４，13，３を同時にオンさせる必要があるので、ス
イッチ３の制御信号はφＡのままとし、スイッチ13の制
御信号をφＡに接続し、スイッチ４の制御信号を破線側
のφＡに切り換える。これにより、スイッチ４，13，３
は全て同じ信号で制御されるのでφＡが高レベルの期間
に同時にオンし、Ｄ／Ａコンバータ７の出力が外部に出
力される。
このように第４図の変換装置がＡ／Ｄ、またはＤ／Ａの
いずれにも使用可能であり、Ｄ／Ａ変換器として用いた
場合、制御出力に用いることが可能であるのは、第３図
に図示の変換装置と同様である。
いずれにも使用可能であり、Ｄ／Ａ変換器として用いた
場合、制御出力に用いることが可能であるのは、第３図
に図示の変換装置と同様である。
上述の装置の他の用途を下記に述べる。これは、主とし
てＡ／Ｄ変換装置としての試験または評価を簡便にする
ためＤ／Ａモードを有したＡ／Ｄ変換装置とも称せられ
るものである。
てＡ／Ｄ変換装置としての試験または評価を簡便にする
ためＤ／Ａモードを有したＡ／Ｄ変換装置とも称せられ
るものである。
Ａ／Ｄ変換装置として作動させる場合は、前述の通りで
あるから説明を省略する。
あるから説明を省略する。
次にＡ／Ｄ変換装置としての試験または評価を行う場合
について述べる。この場合、端子１には入力信号は印加
されないものとし、スイッチ11を破線の位置にする。
について述べる。この場合、端子１には入力信号は印加
されないものとし、スイッチ11を破線の位置にする。
評価すべき設定値を設定器12から設定しＤ／Ａコンバー
タ７に与えると、設定値に相当するアナログ出力が得ら
れるが、この信号が制御信号φＡのタイミングでスイッ
チング素子４，13を介してサンプルホルダ８でサンプル
ホールドされる。
タ７に与えると、設定値に相当するアナログ出力が得ら
れるが、この信号が制御信号φＡのタイミングでスイッ
チング素子４，13を介してサンプルホルダ８でサンプル
ホールドされる。
次いでスイッチ11を実線の位置に戻す。これによりＡ／
Ｄ変換モードで作動し、Ｄ／Ａコンバータ７にクロック
パルスを与え、上記サンプルホールド値に対し一致する
ディジタル値をレジスタ６に得る。
Ｄ変換モードで作動し、Ｄ／Ａコンバータ７にクロック
パルスを与え、上記サンプルホールド値に対し一致する
ディジタル値をレジスタ６に得る。
上記説明を補足する。まず入力手段（設定器）12′でＤ
／Ａコンバータ７にディジタル値を設定する。するとＤ
／Ａコンバータ７から電圧が出力されるので、それをス
イッチ４、スイッチ13の経路でサンプルホルダ８に値を
記憶させる。そのためにスイッチ11を破線側のφＡに切
り換え、且つスイッチ14をオンさせる。するとφＡが高
レベルの期間にＤ／Ａコンバータ７からの電圧がサンプ
ルホルダ８に記憶される。同時にスイッチ３もオンし、
アナログ端子１，１′，…，１ｎを開放にしておく。次
にスイッチ14はオフさせ、スイッチ11は実線側のφＢに
切り換えて、サンプルホルダ８で記憶した電圧をもとに
比較動作を開始する。これ以降の動作は通常のＡ／Ｄ変
換の動作と同様である。
／Ａコンバータ７にディジタル値を設定する。するとＤ
／Ａコンバータ７から電圧が出力されるので、それをス
イッチ４、スイッチ13の経路でサンプルホルダ８に値を
記憶させる。そのためにスイッチ11を破線側のφＡに切
り換え、且つスイッチ14をオンさせる。するとφＡが高
レベルの期間にＤ／Ａコンバータ７からの電圧がサンプ
ルホルダ８に記憶される。同時にスイッチ３もオンし、
アナログ端子１，１′，…，１ｎを開放にしておく。次
にスイッチ14はオフさせ、スイッチ11は実線側のφＢに
切り換えて、サンプルホルダ８で記憶した電圧をもとに
比較動作を開始する。これ以降の動作は通常のＡ／Ｄ変
換の動作と同様である。
以上のように行えば、Ｄ／Ａコンバータ７からはサンプ
ルホールドされた同じ条件で一定の出力がコンパレータ
５に与えられるから、コンパレータ５、レジスタ６の系
統の試験又は評価を簡便に行うことができる。
ルホールドされた同じ条件で一定の出力がコンパレータ
５に与えられるから、コンパレータ５、レジスタ６の系
統の試験又は評価を簡便に行うことができる。
この試験又は評価は第３図に図示の変換装置においても
前述したものと同様である。
前述したものと同様である。
第３図及び第４図に図示の変換装置において、出力端子
１′には短時間のみアナログ出力が出力されるので、信
号を維持させる必要がある場合は、例えば積分器を外部
に設ける等の対策が望ましい。この観点からは、Ｄ／Ａ
変換装置として用いる場合は、動作が迅速であるから、
絶対量として出力するよりもむしろ正負のインクリメン
タルな出力の形態で出力するのが望ましい。
１′には短時間のみアナログ出力が出力されるので、信
号を維持させる必要がある場合は、例えば積分器を外部
に設ける等の対策が望ましい。この観点からは、Ｄ／Ａ
変換装置として用いる場合は、動作が迅速であるから、
絶対量として出力するよりもむしろ正負のインクリメン
タルな出力の形態で出力するのが望ましい。
利用上の注意についても付言したが、以上の如く、第３
図および第４図の装置はＡ／Ｄ変換、Ｄ／Ａ変換のいず
れにも使用することができる。
図および第４図の装置はＡ／Ｄ変換、Ｄ／Ａ変換のいず
れにも使用することができる。
以上の実施例においては逐次比較形のＡ／Ｄ変換装置を
利用したＡ／Ｄ，Ｄ／Ａ相互変換装置について述べた
が、Ｄ／Ａコンバータを内蔵する他のＡ／Ｄ変換装置、
例えばカウンタ形Ａ／Ｄ変換装置についても上記同様、
比較的容易、且つ簡潔な回路で、Ａ／Ｄ変換装置を、相
互変換装置にすることが可能となる。
利用したＡ／Ｄ，Ｄ／Ａ相互変換装置について述べた
が、Ｄ／Ａコンバータを内蔵する他のＡ／Ｄ変換装置、
例えばカウンタ形Ａ／Ｄ変換装置についても上記同様、
比較的容易、且つ簡潔な回路で、Ａ／Ｄ変換装置を、相
互変換装置にすることが可能となる。
以上に述べたように本発明によれば、Ｄ／Ａコンバータ
を内蔵するＡ／Ｄ変換装置に若干の回路素子を付加し動
作形態を若干変更するのみで、アナログ入力信号をディ
ジタル信号に変換し得ると共に、ディジタル信号を変換
して相当するアナログ出力信号を出力することができ
る。
を内蔵するＡ／Ｄ変換装置に若干の回路素子を付加し動
作形態を若干変更するのみで、アナログ入力信号をディ
ジタル信号に変換し得ると共に、ディジタル信号を変換
して相当するアナログ出力信号を出力することができ
る。
また本発明によれば、当該装置の試験を簡潔かつ短時間
で行うことができる。
で行うことができる。
第１図はＤ／Ａコンバータを内蔵するＡ／Ｄ変換装置の
回路図、 第２図は第１図装置のＡ／Ｄ変換動作を説明するタイミ
ング図、 第３図は本発明の実施例としてのアナログ・ディジタル
変換装置の回路図、第４図は本発明の他の実施例として
のアナログ・ディジタル変換装置の回路図、である。 （符号の説明） １……端子、２……マルチプレクサ、 ３，４……スイッチング素子、 ５……コンパレータ、６……レジスタ、 ７……Ｄ／Ａコンバータ、 ８……サンプルホルダ、 ９，９′……タイミング発生器、 10……出力ゲート、11……スイッチ、 12，12′……設定器、13……スイッチング素子、 14……スイッチ。
回路図、 第２図は第１図装置のＡ／Ｄ変換動作を説明するタイミ
ング図、 第３図は本発明の実施例としてのアナログ・ディジタル
変換装置の回路図、第４図は本発明の他の実施例として
のアナログ・ディジタル変換装置の回路図、である。 （符号の説明） １……端子、２……マルチプレクサ、 ３，４……スイッチング素子、 ５……コンパレータ、６……レジスタ、 ７……Ｄ／Ａコンバータ、 ８……サンプルホルダ、 ９，９′……タイミング発生器、 10……出力ゲート、11……スイッチ、 12，12′……設定器、13……スイッチング素子、 14……スイッチ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 仁 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭57−65923（ＪＰ，Ａ) 特開 昭54−151367（ＪＰ，Ａ) 特開 昭58−205332（ＪＰ，Ａ)
Claims (2)
- 【請求項１】アナログ入力端子（１）と、 ディジタル・アナログ変換器（７）と、 前記ディジタル・アナログ変換器（７）の出力電圧と前
記アナログ入力端子（１）からのアナログ入力電圧とを
比較する、静電容量（51）とインバータ回路（52）の直
列回路を含む比較部（51〜53）と、 前記インバータ回路の出力に接続され、前記比較部（51
〜53）の出力に応答して前記ディジタル・アナログ変換
器に与えるディジタル値を変化させる手段（６）と、 外部から前記ディジタル・アナログ変換器に対してディ
ジタル値を入力する入力手段（12）と、 第１および第２のタイミングパルスを交互に発生するタ
イミング発生器（９′）と、 前記比較部（51〜53）の入力端と前記ディジタル・アナ
ログ変換器（７）からの出力との接続点と、前記アナロ
グ入力端子（１）との間に接続され、アナログ・ディジ
タル変換時およびディジタル・アナログ変換時または試
験時に前記第１のタイミングパルスに応答してオンし、
アナログ・ディジタル変換時には前記アナログ入力端子
（１）からのアナログ入力電圧を前記比較部（51〜53）
へ供給し、ディジタル・アナログ変換時または試験時に
は前記ディジタル・アナログ変換器（７）の出力を前記
アナログ入力端子（１）へ供給する第１のスイッチ手段
（３）と、 前記タイミング発生器（９′）に接続され第１または第
２のタイミングパルスを選択する第３のスイッチ手段
（11）と、 前記比較部（51〜53）の入力端と前記ディジタル・アナ
ログ変換器（７）の出力端の間に接続され、アナログ・
ディジタル変換時には前記第１のスイッチ手段（３）が
オフしている期間に前記第２のタイミングパルスに応答
してオンし、ディジタル・アナログ変換時または試験時
には前記第１のタイミングパルスに応答してオンするよ
うに、前記第３のスイッチ手段（11）により制御される
第２のスイッチ手段（４）と、 前記インバータ回路（52）の入力端と出力端との間に並
列に接続され、アナログ・ディジタル変換時およびディ
ジタル・アナログ変換時または試験時に前記第１のタイ
ミングパルスに応答してオンする前記比較部（51〜53）
内に設けられた第４のスイッチ手段（53）と、 前記手段（６）の出力を受けアナログ・ディジタル変換
時、変換されたディジタル値を出力する出力ゲート（1
0）とを具備することを特徴とするアナログ・ディジタ
ル変換装置。 - 【請求項２】アナログ入力端子（１）と、 ディジタル・アナログ変換器（７）と、 前記アナログ入力端子（１）からのアナログ入力電圧を
保持するサンプルホルダ（８）と、 前記サンプルホルダ（８）の出力と前記ディジタル・ア
ナログ変換器（７）の出力を比較する比較器（５）と、 前記比較器（５）の出力に応答して前記ディジタル・ア
ナログ変換器（７）に与えるディジタル値を変化させる
手段（６）と、 外部から前記ディジタル・アナログ変換器（７）に対し
てディジタル値を入力する入力手段（12′）と、 第１および第２のタイミングパルスを交互に発生するタ
イミング発生器（９′）と、 前記サンプルホルダ（８）の入力端と前記アナログ入力
端子（１）との間に接続され、アナログ・ディジタル変
換時およびディジタル・アナログ変換時または試験時に
は前記第１のタイミングパルスに応答してオンし、アナ
ログ・ディジタル変換時には前記アナログ入力端子
（１）からのアナログ入力電圧を前記サンプルホルダ
（８）へ供給し、ディジタル・アナログ変換時または試
験時には前記ディジタル・アナログ変換器（７）の出力
を前記アナログ入力端子（１）へ供給する第１のスイッ
チ手段（３）と、 前記タイミング発生器（９′）に接続され前記第１また
は第２のタイミングパルスを選択する第３のスイッチ手
段（11）と、 前記比較器（５）の一方の入力端子と前記ディジタル・
アナログ変換器（７）の出力端の間に接続され、アナロ
グ・ディジタル変換時には前記第１のスイッチ手段
（３）がオフしている期間に前記第２のタイミングパル
スに応答してオンし、ディジタル・アナログ変換時また
は試験時には前記第１のタイミングパルスに応答してオ
ンするように前記第３のスイッチ手段（11）により制御
される第２のスイッチ手段（４）と、 前記サンプルホルダ（８）の入力端と前記比較器（５）
の一方の入力端子との間に接続され、アナログ・ディジ
タル変換時には開放され、ディジタル・アナログ変換時
または試験時に前記第１のタイミングパルスに応答して
オンする、第５のスイッチ手段（14）により制御される
第４のスイッチ手段（13）と、 前記手段（６）の出力を受けアナログ・ディジタル変換
時、変換されたディジタル値を出力する出力ゲート（1
0）とを具備することを特徴とするアナログ・ディジタ
ル変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035907A JPH0628339B2 (ja) | 1984-02-29 | 1984-02-29 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035907A JPH0628339B2 (ja) | 1984-02-29 | 1984-02-29 | アナログ・ディジタル変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60182220A JPS60182220A (ja) | 1985-09-17 |
| JPH0628339B2 true JPH0628339B2 (ja) | 1994-04-13 |
Family
ID=12455097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035907A Expired - Lifetime JPH0628339B2 (ja) | 1984-02-29 | 1984-02-29 | アナログ・ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0628339B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8344929B2 (en) | 2010-04-15 | 2013-01-01 | Denso Corporation | A/D converter device and signal processing unit |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124624A (ja) * | 1986-11-13 | 1988-05-28 | Sanyo Electric Co Ltd | 逐次比較形ａｄ変換器 |
| JP2725424B2 (ja) * | 1990-01-31 | 1998-03-11 | 三菱電機株式会社 | アナログディジタル変換器 |
| JP4839139B2 (ja) * | 2006-06-21 | 2011-12-21 | オンセミコンダクター・トレーディング・リミテッド | Ａｄ／ｄａ変換兼用装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54151367A (en) * | 1978-05-20 | 1979-11-28 | Toshiba Corp | Signal converter |
| JPS5765923A (en) * | 1980-10-13 | 1982-04-21 | Matsushita Electric Ind Co Ltd | Code converting device |
| JPS58205332A (ja) * | 1982-05-25 | 1983-11-30 | Nec Ic Microcomput Syst Ltd | アナログ・デジタル・コンバ−タ |
-
1984
- 1984-02-29 JP JP59035907A patent/JPH0628339B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8344929B2 (en) | 2010-04-15 | 2013-01-01 | Denso Corporation | A/D converter device and signal processing unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60182220A (ja) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0698315B1 (en) | Algorithmic a/d converter with digitally calibrated output | |
| US5621409A (en) | Analog-to-digital conversion with multiple charge balance conversions | |
| JPH09512687A (ja) | システム校正付き電荷再分布アナログ−デジタル変換器 | |
| US20100001891A1 (en) | A/d converter | |
| US20050184894A1 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| US6720896B2 (en) | Analog/digital or digital/analog converter having internal reference voltage selection | |
| KR950012977B1 (ko) | D/a 변환기 | |
| JP3657218B2 (ja) | 差動入力ａ／ｄ変換器 | |
| US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
| KR100794862B1 (ko) | 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터 | |
| JPH0628339B2 (ja) | アナログ・ディジタル変換装置 | |
| JPH11234134A (ja) | Ａ／ｄコンバータ | |
| US6011500A (en) | Integrated circuit with a built-in D/A converter | |
| US4107671A (en) | Improved digital to analog converter providing self compensation to offset errors | |
| US6549149B2 (en) | Method and device for detecting signals | |
| JPH0877789A (ja) | サンプルホールド回路 | |
| US4665382A (en) | Analog-to-digital conversion | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| JPS6177430A (ja) | アナログ・デジタル変換器 | |
| US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
| JP3437370B2 (ja) | アナログ・ディジタル変換器 | |
| JPH1155120A (ja) | Ａｄ変換器及びこれを内蔵したマイクロコンピュータ | |
| JPH03198428A (ja) | Ａ／ｄ変換器 | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| JP3298908B2 (ja) | アナログ・ディジタル変換器 |