CN101093997B

CN101093997B - Ad/da变换兼用装置

Info

Publication number: CN101093997B
Application number: CN2007101101508A
Authority: CN
Inventors: 早川泰正; 吉田昭; 河合多一郎
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-06-21
Filing date: 2007-06-18
Publication date: 2010-09-01
Anticipated expiration: 2027-06-18
Also published as: CN101093997A; JP4839139B2; US20070296622A1; US7477173B2; KR20070121550A; JP2008005159A; KR100884166B1

Abstract

AD/DA变换兼用装置，具备：输入信号选择电路，从多个模拟输入信号中根据输入选择信号选择任一模拟信号并输出；输入采样保持电路；DA变换器；比较电路，输出表示输入采样保持电路输出的模拟输入信号和从DA变换器输出的模拟信号的大小关系的比较信号；逐次比较寄存器，根据比较电路输出的比较信号，逐次确定被保存的数字信号的各个位；选择电路，被输入逐次比较寄存器保存的数字信号、数字输入信号、变换选择信号，变换选择信号表示AD变换时，将逐次比较寄存器中保存的数字信号输出到DA变换器，变换选择信号表示DA变换时，将数字输入信号输出到DA变换器；控制部，在变换选择信号表示DA变换时输出输入选择信号。

Description

AD/DA变换兼用装置

技术领域

本发明涉及一种AD/DA变换兼用装置。

背景技术

在光盘装置中，聚焦处理和跟踪处理等伺服处理一般通过数字处理进行(专利文献1)。在用数字处理进行伺服处理时，需要将基于来自光拾取器的输出信号而生成的FE(Focusing Error)信号或TE(tracking Error)信号等模拟信号变换为数字信号的AD变换器。另外，还需要将伺服处理后的结果的数字信号变换为用于光拾取器等控制的模拟信号的DA变换器。

图4是表示具备AD变换器和DA变换器的伺服处理装置的一般构成例子的图。伺服处理装置100包括：选择器(selector)110、采样保持电路111、AD变换器112、伺服处理电路113、DA变换器114、选择器115和采样保持电路116_1～116_n。

FE信号或TE信号等多种模拟信号(V_IN1～V_INn)被输入到选择器110。然后，从选择器110输出与选择信号ADSEL对应的一个模拟信号。从选择器110输出的模拟信号通过采样保持电路111被输入到AD变换器112。伺服处理电路113根据从AD变换器112输出的数字信号，输出用于进行聚焦处理或跟踪处理等的数字信号。从伺服处理电路113输出的数字信号由DA变换器114变换为模拟信号，输入到选择器115。然后，输入到选择器115的模拟信号根据选择信号DASEL被输出到采样保持电路1161～116_n中的任意一个。然后，根据从采样保持电路116_1～116_n输出的模拟信号(V_O1～V_On)进行聚焦处理或跟踪处理等。

作为AD变换器112，大多使用逐次比较型AD变换器。图5是表示AD变换器为逐次比较型时的一般构成例的图。AD变换器112具备：比较电路120、逐次比较寄存器121和DA变换器122。在AD变换器112中，将所输入的模拟信号V_IN、和逐次比较寄存器121中保存的数字信号基于DA变换器122而DA变换后的模拟信号，通过比较电路120进行大小比较，由此从最高位开始顺次确定在逐次比较寄存器121中所保存的数字信号的值。而且，在最低位的确定结束后，逐次比较寄存器121中所保存的数字信号V_ADO成为将模拟信号V_IN进行AD变换后的信号。

在伺服处理装置100中，进行多个模拟信号(V_IN1～V_INn)的AD变换和用于得到多个模拟信号(V_O1～V_On)的DA变换。因此，在伺服处理装置100中，如图6的时序图所示，并行执行AD变换处理和DA变换处理。在图6的例子中，在根据时钟CLK进行上升计数的CNT为“0”的时刻，输出用于选择模拟信号V_IN1的选择信号ADSEL。然后，在计数值CNT为“4”的时刻，复位信号ADRES变为高电平，逐次比较寄存器121的数字信号被设定为初始值(initial)，开始基于伺服电路111的采样。另外，在计数值CNT为“5”的时刻，采样保持电路111保持模拟信号V_IN1的值。之后，从计数值CNT为“6”的时刻，开始逐次比较寄存器121中所保存的数字信号的最高位(MSB)到最低位(LSB)的确定处理。然后，到最低位(LSB)为止的确定结束时，得到了将模拟信号V_IN1进行AD变换后的数字信号V_ADO。

与该AD变换并行，在计数值CNT为“0”的时刻，伺服处理电路113开始输出应该输出的数字信号作为模拟信号V_O1。然后，在计数值CNT为“1”的时刻输出用于输出模拟信号V_O1的择信号DASEL，开始基于采样保持电路116_1的采样。然后，在计数值CNT为“7”的时刻，采样保持电路116_1保持拟信号V_O1。由此，得到了将从伺服处理电路113输出的数字信号进行DA变换后的模拟信号V_O1。

是，当设AD变换器112为逐次比较型时，伺服处理装置100需要两个DA变换器114、112。因此，增大了构成伺服处理装置100的电路的电路规模。鉴于此，公知的一种方法是在需要进行AD变换和DA变换二者时，通过将逐次比较型的AD变换器中所包含的DA变换器兼用为DA变换用，可以抑制电路规模的增大(专利文献2)。

专利文献1：特开2002-25078号公报

专利文献2：特开2003-224473号公报

如上所述，在伺服处理装置100中，执行多个模拟信号(V_IN1～V_INn)的AD变换和用于得到多个模拟信号(V_O1～V_On)的DA变换。因此，在这样的伺服处理装置100中，若使用专利文献2所公开的AD/DA变换兼用装置进行AD变换和DA变换，则不能并行地进行AD变换和DA变换。从而，例如将交替地反复执行AD变换和DA变换，使得AD变换和DA变换需要的处理时间增长，导致聚焦处理或跟踪处理等处理速度降低。

发明内容

本发明鉴于上述问题而提出，其目的在于，提供一种可缩短处理时间的AD/DA变换兼用装置。

为了达到上述目的，本发明的AD/DA变换兼用装置，根据选择AD变换或DA变换任意一方的变换选择信号，对模拟输入信号进行AD变换并输出，或将数字输入信号进行DA变换并输出，具备：输入信号选择电路，其从多个模拟输入信号中，根据输入选择信号选择任意一个模拟信号并输出；输入采样保持电路，其对从所述输入信号选择电路输出的所述模拟输入信号进行采样保持；DA变换器，其将数字信号变换为模拟信号并输出；比较电路，其输出比较信号，该比较信号表示从所述输入采样保持电路输出的所述模拟输入信号和从所述DA变换器输出的所述模拟信号之间的大小关系；逐次比较寄存器，其根据从所述比较电路输出的所述比较信号，逐次确定被保存的数字信号的各个位；选择电路，其被输入所述逐次比较寄存器中保存的所述数字信号、所述数字输入信号、所述变换选择信号，在所述变换选择信号表示AD变换时，将所述逐次比较寄存器中保存的所述数字信号输出到所述DA变换器，在所述变换选择信号表示DA变换时，将所述数字输入信号输出到所述DA变换器；及控制部，其在所述变换选择信号表示为DA变换时，输出所述输入选择信号。

而且，所述比较电路在所述变换选择信号表示DA变换时，将所述比较信号设定为规定电平。

并且，所述AD/DA变换兼用装置还具有输出采样保持电路，其在所述变换选择信号表示DA变换时，对从所述DA变换器输出的所述模拟信号进行采样保持；所述控制部在所述输出采样保持电路对所述模拟信号进行采样的期间输出控制信号。

另外，所述AD/DA变换兼用装置具备多个所述输出采样保持电路，还具备输出信号选择电路，其根据输出选择信号将从所述DA变换器输出的所述模拟信号输出到多个所述输出采样保持电路中的任意一个。

发明效果

本发明可提供一种能够缩短处理时间的AD/DA变换兼用装置。

附图说明

图1是表示本发明一个实施方式的AD/DA变换兼用装置的构成的图。

图2是表示比较电路的构成例的图。

图3是表示AD/DA变换兼用装置的AD/DA变换的动作例的时序图。

图4是表示具备AD变换器和DA变换器的伺服处理装置的一般构成例的图。

图5是表示设AD变换器为逐次比较型时的一般构成例的图。

图6是表示AD变换和DA变换并行执行时的动作例的时序图。

图中：1-AD/DA变换兼用装置，10-主时钟生成电路，11-控制部，12-选择器，13-采样保持电路，14-比较电路，15-逐次比较寄存器，16-多路转换器(multiplexer)，17-DA变换器，18-选择器，19_1～19_n-采样保持电路，30-选择器，31、32-开关电路。

具体实施方式

＝＝电路构成＝＝

图1是表示本发明一个实施方式的AD/DA变换兼用装置的构成的图。AD/DA变换兼用装置1兼具将FT信号或TE信号等模拟信号(V_IN1～V_INn)进行AD变换、输出数字信号V_ADO的功能，和将用于聚焦处理或跟踪处理的数字信号V_DAI进行DA变换、输出模拟信号(V_O1～V_On)的功能。

AD/DA变换兼用装置1包括：主时钟生成电路10、控制部11、选择器12、采样保持电路13、比较电路14、逐次比较寄存器15、多路变换器(MPX)16、DA变换器17、选择器18和多个采样保持电路19_1～19_n。

主时钟生成电路10是用于生成规定频率的主时钟的电路。控制部11根据由主时钟生成电路10输出的主时钟，输出AD/DA变换兼用装置1的动作所需要的时钟CLK、变换选择信号ADEN、复位信号ADRES、输入选择信号ADSEL和输出选择信号DASEL。

时钟CLK例如是由倍频电路等对主时钟的频率进行倍频而得到的信号。变换选择信号ADEN是在AD/DA变换兼用装置1中，用于选择进行AD变换或进行DA变换的信号。在本实施方式中，当变换选择信号ADEN为高电平时进行AD变换，当为低电平时进行DA变换。复位信号ADRES是用于对逐次比较寄存器15中存储的数字信号进行初始化的信号。在本实施方式中，当复位信号ADRES为高电平时，逐次比较寄存器15被复位。另外，ADRES信号还兼用作对模拟信号(V_IN1～V_INn)进行采样的控制信号。输入选择信号ADSEL是用于从多个模拟信号(V_IN1～V_INn)中选择成为AD变换对象的一个模拟信号的信号。输出选择信号DASEL是用于选择DA变换后的模拟信号的输出目的地的信号。

另外，控制部11可使用用于生成时钟CLK的倍频电路、对时钟CLK进行计数的计数电路、根据计数电路的输出来输出各信号ADEN、ADRES、ADSEL、DASEL的逻辑电路等构成。此外，控制部11也可以通过处理器执行存储在存储器中的程序而实现。

选择器12(输入信号选择电路)是从所输入的多个模拟信号(模拟输入信号：V_IN1～V_INn)中，选择与输入选择信号ADSEL对应的一个模拟信号并输出的电路。另外，选择器12例如可以使用n个传输门(transfer gate)构成。

采样保持电路13(输入采样保持电路)是对由选择器12输出的模拟信号进行采样并保持的电路。另外，采样保持电路13被输入ADRES信号，在ADRES信号为高电平时，对从选择器12输出的模拟信号进行采样。

比较电路14是对从采样保持电路13输出的模拟信号V_IN和从DA变换器17输出的模拟信号V_DA进行大小比较，并输出表示该结果的比较信号的电路。另外，比较电路4被输入变换选择信号ADEN，在变换选择信号ADEN表示DA变换时，从比较电路14输出的比较信号被规定为规定电平。

图2是表示比较电路14的构成例的图。比较电路14具备比较器(comparator)30和开关电路31、32。比较器30的+输入端子被输入从采样保持电路13输出的模拟信号V_IN，一输入端子被输入从DA变换器17输出的模拟信号V_DA。因此，在本实施方式中，从比较器30输出的比较信号在模拟信号V_IN比模拟信号V_DA大时成为高电平，在比其小时成为低电平。开关电路31，其一端与比较器30的输出端子连接，另一端与逐次比较寄存器15连接。在本实施方式中，开关电路31在变换选择信号ADEN为高电平时接通，在低电平时断开。开关电路32，其一端被施加表示高电平的电压V_H，另一端与逐次比较寄存器15连接。在本实施方式中，开关电路32在变换选择信号ADEN为高电平时断开，在低电平时接通。即，当变换选择信号ADEN表示AD变换时，开关电路31接通，开关电路32断开，从比较器30输出的模拟信号V_IN、V_DA的比较信号被输出到逐次比较寄存器15。另一方面，当变换选择信号ADEN表示DA变换时，开关电路31断开，开关电路32接通，与从比较器30输出的模拟信号V_IN、V_DA的比较信号无关，高电平信号被输出到逐次比较寄存器15。另外，在变换选择信号ADEN表示DA变换时，输出到逐次比较寄存器15的信号如果为规定电平，则不限于高电平信号。例如也可以输出接地电平的信号。

逐次比较寄存器15例如是保存8位数字信号的寄存器。保存在逐次比较寄存器15中的数字信号，例如在复位信号ADRES为高电平时，所有的位被复位为“0”(初始值)。然后，根据从比较电路14输出的比较信号，从数字信号的最高位(MSB)顺次确认为“0”还是为“1”。

具体而言，首先仅将逐次比较寄存器15的数字信号的最高位(MSB)设定为“1”。然后，该数字信号由DA变换器17进行DA变换，输出模拟信号V_DA。此时，从比较电路14输出的比较信号为高电平，即，如果模拟信号V_IN比模拟信号V_DA大，则确定最高位(MSB)为“1”。另一方面，如果从比较电路14输出的比较信号为低电平，即模拟信号V_IN比模拟信号V_DA小，则将最高位(MSB)确定为“0”。然后，通过重复同样的处理直至最低位(LSB)为止，存储在逐次比较寄存器15中的数字信号成为将模拟信号V_IN进行AD变换后的结果。

另外，逐次比较寄存器15中所存储的数字信号的初始值，并不限于所有位为“0”的信号。例如，也可以是将所有位设定为“1”的信号，或最高位为“1”，余下的位为“0”的信号等。

多路转换器16(选择电路)根据变换选择信号ADEN，选择并输出从逐次比较寄存器15输出的数字信号V_ADO或成为DA变换的输入信号的数字信号V_DAI中的任意一方。具体而言，在变换选择信号ADEN表示AD变换时，输出数字信号V_ADO，当表示DA变换时，输出数字信号V_DAI。

DA变换器17对从多路转换器16输出的数字信号进行DA变换并输出模拟信号V_DA。

选择器18(输出信号选择电路)根据输出选择信号DASEL，将从DA转换器17输出的模拟信号V_DA输出到多个采样保持电路19_1～19_n中的任意一个。另外，选择器18例如可以使用n个传输门构成。

采样保持电路19_1～19_n(输出保持电路)是对从选择器18输出的模拟信号进行采样并保持的电路。

＝＝动作说明＝＝

对AD变换和DA变换的动作进行说明。图3是表示AD/DA变换兼用装置1的AD/DA变换的动作例的时序图。在初始状态下，变换选择信号ADEN表示DA变换(DA active)，输入选择信号ADSEL表示未选择任意一个模拟信号(V_IN1～V_INn)的状态，输出选择信号DASEL表示将模拟信号V_DA输出到采样保持电路19_1的状态。在该状态下，多路转换器16选择并输出数字信号V_DAI。从DA变换器17输出的模拟信号V_DA通过选择器18被输出到采样保持电路19_1。然后，采样保持电路19_1进行采样动作。并且，在计数值CNT为“5”的时刻，采样保持电路19_1保持(holding)模拟信号V_DA，将数字信号V_DAI作为DA变换后的模拟信号V_O1输出。

与采样保持电路19_1的采样动作并行，在计数值CNT为“0的时刻，输入选择信号ADSEL成为选择模拟信号V_IN1的状态。与此同时，从选择器12输出模拟信号V_IN1。然后，在计数值CNT为“5”的时刻，变换选择信号ADEN成为表示AD变换的状态(AD active)，复位信号ADRES成为高电平。在复位信号ADRES为高电平时，逐次比较寄存器15中存储的数字信号V_ADO被设定为初始值(initial)，采样保持电路13开始采样动作。然后，在计数值CNT为“6”的时刻，复位信号ADRES成为低电平，采样保持电路13保持(holding)模拟信号V_IN1，作为对比较电路14的输入信号V_IN进行输出。接着，从计数值CNT为“7”的时刻开始，从逐次比较寄存器15中保存的数字信号V_ADO的最高位(MSB)开始顺次进行各个位的确定处理。然后，若在计数值CNT为“a”的时刻，数字信号V_ADO的最低位(LSB)的确定处理结束，则从逐次比较寄存器15输出的数字信号V_ADO成为将模拟信号V_INI1进行AD变换后的结果。

另外，从计数值CNT为“8”的时刻开始，成为下一个DA变换的输入的数字信号V_DAI被输入到多路变换器16。然后，在计数值CNT为“b”的时刻，变换选择信号ADEN成为表示DA变换的状态(DA active)。由此，多路转换器16选择并输出数字信号V_DAI。接着，在计数值CNT为“c”的时刻，输出选择信号DASEL变化为将模拟信号V_DA输出到采样保持电路192的状态。由此，采样保持电路19_2样动作。而且，在计数值CNT为“i”的时刻，采样保持电路19_2保持(holding)模拟信号V_DA，将数字信号V_DAI作为DA变换后的模拟信号V_O2出。

此外，若在计数值CNT为“b”的时刻，开始从多路转换器16输出数字信号V_DAI，则从DA变换器17输出的模拟信号V_DA也变化。但是，由于在变换选择信号ADEN为表示DA变换的状态(DA active)时，比较电路14的输出固定为规定电平(本实施方式中为高电平)，而且，逐次比较数据被进行确定处理，所以，从逐次比较寄存器15输出的数字信号V_ADO不变化。

这样，在AD/DA变换兼用装置1中，通过AD变换和DA变换交替反复进行，可进行多个模拟信号(V_IN1～V_INn)的AD变换和多个数字信号V_DAI的DA变换。

以上，对本实施方式的AD/DA变换兼用装置1进行了说明。如上所述，当在AD/DA变换兼用装置1中进行DA变换的期间，选择下一个被AD变换的模拟信号。因此，在DA变换结束、开始AD变换时，可以立即对模拟信号采样/保持(holding)。从而，与单纯地串联执行AD变换和DA变换的情况相比，可以缩短AD变换和DA变换所需要的总时间。而且，通过在需要AD变换器和DA变换器的伺服装置等中使用AD/DA变换兼用装置1，可不必设置DA变换专用的DA变换器，从而能够抑制电路规模的增大。

另外，在本实施方式中，当变换选择信号ADEN成为表示AD变换状态(AD active)之后，对模拟信号进行了采样/保持(holding)，也可以在进行DA变换的期间，对模拟信号进行采样/保持(holding)。同样，对于存储在逐次比较寄存器15中的数字信号V_ADO的初始化而言，也可以在进行DA变换的期间进行。由此，通过在DA变换中进行模拟信号的采样/保持(holding)或逐次比较寄存器15的初始化，可进一步缩短处理时间。

而且，当在AD/DA变换兼用装置1中进行DA变换的期间，从比较电路14输出的比较信号被固定为规定电平，而且，逐次比较数据被进行确定处理。因此，即使从DA变换器17输出的模拟信号V_DA发生了变化，也可以保持作为之前的AD变换结果的数字信号V_ADO。因此，在DA变换中，不会对使用数字信号V_ADO进行处理的伺服处理电路等带来影响。

并且，在AD/DA变换兼用装置1中，由选择器12可以选择多个模拟信号(V_IN1～V_INn)。而且，在进行DA变换的期间，根据输入选择信号ADSEL开始下一个被AD变换的模拟信号的输出。因此，通过在伺服处理装置等需要对多个模拟信号进行AD变换的装置中使用AD/DA变换兼用装置1，可以缩短AD变换和DA变换所需要的总时间。

另外，在AD/DA变换兼用装置1中设置有采样保持电路19_1～19_n，样并保持将数字信号V_DAI进行DA变换后的模拟信号V_DA。而且，AD/DA变换兼用装置1中，在DA变换后的模拟信号V_DA被采样保持电路19_1～19_n采样的期间，选择了下一个进行AD变换的模拟信号。由此，可以有效利用模拟信号V_DA的采样所需要的时间，缩短AD变换和DA变换所需要的总时间。

此外，在AD/DA变换兼用装置1中，由选择器18可以选择模拟信号VDA的输出目的地。因此，可以应用在需要将DA变换后的模拟信号输出到多个控制电路等的伺服处理装置等。

另外，上述实施例是便于理解本发明的实施例，本发明并不局限于此进行解释。本发明在不脱离其主旨的范围内可以进行变更、改进，本发明也包括这些等价的变化。

Claims

1.一种AD/DA变换兼用装置，根据选择AD变换或DA变换中任意一方的变换选择信号，对模拟输入信号进行AD变换并输出，或将数字输入信号进行DA变换并输出，具备：

输入信号选择电路，其从多个模拟输入信号中，根据输入选择信号选择任意一个模拟信号并输出；

输入采样保持电路，其对从所述输入信号选择电路输出的所述模拟输入信号进行采样保持；

DA变换器，其将数字信号变换为模拟信号并输出；

比较电路，其输出比较信号，该比较信号表示从所述输入采样保持电路输出的所述模拟输入信号和从所述DA变换器输出的所述模拟信号之间的大小关系；

逐次比较寄存器，其根据从所述比较电路输出的所述比较信号，逐次确定被保存的数字信号的各个位；

选择电路，其被输入所述逐次比较寄存器中保存的所述数字信号、所述数字输入信号、所述变换选择信号，在所述变换选择信号表示AD变换时，将所述逐次比较寄存器中保存的所述数字信号输出到所述DA变换器，在所述变换选择信号表示DA变换时，将所述数字输入信号输出到所述DA变换器；及

控制部，其在所述变换选择信号表示DA变换时，输出所述输入选择信号。

2.根据权利要求1所述的AD/DA变换兼用装置，其特征在于，

所述比较电路在所述变换选择信号表示DA变换时，将所述比较信号设定为规定电平。

3.根据权利要求1或2所述的AD/DA变换兼用装置，其特征在于，

还具有在所述变换选择信号表示DA变换时，对从所述DA变换器输出的所述模拟信号进行采样保持的输出采样保持电路，

所述控制部在所述输出采样保持电路对所述模拟信号进行采样的期间，输出控制信号。

4.根据权利要求3所述的AD/DA变换兼用装置，其特征在于，

具备多个所述输出采样保持电路，

还具备输出信号选择电路，其根据输出选择信号，将从所述DA变换器输出的所述模拟信号输出到多个所述输出采样保持电路中的任意一个。