CN103684459A - 连续渐进式模拟数字转换器及其方法 - Google Patents

连续渐进式模拟数字转换器及其方法 Download PDF

Info

Publication number
CN103684459A
CN103684459A CN201310359833.2A CN201310359833A CN103684459A CN 103684459 A CN103684459 A CN 103684459A CN 201310359833 A CN201310359833 A CN 201310359833A CN 103684459 A CN103684459 A CN 103684459A
Authority
CN
China
Prior art keywords
electric capacity
analog
digital
control circuit
converting unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310359833.2A
Other languages
English (en)
Other versions
CN103684459B (zh
Inventor
蔡任桓
黄柏钧
闵绍恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN103684459A publication Critical patent/CN103684459A/zh
Application granted granted Critical
Publication of CN103684459B publication Critical patent/CN103684459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type

Abstract

一种连续渐进式模拟数字转换器及其方法，该连续渐进式模拟数字转换器用以产生N位的数字信号。转换器具有一电容式数字模拟转换电路，包括一第N-1转换单元至一第1转换单元。第1转换单元至第N-2转换单元各包括一电容。第N-1转换单元包括多个子电容。第N-1转换单元的这些子电容各自与对应的第1转换单元至第N-2转换单元的电容具有实质上相同的电容值。在转换过程中，SAR控制电路产生数字信号最高位位的值之后，SAR控制电路通过控制第N-1转换单元产生次高位位的值。之后，SAR控制电路可重复使用第N-1转换单元的多个子电容的至少一个来产生其他位的值，以进行自我线性补偿。

Description

连续渐进式模拟数字转换器及其方法
技术领域
本发明涉及一种连续渐进式（Successive Approximation，SAR）模拟数字转换器及其模拟数字转换方法，且特别涉及一种应用电容式模拟数字转换电路的SAR模拟数字转换器及其模拟数字转换方法。
背景技术
传统上，连续渐进式（Successive Approximation，SAR）模拟数字转换器已存在，并被利用在各种应用场合中。一般来说，SAR模拟数字转换器包括SAR控制单元、数字模拟转换单元及比较单元，其中比较单元针对输入模拟电压与数字模拟转换单元所提供的参考电压进行比较，SAR控制单元参考比较单元的比较结果，来确定转换数字值的最高位位，并基于该最高位位来调整参考电压的电平。经由重复执行前述操作，以完成剩余位的转换，SAR模拟数字转换器可针对此输入模拟电压对应地转换得到此转换数字值。
一般来说，SAR模拟数字转换器中的该数字模拟转换单元多以电容式数字模拟转换器来实现。在现有技术中，电容容值的数值精确度与电容容值的大小相关，当电容容值越大，则此电容对应地具有较高的容值精确度。据此，传统上往往需采取提高电容式数字模拟转换器中各个电容的容值的方式或加大电容面积的方式，来提高这些电容容值的容值精确度，进而确保电容式数字模拟转换器的线性度。
发明内容
根据本发明的第一方面，提出一种模拟数字转换方法，应用于一连续渐进式模拟数字转换器中，以针对一模拟信号进行转换以得到一数字数值，数字数值包括一第N-1至一第0个位，第N-1至第0个位分别且依序地为数字数值的最高位位（Most-Significant Bit,MSB）至最低位位（Least-Significant Bit,LSB），N为大于1的整数。此模拟数字转换方法包括以下步骤：（a）应用一取样保持电路，来对模拟信号进行取样以产生一取样电压；（b）应用一电容式数字模拟转换电路提供一比较电压，电容式数字模拟转换电路包括N-1个转换单元，N-1个转换单元包括一第N-1转换单元、一第N-2转换单元至一第1转换单元，第1转换单元至第N-2转换单元分别包括一第1电容至一第N-2电容，第N-1转换单元至少包括一第1子电容、一第2子电容至一第N-2子电容，第1子电容至第N-2子电容与第N-2电容至第1电容分别具有实质上相同的电容值；（c）应用一比较器比较取样电压及比较电压以产生一比较信号；（d）应用一SAR控制电路来根据比较信号确定数字数值的第N-1个位；（e）应用SAR控制电路根据第N-1个位来对第N-1转换单元的至少第1子电容至第N-2子电容中储存的电荷进行重新分配以更新比较电压；（c'）于步骤（e）之后，应用比较器比较取样电压及更新后的比较电压，以得到更新后的比较信号；（f）应用SAR控制电路根据更新后的比较信号确定数字数值的第N-2个位，并判断第N-1与第N-2个位是否对应至相同的逻辑数值；以及（g）当第N-1个位与第N-2个位对应至不同的逻辑数值时，应用SAR控制电路来对第N-1转换单元的第1子电容至第N-2子电容中的至少其中一个所储存的电荷进行重新分配以更新比较电压。
根据本发明的第二方面，提出一种SAR模拟数字转换器，针对一模拟信号进行转换以得到一数字数值，数字数值包括一第N-1至一第0个位，第N-1至第0个位分别且依序地为数字数值的最高位位至最低位位，N为大于1的整数。该模拟数字转换器包括一取样保持电路、一电容式数字模拟转换电路、一比较器及一SAR控制电路。取样保持电路用以对模拟信号进行取样以产生一取样电压。电容式数字模拟转换电路用以提供一比较电压。电容式数字模拟转换电路包括N-1个转换单元，N-1个转换单元包括一第N-1转换单元、一第N-2转换单元至一第1转换单元。第1转换单元至第N-2转换单元分别包括一第1电容至一第N-2电容，第N-1转换单元至少包括一第1子电容、一第2子电容至一第N-2子电容。第1子电容至第N-2子电容与第N-2电容至第1电容分别具有实质上相同的电容值。比较器用以比较取样电压及比较电压以产生一比较信号。SAR控制电路用以根据比较信号确定数字数值的第N-1个位，并根据第N-1个位来对第N-1转换单元的至少第1子电容至第N-2子电容中储存的电荷进行重新分配来更新比较电压。其中，比较器还用以比较取样电压及更新后的比较电压，以得到更新后的比较信号。SAR控制电路还用以根据更新后的比较信号确定数字数值的第N-2个位，并判断第N-1与第N-2个位是否对应至相同的逻辑数值。当第N-1个位与第N-2个位对应至不同的逻辑数值时，SAR控制电路对第N-1转换单元的第1子电容至第N-2子电容中的至少其中一个所储存的电荷进行重新分配来更新比较电压。
为使本发明的上述内容能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1示出了根据本发明第一实施例的连续渐进式模拟数字转换器的方块图。
图2示出了根据本发明第一实施例的模拟数字转换方法的流程图。
图3A及图3B示出了本实施例的模拟数字转换器1执行二元电平搜寻演算法时比较电压VC与数字数值DOUT的关系图。
图4示出了根据本发明第二实施例的连续渐进式模拟数字转换器的方块图。
图5A至图5C示出了根据本发明第二实施例的模拟数字转换方法的另一流程图。
图6示出了根据本发明第三实施例的连续渐进式模拟数字转换器的另一方块图。
【主要元件符号说明】
1、2、3：连续渐进式模拟数字转换器
110、210、310：取样保持电路
120、220、320：电容式数字模拟转换电路
130、230、330：比较器
140、240、340：连续渐进式控制电路
CS、C1、CS'、C1'、C2'、C3'、C1N-C3N、C1P-C3P：电容
C2_1、C2_2、C4_1-C4_4、C4'_1-C4'_4、C4N_1-C4N_、C4P_1-C4P_：子电容
C2、C4'：等效电容
SwS、Sw0、Sw1、Sw2_1、Sw2_2、Sw1'、Sw2'、Sw3'、Sw4'_1-Sw4'_4、Sw1N-SwN、Sw1P-Sw3P、Sw4N_1-Sw4N_、Sw4P_1-Sw4P_：开关
具体实施方式
第一实施例
请参照图1，其示出了根据本发明第一实施例的连续渐进式模拟数字转换器的方块图。本实施例的连续渐进式（Successive Approximation，SAR）的模拟数字转换器1针对模拟信号VIN转换得到数字数值DOUT。本实施例的模拟数字转换器1包括取样保持电路110、电容式数字模拟转换电路120、比较器130及SAR控制电路140，其中取样保持电路110及电容式数字模拟转换电路120耦接至比较器130，而SAR控制电路140与取样保持电路110、电容式数字模拟转换电路120及比较器130耦接；SAR控制电路140还用作模拟数字转换器1中的主控电路，以驱动其其余各子电路执行对应的操作。
取样保持电路110针对模拟信号VIN进行取样，以产生取样电压VA，其中模拟信号VIN的电平范围介于高电平参考电压VDD及低电平参考电压VSS之间，并以接地参考电压VCM为此电平范围的中间电平。举例来说，取样保持电路110包括电容CS及开关SwS，其中开关SwS受控于SAR控制电路140以选择性地导通，以对模拟信号VIN进行取样，并据以在电容CS的两端得到取样电压VA。
电容式数字模拟转换电路120提供比较电压VC。举例来说，模拟数字转换器1为N个位（Bit）的数字模拟转换器，而电容式数字模拟转换电路120包括N-1个转换单元120_N-1、…、120_1，其中N为大于1的自然数，转换单元120_N-1至转换单元120_1分别且依序地对应至数字数值DOUT的最高位位（Most-Significant Bit,MSB）Bit_N-1至倒数第二位位Bit_1。
在图1所示的例子中，N等于3。换言之，电容式数字模拟转换电路120包括转换单元120_2至120_1，其分别与数字数值DOUT的最高位位Bit_2及次高位位Bit_1对应。进一步地说，转换单元120_1包括电容C1及开关Sw1，其中开关Sw1受控于SAR控制电路140，开关Sw1选择性地将高电平参考电压VDD、低电平参考电压VSS及接地参考电压VCM的其中之一提供至电容C1的一端，通过改变电容C1的一端的电压，使电容C1的电荷重新分配，以调整比较电压VC的电平。
转换单元120_2包括子电容C2_1及C2_2，其中子电容C2_1与电容C1具有实质上相同的电容值。转换单元120_2还包括开关Sw2_1及Sw2_2，其受控于SAR控制电路140，选择性地将高电平参考电压VDD、低电平参考电压VSS及接地参考电压VCM的其中之一提供至子电容C2_1及C2_2的一端，通过改变子电容C2_1及C2_2的一端的电压，使子电容C2_1及C2_2的电荷重新分配，以调整比较电压VC的电平。
在某些操作实例中，开关Sw2_1及Sw2_2将子电容C2_1及C2_2的一端相连接，使得子电容C2_1及C2_2彼此并联形成等效电容C2，其中等效电容C2与电容C1的电容值比值为2：1。换言之，在此操作实例中，电容C1及等效电容C2的电容值实质上具有2的幂次方数值关系。然而本发明并不限于此，电容C1及等效电容C2的电容值也可不具有2的幂次方数值关系，只要是最高位位Bit_N-1所对应的转换单元120_N-1具有多个并联的子电容，并且在模拟至数字的转换过程可重复使用到转换单元120_N-1的多个并联的子电容的至少其中之一即可。
电容式数字模拟转换电路120还包括开关Sw0，其受控于SAR控制电路140，以选择性地将接地参考电压VCM提供至电容C1及子电容C2_1至C2_2的另一端。
比较器130比较取样电压VA及比较电压VC的大小来产生比较信号SC。
请参照图2，其示出了根据本发明第一实施例的模拟数字转换方法的流程图。SAR控制电路140确定一个取样保持期间及一个解码操作期间，并在该期间执行模拟数字转换方法，以控制模拟数字转换器1将模拟信号VIN进行转换以得到数字数值DOUT。接下来举例，以针对其操作做进一步的说明。
取样保持期间
本实施例的模拟数字转换方法首先执行步骤（a），在此取样保持期间中，SAR控制电路140导通开关SwS，以通过取样保持电路110中的电容CS来对模拟信号VIN进行取样，以产生取样电压VA。SAR控制电路140还在此取样保持期间中，导通开关Sw0，并将开关Sw1、Sw2_1及Sw2_2切换至接地参考电压VCM，使得电容C1及子电容C2_1至C2_2的两端跨压实质上为零。
解码操作期间-最高位位Bit_2
步骤（b）-（d）在该解码操作期间执行，SAR控制电路140于其中对应地解码得到数字数值DOUT的最高位位Bit_2。
进一步地说，在步骤（b）中，SAR控制电路140应用电容式数字模拟转换电路120提供比较电压VC。举例来说，比较电压VC在取样保持期间中被初始化为接地参考电压VCM。
请同时参考图3A及图3B，其示出了本实施例的模拟数字转换器1执行二元电平搜寻演算法时比较电压VC与数字数值DOUT的关系图。如步骤（c）所示，比较器130比较取样电压VA及比较电压VC，以输出比较信号SC来指示取样电压VA是否高于比较电压VC（对应至接地参考电压VCM）；若是，表示取样电压VA的电平高于取样电压VA的数值范围（即是高电平参考电压VDD至低电平参考电压VSS之间的范围）的中间电平，如此，数字数值DOUT的最高位位Bit_2应对应地具有逻辑数值1。相对地，当比较信号SC指示取样电压VA小于比较电压VC时，表示取样电压VA的电平低于取样电压VA的数值范围的中间电平，而数字数值DOUT最高位位Bit_2应对应地具有逻辑数值0。
接着如步骤（d），SAR控制电路140根据比较信号SC来确定数字数值DOUT的最高位位Bit_2的值，DOUT的最高位位Bit_2可为图3A所示的逻辑数值1或为图3B所示的逻辑数值0，由此完成数字数值DOUT的最高位位Bit_2的解码操作。
解码操作期间-次高位位Bit_1与最低位位（Least-Significant Bit， LSB）Bit_0
步骤（e）-（h）在该解码操作期间执行，SAR控制电路140在其中对应地解码得到数字数值DOUT的次高位位Bit_1。
进一步地说，在步骤（e）中，SAR控制电路140根据最高位位Bit_2来对转换单元120_2触发电平切换事件，以对转换单元120_2的等效电容C2上的电荷进行重新分配，以调整比较电压VC。进一步地说，当取样电压VA实质上高于比较电压VC时，SAR控制电路140通过开关Sw2_1及Sw2_2将子电容C2_1及C2_2的一端切换成连接至高电平参考电压VDD，以将比较电压VC的电平提高1/4（VDD-VSS）（也即1/2（VDD-VCM）），此时的比较电压VC的电平为VCM+1/4（VDD-VSS），如图3A的时间点t1所示。相对地，当取样电压VA实质上低于比较电压VC时，SAR控制电路140通过开关Sw2_1及Sw2_2将子电容C2_1及C2_2切换至低电平参考电压VSS，以将比较电压VC的电平降低1/4（VDD-VSS）（也即1/2（VDD-VCM），也为1/2（VCM-VSS）），此时的比较电压VC的电平为VCM-1/4（VDD-VSS），如图3B的时间点t3所示。
接着如步骤（c'），比较器130比较取样电压VA及更新后的比较电压VC（对应至VCM+1/4（VDD-VSS）或VCM-1/4（VDD-VSS），以得到更新后的比较信号SC。
然后如步骤（f），SAR控制电路140根据更新后的比较信号SC确定数字数值DOUT的次高位位Bit_1的值，并判断次高位位Bit_1与最高位位Bit_2是否对应至相同的逻辑数值；若否，表示取样电压VA对应至数字数值DOUT的中间数字码，例如是（10x）2或是（01x）2（也即取样电压VA的数字值的最高位位Bit_2与次高位位Bit_1的值（Bit_2,Bit_1）可能为（1,0）或（0,1），上述的“x”代表其逻辑数值可为0或1），如图3A及图3B所示。据此，SAR控制电路140执行步骤（g），以对转换单元120_2触发电平切换事件，以对子电容C2_1上的电荷进行重新分配，来调整比较电压VC。
进一步地说，在取样电压VA对应至中间数字码（10x）2的操作实例中，SAR控制电路140已于步骤（e）中通过开关Sw2_1及Sw2_2将子电容C2_1及C2_2的一端的电平切换至高电平参考电压VDD；而SAR控制电路140于步骤（g）中，通过开关Sw2_1将子电容C2_1的一端自高电平参考电压VDD再次地切换至接地参考电压VCM，以对应地将比较电压VC自电平VCM+1/4（VDD-VSS）拉低至VCM+1/8（VDD-VSS），如图3A的时间点t2所示，比较电压VC的净移动电平为1/8（VDD-VSS）。之后，比较器130再将取样电压VA与此时的比较电压VC进行比较，若取样电压VA大于比较电压VC，则SAR控制电路140将最低位位Bit_0的值判断为逻辑数值1；反之，则为逻辑数值0。此时，SAR控制电路140完成模拟信号VIN的模拟数字转换，可输出转换后的数字数值DOUT。
相对地，在取样电压VA对应至中间数字码（01x）2时的操作实例中，SAR控制电路140已于步骤（e）中通过开关Sw2_1及Sw2_2将子电容C2_1及C2_2的一端的电平切换至低电平参考电压VSS；而SAR控制电路140于步骤（g）中，通过开关Sw2_1将子电容C2_1的一端自低电平参考电压VSS再次地切换至接地参考电压VCM，以对应地将比较电压VC自电平VCM-1/4（VDD-VSS）提升至VCM-1/8（VDD-VSS），如图3B的时间点t4所示，比较电压VC的净移动电平为1/8（VDD-VSS）。之后，比较器130再将取样电压VA与此时的比较电压VC进行比较，若取样电压VA大于比较电压VC，则SAR控制电路140将最低位位Bit_0的值判断为逻辑数值1；反之，则为逻辑数值0。此时，SAR控制电路140完成模拟信号VIN的模拟数字转换，可输出转换后的数字数值DOUT。
经由步骤（e）及（g）的切换操作，SAR控制电路140可在取样电压VA对应至中间数字码时，利用同一个转换单元（即是转换单元120_2）中的子电容C2_1来进行两次极性相反的电荷重新分配，进而针对比较电压VC进行两次极性相反的电平调整的操作（而可以不需使用到转换单元120_1中的电容C1）。这样一来，即便转换单元120_2中的子电容C2_1的电容值有若干数值偏差量，本实施例的模拟数字转换器1可通过前述针对同一个转换单元中的子电容进行两次极性相反的电荷重新分配操作，来有效地消除子电容C2_1的电容值误差量针对比对电压VC所造成的电平偏移。据此，相较于传统SAR模拟数字转换器，本实施例的SAR模拟数字转换器具有可有效地针对其中电容值不匹配所造成的数值偏移进行自我线性补偿的优点。
相对地，当次高位位Bit_1与最高位位Bit_2对应至相同的逻辑数值时，表示取样电压VA对应至数字数值DOUT的边界数字码，例如是(11x)2或是（00x）2。据此，SAR控制电路140执行步骤（h），来针对转换单元120_1触发电平切换事件，以针对电容C1上的电荷进行重新分配，来调整比较电压VC。
换言之，在取样电压VA对应至数字数值DOUT的边界数字码的操作实例中，模拟数字转换器1针对比较电压VC所执行的两次电平调整操作对应具有相同的极性，而并未存在可以消除子电容C2_1的电容值不匹配进行自我线性补偿的机会。据此，SAR控制电路140经由驱动转换单元120_1中的电容C1来执行电荷重新分配，以对应地将比较电压VC自电平VCM-1/4（VDD-VSS）调整至电平VCM-3/8（VDD-VSS），或将比较电压VC自电平VCM+1/4（VDD-VSS）调整至电平VCM+3/8（VDD-VSS）。之后，比较器130再将取样电压VA与此时的比较电压VC进行比较，若取样电压VA大于比较电压VC，则SAR控制电路140将最低位位Bit_0的值判断为逻辑数值1；反之，则为逻辑数值0。此时，SAR控制电路140完成模拟信号VIN的模拟数字转换，可输出转换后的数字数值DOUT。
第二实施例
本实施例的模拟数字转换器也可为4位或4位以上的模拟数字转换器，以对应地产生4位或4位以上的数字数值。
请参照图4，其示出了根据本发明第二实施例的连续渐进式模拟数字转换器的方块图。在此例中，N等于5；换言之，电容式数字模拟转换电路220包括转换单元220_4至220_1，其分别与数字数值DOUT'的位Bit_4、Bit_3、Bit_2及Bit_1对应。
进一步地说，转换单元220_1至220_3分别包括电容C1'、C2'及C3'，其中电容C1'、C2'及C3'的电容值比值为1：2：4；换言之，电容C1'、C2'及C3'的电容值具有2的幂次方数值关系。转换单元220_1至220_3还分别包括开关Sw1’、Sw2’及Sw3'，其受控于SAR控制电路240，以选择性地将高电平参考电压VDD、低电平参考电压VSS及接地参考电压VCM其中之一提供至电容C1'、C2'及C3'的一端，通过改变电容C1'、C2'及C3'的一端的电压，使电容C1'、C2'及C3'的电荷重新分配，以调整比较电压VC的电平。
转换单元220_4包括子电容C4'_1、C4'_2、C4'_3及C4'_4，其中子电容C4'_1及C4'_2分别与电容C3'及C2'具有实质上相同的电容值，而子电容C4'_3与电容C1'具有实质上相同的电容值。转换单元220_4还包括开关Sw4'_1、Sw4'_2、Sw4'_3及Sw4'_4，其受控于SAR控制电路240，以选择性地将高电平参考电压VDD、低电平参考电压VSS及接地参考电压VCM其中之一提供至子电容C4'_1至C4'_4的一端，通过改变子电容C4'_1至C4'_4的一端的电压，使子电容C4'_1至C4'_4的电荷重新分配，以调整比较电压VC'的电平。在一个操作实例中，开关Sw4'_1至Sw4'_4将子电容C4'_1至C4'_4并联连接以对应地形成等效电容C4'，其中等效电容C4'与电容C3'、C2'及C1'的电容值比值可为8：4：2：1，然而本发明并不限于此。等效电容C4'的电容值也可为电容C3'、C2'及C1'的电容值的和加上一任意电容值或0。
请参照图5A至图5C，其示出了根据本发明第二实施例的模拟数字转换方法的另一流程图。SAR控制电路240执行与SAR控制电路140相似的操作，以确定一个取样保持期间及一个解码操作期间，并于其中执行模拟数字转换方法，以控制模拟数字转换器2针对模拟信号VIN'转换得到数字数值DOUT'。接下来举例，以针对其操作做进一步地说明。
对于图5A所示出的步骤（a）-（h）来说，其分别与图2所示的模拟数字转换方法的各个步骤（a）-（h）实质上相近，在此不再对其内容重述。
在步骤（g）之后，本实施例的模拟数字转换方法包括如图5B所示的步骤（c"）及（f'）-（h'）。首先如步骤（c"），比较器230比较取样电压VA'及更新后的比较电压VC'，以得到更新后的比较信号SC'。举例来说，更新后的比较信号SC'指示取样电压VA'与比较电压VC'（实质上等于VCM+1/8（VDD-VSS）或VCM-1/8（VDD-VSS））的关系。
接着如步骤（f'），SAR控制电路240根据更新后的比较信号SC'确定数字数值DOUT'的再次位位Bit_2，并判断位Bit_2与位Bit_3是否对应至相同的逻辑数值；若否，则如步骤（g'），SAR控制电路240对转换单元220_4触发电平切换事件，通过对子电容C4'_2中储存的电荷进行重新分配来更新比较电压VC'。
相对地，当位Bit_2与位Bit_3对应至相同的逻辑数值时，执行步骤（h'），SAR控制电路240对转换单元220_2触发电平切换事件，藉此通过对电容C2'中储存的电荷进行重新分配来更新比较电压VC'。
在步骤（h）之后，本实施例的模拟数字转换方法包括如图5C所示的步骤（c"'）及（f"）-（h"）。首先如步骤（c"'），比较器230比较取样电压VA'及更新后的比较电压VC'，以得到更新后的比较信号SC'。举例来说，更新后的比较信号SC'指示取样电压VA'与比较电压VC'（实质上等于VCM+3/8（VDD-VSS）或VCM-3/8（VDD-VSS））的关系。
接着如步骤（f"），SAR控制电路240根据更新后的比较信号SC'确定数字数值DOUT'的再次位位Bit_2，并判断位Bit_2与位Bit_3是否对应至相同的逻辑数值；若否，则如步骤（g"），SAR控制电路240对转换单元220_4触发电平切换事件，由此通过对子电容C4'_2中储存的电荷进行重新分配来更新比较电压VC'。
相对地，当位Bit_2与位Bit_3对应至相同的逻辑数值时，执行步骤（h"），SAR控制电路240对转换单元220_2触发电平切换事件，藉此通过对电容C2'中储存的电荷进行重新分配来更新比较电压VC'。
在步骤（g'）、（h'）、（g"）、（h"）之后，本实施例的模拟数字转换方法还执行与步骤（c"）、（f'）-（h'）或步骤（c'"）、（f"）-（h"）相似的步骤，以持续地针对解码得到位Bit_1与Bit_0；其操作与图5B及图5C所示的流程步骤实质上相似，在此不再对其进行赘述。
在本发明前述各实施例中，虽仅以模拟数字转换器具有如图1及图4的电路结构的情形为例进行说明，但是，本实施例的模拟数字转换器并不局限于此。在其他例子中，本实施例的模拟数字转换器也可以其他电容切换方式来实现。
请参照图6，其示出了根据本发明第三实施例的连续渐进式模拟数字转换器的另一方块图。在另一个例子中，本实施例的取样保持电路310、电容式数字模拟转换电路320及比较器330也可以差动输入的方式来实现，其中取样保持电路310通过将输入信号INP提供至上排电容的一端及将输入信号INN提供至下排电容的一端来实现。据此，通过与前述各实施例相似的电容切换操作，本实施例的模拟数字转换器3也可通过对同一个转换单元中的子电容进行两次极性相反的电荷重新分配操作，来有效地消除子电容的电容值误差量针对比较电压所造成的电平偏移，进而具有可有效地针对电容数值不匹配所造成的数值偏移进行自我线性补偿的优点。
综上所述，虽然本发明已以一优选实施例披露如上，然而其并非用以限定本发明。本发明所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作各种变动与修饰。因此，本发明的保护范围当视后附的权利要求范围所界定的为准。

Claims (14)

1.一种模拟数字转换方法，应用于一连续渐进式模拟数字转换器中，以针对一模拟信号进行转换以得到一数字数值，所述数字数值包括一第N-1至一第0个位，所述第N-1至所述第0个位分别且依序地为所述数字数值的最高位位至最低位位，N为大于1的整数，所述模拟数字转换方法包括：
应用一取样保持电路，来对所述模拟信号进行取样以产生一取样电压；
应用一电容式数字模拟转换电路提供一比较电压，所述电容式数字模拟转换电路包括N-1个转换单元，所述N-1个转换单元包括一第N-1转换单元、一第N-2转换单元至一第1转换单元，所述第1转换单元至所述第N-2转换单元分别包括一第1电容至一第N-2电容，所述第N-1转换单元至少包括一第1子电容、一第2子电容至一第N-2子电容，所述第1子电容至所述第N-2子电容与所述第N-2电容至所述第1电容分别具有相同的电容值；
应用一比较器来比较所述取样电压及所述比较电压，以产生一比较信号；
应用一SAR控制电路来根据所述比较信号确定所述数字数值的所述第N-1个位；
应用所述SAR控制电路根据所述第N-1个位来对所述第N-1转换单元的至少所述第1子电容至所述第N-2子电容中储存的电荷进行重新分配，以更新所述比较电压；
在更新所述比较电压的步骤之后，应用所述比较器来比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
应用所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-2个位，并判断所述第N-1个位与所述第N-2个位是否对应至相同的逻辑数值；以及
当所述第N-1个位与所述第N-2个位对应至不同的逻辑数值时，应用所述SAR控制电路来对所述第N-1转换单元的所述第1子电容至所述第N-2子电容中的至少其中之一所储存的电荷进行重新分配，以更新所述比较电压。
2.根据权利要求1所述的模拟数字转换方法，其特征在于，在对所述第N-1转换单元的所述第1子电容至所述第N-2子电容中的至少其中之一所储存的电荷进行重新分配以更新所述比较电压的步骤中，所述SAR控制电路对所述第N-1转换单元的所述第1子电容所储存的电荷进行重新分配，以更新所述比较电压。
3.根据权利要求2所述的模拟数字转换方法，其中，所述模拟数字转换方法还包括：
在对所述第N-1转换单元的所述第1子电容至所述第N-2子电容中的至少其中之一所储存的电荷进行重新分配以更新所述比较电压的步骤之后，应用所述比较器来比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
应用所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-3个位，并判断所述第N-3个位与所述第N-2个位是否对应至相同的逻辑数值；以及
当所述第N-3个位与所述第N-2个位对应至不同的逻辑数值时，应用所述SAR控制电路来对所述第2子电容中储存的电荷进行重新分配，以更新所述比较电压。
4.根据权利要求3所述的模拟数字转换方法，其中，在确定所述数字数值的所述第N-3个位的步骤之后还包括：
当所述第N-3个位与所述第N-2个位对应至相同的逻辑数值时，应用所述SAR控制电路来对所述第N-3电容中储存的电荷进行重新分配，以更新所述比较电压。
5.根据权利要求1所述的模拟数字转换方法，其中，在确定所述数字数值的所述第N-3个位的步骤之后还包括：
当所述第N-1个位与所述第N-2个位对应至相同的逻辑数值时，应用所述SAR控制电路来对所述第N-2电容中储存的电荷进行重新分配，以更新所述比较电压。
6.根据权利要求5所述的模拟数字转换方法，其中，所述模拟数字转换方法还包括：
在当所述第N-1个位与所述第N-2个位对应至相同的逻辑数值时，应用所述SAR控制电路来对所述第N-2电容中储存的电荷进行重新分配以更新所述比较电压的步骤之后，应用所述比较器来比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
应用所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-3个位，并判断所述第N-3个位与所述第N-2个位是否对应至相同的逻辑数值；及
当所述第N-3个位与所述第N-2个位对应至不同的逻辑数值时，应用所述SAR控制电路来对所述第2子电容中储存的电荷进行重新分配，以更新所述比较电压。
7.根据权利要求6所述的模拟数字转换方法，其中，在应用所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-3个位，并判断所述第N-3个位与所述第N-2个位是否对应至相同的逻辑数值的步骤之后还包括：
当所述第N-3个位与所述第N-2个位对应至相同的逻辑数值时，应用所述SAR控制电路来对所述第N-3电容中储存的电荷进行重新分配，以更新所述比较电压。
8.一种连续渐进式模拟数字转换器，针对一模拟信号进行转换以得到一数字数值，所述数字数值包括一第N-1至一第0个位，所述第N-1至所述第0个位分别且依序地为所述数字数值的最高位位至最低位位，N为大于1的整数，所述模拟数字转换器包括：
一取样保持电路，用以对所述模拟信号进行取样以产生一取样电压；
一电容式数字模拟转换电路，用以提供一比较电压，所述电容式数字模拟转换电路包括N-1个转换单元，所述N-1个转换单元包括一第N-1转换单元、一第N-2转换单元至一第1转换单元，所述第1转换单元至所述第N-2转换单元分别包括一第1电容至一第N-2电容，所述第N-1转换单元至少包括一第1子电容、一第2子电容至一第N-2子电容，所述第1子电容至所述第N-2子电容与所述第N-2电容至所述第1电容分别具有相同的电容值；
一比较器，用以比较所述取样电压及所述比较电压以产生一比较信号；以及
一SAR控制电路，用以根据所述比较信号来确定所述数字数值的所述第N-1个位，并根据所述第N-1个位来对所述第N-1转换单元的至少所述第1子电容至所述第N-2子电容中储存的电荷进行重新分配，来更新所述比较电压；
其中，所述比较器还用以比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
其中，所述SAR控制电路还用以根据更新后的所述比较信号来确定所述数字数值的所述第N-2个位，并判断所述第N-1个位与所述第N-2个位是否对应至相同的逻辑数值；当所述第N-1个位与所述第N-2个位对应至不同的逻辑数值时，所述SAR控制电路对所述第N-1转换单元的所述第1子电容至所述第N-2子电容中的至少其中之一所储存的电荷进行重新分配，来更新所述比较电压。
9.根据权利要求8所述的模拟数字转换器，其中，当所述第N-1个位与所述第N-2个位对应至不同的逻辑数值时，所述SAR控制电路对所述第N-1转换单元的所述第1子电容所储存的电荷进行重新分配，以更新所述比较电压。
10.根据权利要求9所述的模拟数字转换器，其中，在所述比较电压被更新后，所述比较器还比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
其中，所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-3个位，并判断所述第N-3个位与所述第N-2个位是否对应至相同的逻辑数值；当所述第N-3个位与所述第N-2个位对应至不同的逻辑数值时，所述SAR控制电路对所述第2子电容中储存的电荷进行重新分配来更新所述比较电压。
11.根据权利要求10所述的模拟数字转换器，其中，当所述第N-3个位与所述第N-2个位对应至相同的逻辑数值时，所述SAR控制电路对所述第N-3电容中储存的电荷进行重新分配来更新所述比较电压。
12.根据权利要求8所述的模拟数字转换器，其中，当所述第N-1个位与所述第N-2个位对应至相同的逻辑数值时，所述SAR控制电路对所述第N-2电容中储存的电荷进行重新分配来更新所述比较电压。
13.根据权利要求12所述的模拟数字转换器，其中，在所述比较电压被更新后，所述比较器比较所述取样电压及更新后的所述比较电压，以得到更新后的所述比较信号；
其中，所述SAR控制电路根据更新后的所述比较信号来确定所述数字数值的所述第N-3个位，并判断所述第N-3个位与所述第N-2个位是否对应至相同的逻辑数值；当所述第N-3个位与所述第N-2个位对应至不同的逻辑数值时，所述SAR控制电路对所述第2子电容中储存的电荷进行重新分配来更新所述比较电压。
14.根据权利要求13所述的模拟数字转换器，其中，当所述第N-3个位与所述第N-2个位对应至相同的逻辑数值时，所述SAR控制电路对所述第N-3电容中储存的电荷进行重新分配来更新所述比较电压。
CN201310359833.2A 2012-09-26 2013-08-16 连续渐进式模拟数字转换器及模拟数字转换方法 Active CN103684459B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101135222 2012-09-26
TW101135222A TWI482438B (zh) 2012-09-26 2012-09-26 連續漸進式數位類比轉換器及其方法

Publications (2)

Publication Number Publication Date
CN103684459A true CN103684459A (zh) 2014-03-26
CN103684459B CN103684459B (zh) 2017-04-12

Family

ID=50320918

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310359833.2A Active CN103684459B (zh) 2012-09-26 2013-08-16 连续渐进式模拟数字转换器及模拟数字转换方法

Country Status (3)

Country Link
US (1) US8866653B2 (zh)
CN (1) CN103684459B (zh)
TW (1) TWI482438B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490679A (zh) * 2014-10-07 2016-04-13 瑞昱半导体股份有限公司 连续渐近式模拟数字转换器及其比较器误差的校正方法
CN110971234A (zh) * 2018-09-28 2020-04-07 新唐科技股份有限公司 连续渐近式模拟数字转换器及控制方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734716B (zh) * 2013-12-24 2017-12-12 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
US9048860B1 (en) * 2014-06-05 2015-06-02 Xilinx, Inc. Successive approximation analog-to-digital conversion
DE102014110012B4 (de) * 2014-07-16 2022-09-01 Infineon Technologies Ag Verfahren und Vorrichtung zur Verwendung bei der Analog-zu-Digital-Umwandlung
US9641189B2 (en) * 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
US10205462B2 (en) 2014-12-17 2019-02-12 Analog Devices, Inc. SAR ADCs with dedicated reference capacitor for each bit capacitor
CN108631778B (zh) * 2018-05-10 2022-01-14 上海华虹宏力半导体制造有限公司 逐次逼近模数转换器及转换方法
CN111294050B (zh) * 2018-12-07 2023-03-24 财团法人成大研究发展基金会 高线性度的循续渐近式模拟至数字转换器
US20210240441A1 (en) * 2020-01-30 2021-08-05 Texas Instruments Incorporated Computation in-memory using 6-transistor bit cells
TWI739722B (zh) * 2021-04-08 2021-09-11 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763525B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
TWI763524B (zh) 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200510A1 (en) * 2004-01-07 2005-09-15 Semiconductor Technology Academic Research Center Analog to digital converter circuit of successive approximation type operating at low voltage
TW200703919A (en) * 2005-01-05 2007-01-16 Fyre Storm Inc Predictive analog to digital converters and methods of using
US20070216563A1 (en) * 2006-01-02 2007-09-20 Wu Zhong Y Bit-adjacency capacitor-switched DAC, method, driver and display device
CN101527570A (zh) * 2008-03-07 2009-09-09 瑞昱半导体股份有限公司 模拟到数字转换装置、方法及触控式装置
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734541B2 (ja) * 1987-07-27 1995-04-12 日本電気株式会社 逐次比較形アナログ・ディジタル変換方式
US6329938B1 (en) * 2000-06-15 2001-12-11 Adaptec, Inc. Programmable analog-to-digital converter with bit conversion optimization
US7233276B1 (en) 2005-11-29 2007-06-19 Himax Technologies, Inc. Pipelined analog to digital converter with capacitor mismatch compensation
US7705765B1 (en) * 2008-10-10 2010-04-27 Linear Technology Corporation Systems and methods for characterizing component ratios and generating a digital representation of same
TWI367634B (en) * 2009-02-09 2012-07-01 Prolific Technology Inc Self-calibration circuit and method for capacitors
TWI382670B (zh) * 2009-10-08 2013-01-11 Holtek Semiconductor Inc 逐漸逼近類比數位轉換器及其方法
US8610616B2 (en) * 2010-06-02 2013-12-17 Indian Institute Of Technology Bombay Successive approximation register analog to digital converter circuit
US8446304B2 (en) * 2010-06-30 2013-05-21 University Of Limerick Digital background calibration system and method for successive approximation (SAR) analogue to digital converter
TWI454064B (zh) * 2010-12-16 2014-09-21 Univ Nat Cheng Kung 具輔助預測電路之逐漸趨近式類比數位轉換器及其方法
JP2012151561A (ja) * 2011-01-17 2012-08-09 Seiko Epson Corp Ａ／ｄ変換回路、集積回路装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050200510A1 (en) * 2004-01-07 2005-09-15 Semiconductor Technology Academic Research Center Analog to digital converter circuit of successive approximation type operating at low voltage
TW200703919A (en) * 2005-01-05 2007-01-16 Fyre Storm Inc Predictive analog to digital converters and methods of using
US20070216563A1 (en) * 2006-01-02 2007-09-20 Wu Zhong Y Bit-adjacency capacitor-switched DAC, method, driver and display device
CN101527570A (zh) * 2008-03-07 2009-09-09 瑞昱半导体股份有限公司 模拟到数字转换装置、方法及触控式装置
CN102571094A (zh) * 2010-12-10 2012-07-11 乐金显示有限公司 逐次逼近寄存器模数转换器以及利用其的模数转换方法
CN102427368A (zh) * 2011-11-30 2012-04-25 香港应用科技研究院有限公司 一种高速的逐次逼近寄存器模数转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIU等: "A 10-bit 50-MS/s SAR ADC With a Monotonic Capacitor Switching Procedure", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》, vol. 45, no. 4, 30 April 2010 (2010-04-30), pages 731 - 740, XP011305775, DOI: doi:10.1109/JSSC.2010.2042254 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490679A (zh) * 2014-10-07 2016-04-13 瑞昱半导体股份有限公司 连续渐近式模拟数字转换器及其比较器误差的校正方法
CN105490679B (zh) * 2014-10-07 2019-01-08 瑞昱半导体股份有限公司 连续渐近式模拟数字转换器及其比较器误差的校正方法
CN110971234A (zh) * 2018-09-28 2020-04-07 新唐科技股份有限公司 连续渐近式模拟数字转换器及控制方法
CN110971234B (zh) * 2018-09-28 2023-07-28 新唐科技股份有限公司 连续渐近式模拟数字转换器及控制方法

Also Published As

Publication number Publication date
US20140085118A1 (en) 2014-03-27
TWI482438B (zh) 2015-04-21
US8866653B2 (en) 2014-10-21
CN103684459B (zh) 2017-04-12
TW201414211A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
CN103684459A (zh) 连续渐进式模拟数字转换器及其方法
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
US6747589B2 (en) Error correction architecture to increase speed and relax current drive requirements of SAR ADC
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US5675340A (en) Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US7528761B2 (en) Analog/digital conversion using successive approximation and redundant weighting
CN101523727B (zh) 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
US8390502B2 (en) Charge redistribution digital-to-analog converter
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US9577654B2 (en) Analog-digital converter and control method
EP3182593B1 (en) Circuit for stabilizing a dac reference voltage
EP3613147B1 (en) Successive approximation register (sar) analog to digital converter (adc)
JP6372102B2 (ja) アナログデジタル変換回路
US20160173114A1 (en) A/d converter and a/d converter calibrating method
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US8493260B2 (en) Successive approximation analog to digital converter
KR101878593B1 (ko) 아날로그 디지털 변환기 및 그 동작 방법
US10868558B1 (en) Successive approximation register analog-to-digital converter
US8576106B2 (en) Analog-digital converter
WO2019138804A1 (ja) 逐次比較アナログデジタル変換器
Wu et al. A design method of capacitor arrays for high-resolution SAR ADCs
US20140062752A1 (en) Analog-to-digital converter and analog-to-digital conversion method using the same
CN110311681B (zh) 一种n位逐次逼近型adc及其信号输出控制方法
CN113114263B (zh) Sar模数转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant