CN105490679B - 连续渐近式模拟数字转换器及其比较器误差的校正方法 - Google Patents

连续渐近式模拟数字转换器及其比较器误差的校正方法 Download PDF

Info

Publication number
CN105490679B
CN105490679B CN201510606651.XA CN201510606651A CN105490679B CN 105490679 B CN105490679 B CN 105490679B CN 201510606651 A CN201510606651 A CN 201510606651A CN 105490679 B CN105490679 B CN 105490679B
Authority
CN
China
Prior art keywords
voltage
error
continuous
sampled
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510606651.XA
Other languages
English (en)
Other versions
CN105490679A (zh
Inventor
林嘉亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN105490679A publication Critical patent/CN105490679A/zh
Application granted granted Critical
Publication of CN105490679B publication Critical patent/CN105490679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种连续渐近式(SAR)模拟数字转换器(ADC)及其比较器误差的校正方法。在连续渐近式模拟数字转换器中，多路采样电路采样一输入电压或一共模电压成一采样电压。采样电压加上转换电压与误差修正电压，然后输入至比较器。比较器决定采样电压、转换电压与误差修正电压的加总的误差的极性。基于此极性，转换电压与误差修正电压反复地进行连续渐近处理以补偿来自采样后的输入电压或采样后的共模电压的加总的误差。

Description

连续渐近式模拟数字转换器及其比较器误差的校正方法
技术领域
本发明是关于连续渐近式模拟数字转换器(successive-approximation-register analog-to-digital converter；SAR ADC)的比较器误差的校正技术。
背景技术
本领域技术人员应了解于说明书中所使用的与微电子相关的各种术语与基本概念，例如：信号、采样、电路节点、开关(switch)、比较器(comparator)、有限状态机(finite-state machine；FSM)、模拟数字转换器(analog-to-digital converter；ADC)及数字模拟转换器(digital-to-analog converter；DAC)等。这些术语与基本概念为本领域技术人员所显而易见，故于此不再详细解释。
图1A为连续渐近式(SAR)模拟数字转换器(ADC)100的功能方块图。参照图1A，连续渐近式模拟数字转换器100包括一采样电路110、一数字模拟转换器120、一加总电路130、一比较器140以及一SAR控制器150。采样电路110采样一输入电压VIN并依据一采样信号SAMP输出一第一电压V1。数字模拟转换器120将一输出数据DO转换成一第二电压V2。加总电路130接收第一电压V1与第二电压V2并输出一加总电压VX。比较器140接收加总电压VX并输出一二元决策信号DX，并且此二元决策信号DX代表加总电压VX的极性。SAR控制器150接收二元决策信号DX并输出采样信号SAMP与一输出数据DO。连续渐近式模拟数字转换器100以二阶段运作：一采样阶段与一转换阶段。在采样阶段下，采样信号SAMP为有效(即，为有效电位)，并且输入电压VIN被采样为第一电压V1。在转换阶段下，采样信号SAMP为失效(即，无效电位)，并且SAR控制器150进行连续渐近以依据二元决策信号DX调整输出数据DO以使第二电压V2约等于第一电压V1。当二元决策信号DX为1(其代表加总电压VX过高且需要调低)时，SAR控制器150增加输出数据DO的值以增加第二电压V2因而降低加总电压VX。反之，SAR控制器150减少输出数据DO的值以降低第二电压V2因而增加加总电压VX。于连续渐近终止时，加总电压VX约为0、第二电压V2约等于第一电压V1、且输出数据DO的最终值为输入电压VIN的数字化表示(其作为连续渐近的结果)。
图1B为比较器140的理想转换特性的示意图。参照图1B，当加总电压VX大于0时，二元决策信号DX为1。反之，当加总电压VX小于0时，二元决策信号DX为0。然而，实际的比较器会有误差。图1C为具有10mV误差的比较器140的示范性转换特性的示意图。参照图1C，当加总电压VX大于10mV时，二元决策信号DX为1。反之，当加总电压VX小于10mV时，二元决策信号DX为0。在比较器140的误差(如，10mV)的存在下，于连续渐近终止时，加总电压VX约为误差电压(如，10mV)，而非0。如此一来，第二电压V2则不会准确地逼近于第一电压V1，且输出数据DO的最终值不会为输入电压VIN的精准数字化表示。因此会引入一误差至模拟数字转换并降低连续渐近式模拟数字转换器100的性能。
于此，比较器误差能通过使用自动归零(auto-zero)架构而校正。然而，自动归零架构会增加比较器的复杂度。
因此，不增加比较器的复杂度的连续渐近式模拟数字转换器的比较器误差的校正方法是令人期望的。
发明内容
本发明示范性实施例的目的之一在于校正连续渐近式模拟数字转换器的比较器的电压误差。
本发明示范性实施例的目的之一在于使用响应利用连续渐近所获得的误差修正码的误差修正数字模拟转换器来删除连续渐近式模拟数字转换器的比较器的电压误差。
在一示范性实施例中，一种连续渐近式模拟数字转换器包括一多路采样电路、一第一数字模拟转换器(digital-to-analog converter；DAC)、一第二数字模拟转换器、一加总电路、一比较器以及一连续渐近式有限状态机(finite-state machine；FSM)。多路采样电路依据一采样信号并基于一前景校正指示信号的状态采样一输入电压或一共模电压成一采样电压。第一数字模拟转换器响应一转换码输出一转换电压。第二数字模拟转换器响应一误差修正码输出一误差修正电压。加总电路接收转换电压、误差修正电压与采样电压并输出一误差电压。比较器接收误差电压并输出一二元决策信号。连续渐近式有限状态机接收二元决策信号并输出一输出数据、采样信号、前景校正指示信号、转换码与误差修正码。其中，连续渐近式有限状态机包括一前景校正状态以及一正常运作状态。当连续渐近式有限状态机为前景校正状态时，共模电压被采样、转换码被设定为一共模码，并且误差修正码的一校正值以连续渐近建立。相对地，当连续渐近式有限状态机为正常运作状态时，输入电压被采样、误差修正码被设定为于前景校正状态下所获得的校正值，并且转换码以连续渐近建立。在一示范性实施例中，第二数字模拟转换器的解析度高于第一数字模拟转换器的解析度。
在一示范性实施例中，一种连续渐近式模拟数字转换器的比较器误差的校正方法包括使用一第一数字模拟转换器响应一转换码输出一转换电压、使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压、使用一加总电路产生表现一采样电压、转换电压与误差修正电压的加总的一误差电压、使用一比较器产生指示误差电压的极性的一二元决策信号、执行一第一连续渐近、执行一第二连续渐近、以及利用转换码的最终值输出一输出数据。其中，执行一第一连续渐近的步骤包括设定转换码为一共模码、设定误差修正码为一中值码、采样一共模电压成采样电压、使用连续渐近依据二元决策信号反复调整误差修正码、以及保存误差修正码的最终值以作为一校正值。执行一第二连续渐近的步骤包括设定误差修正码为中值码、设定转换码为共模码、采样一输入电压成采样电压、设定误差修正码为校正值、以及使用连续渐近依据二元决策信号反复调整转换码。
附图说明
图1A为连续渐近式模拟数字转换器(SAR ADC)的功能方块图。
图1B为图1A中的连续渐近式模拟数字转换器的比较器的理想转换特性的示意图。
图1C为具有10mV误差的图1A中的连续渐近式模拟数字转换器的比较器的示范性转换特性的示意图。
图2为依照本发明一实施例的连续渐近式模拟数字转换器的功能方块图。
图3A及3B为图2中的连续渐近式模拟数字转换器的连续渐近式有限状态机的运作流程图。
图4为图2中的连续渐近式模拟数字转换器的一电路实施例的示意图。
其中，附图标记说明如下：
100 连续渐近式模拟数字转换器
110 采样电路
120 数字模拟转换器
130 加总电路
140 比较器
150 SAR控制器
VIN 输入电压
SAMP 采样信号
V1 第一电压
DO 输出数据
V2 第二电压
VX 加总电压
DX 二元决策信号
200 连续渐近式模拟数字转换器
220 多路采样电路
230 第一数字模拟转换器
240 第二数字模拟转换器
250 加总电路
260 比较器
270 连续渐近式有限状态机
VCM 共模电压
FGC 前景校正指示信号
SMP 采样信号
VS 采样电压
DC 转换码
VC 转换电压
DOC 误差修正码
VOC 误差修正电压
VE 误差电压
DE 二元决策信号
DOUT 输出数据
300 流程图
305 启动
310 使前景校正指示信号FGC有效
315 设定转换码DC为共模码DCM并且设定误差修正码DOC为中值码DOC0
320 使采样信号SMP有效
325 使采样信号SMP失效
330 依据二元决策信号DE反复调整误差修正码DOC
335 保存误差修正码DOC的最终值以作为一校正值DOCC
340 使前景校正指示信号FGC失效
342 设定转换码DC为共模码DCM并且设定误差修正码DOC为中值码DOC0
345 使采样信号SMP有效
350 使采样信号SMP失效
352 设定误差修正码DOC为校正值DOCC
355 依据二元决策信号DE反复调整转换码DC
360 使用转换码DC的最终值更新输出数据DOUT
400 组合电路
410 子电路
411 开关
412 开关
413 与门
414 与门
415 反相器
430 开关
431 开关
432 开关
433 开关
434 开关
435 开关
436 开关
437 开关
438 开关
440 开关
441 开关
442 开关
443 开关
444 开关
470 子电路
480 子电路
NX 共用节点
C0 电容
C1 电容
C2 电容
C3 电容
C4 电容
C5 电容
C6 电容
C7 电容
C8 电容
DC[8:0] 9比特
VR1 第一参考电压
VR0 第二参考电压
C’0 电容
C’1 电容
C’2 电容
C’3 电容
C’4 电容
DOC[4:0] 5比特
具体实施方式
本发明是关于连续渐近式模拟数字转换器(successive-approximation-register analog-to-digital converter；SAR ADC)的比较器误差的校正。以下的详细描述公开本发明各种可实行的实施例，但应了解的是本发明可以多种方法实现，并不限于下述的特定范例或实现此些范例的任意特征的特定方法。在其他实例中，并未显示或描述公众所知悉的细节，以避免混淆本发明的技术特征。
于此是以「工程意识(engineering sense)」揭示公开本发明各种可实行的实施例，其中，若第一数量与第二数量的差小于一公差值，第一数量可视为「等于」第二数量。适当的公差值为公众所知悉的。举例来说，若公差值为0.5mV，100.2mV即可视为等于100mV。同样地，若物理数量是以工程意义所建立以致使在工程意识下等于一预定值，此物理数量可视为预定的。举例来说，若以一装置产生一电压以致使此电压等于一预定值(如，100mV)，则此电压可视为预定的。若在装置的给定输入的响应下其输出是以工程意义所预定，则此装置的转换特性即可视为已知的。
图2为依照本发明一实施例的连续渐近式模拟数字转换器200的功能方块图。参照图2，连续渐近式模拟数字转换器200包括一多路采样电路220、一第一数字模拟转换器(digital-to-analog converter；DAC)230、一第二数字模拟转换器240、一加总电路250、一比较器260以及一连续渐近式有限状态机(finite-state machine；FSM)270。多路采样电路220接收一输入电压VIN与一共模电压VCM并基于一前景校正指示信号FGC的状态且依据一采样信号SMP输出一采样电压VS。第一数字模拟转换器230接收一转换码DC并输出一转换电压VC。第二数字模拟转换器240接收一误差修正码DOC并输出一误差修正电压VOC。加总电路250接收转换电压VC、误差修正电压VOC与采样电压VS并输出一误差电压VE。比较器260接收误差电压VE并输出一二元决策信号DE。连续渐近式有限状态机270接收二元决策信号DE并输出一输出数据DOUT、采样信号SMP、前景校正指示信号FGC、转换码DC与误差修正码DOC。加总电路250的功能能以下列公式表示：
VE＝VS－VC－VOC (1)
连续渐近式模拟数字转换器200具有二种状态：前景校正状态与正常运作状态。当前景校正指示信号FGC为有效(即，被驱使为有效电位)时，连续渐近式模拟数字转换器200为前景校正状态；反之，当前景校正指示信号FGC为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200为正常运作状态。无论状态为何，连续渐近式模拟数字转换器200以二阶段执行模拟数字转换：一采样阶段与一转换阶段。当采样信号SMP为有效(即，被驱使为有效电位)时，连续渐近式模拟数字转换器200在采样阶段。反之，当采样信号SMP为失效(即，被驱使为无效电位)时，连续渐近式模拟数字转换器200在转换阶段。在采样阶段，输入电压VIN或共模电压VCM被采样成采样电压VS。在转换阶段，转换码DC与误差修正码DOC由连续渐近式有限状态机270依据二元决策信号DE反复调整。于转换阶段的终止时，若比较器260无误差(如，见图1B，分别以误差电压VE与二元决策信号DE取代加总电压VX与二元决策信号DX)，误差电压VE会约等于0。不然，比较器260具有一非零误差电压(如，见图1C，分别以误差电压VE与二元决策信号DE取代加总电压VX与二元决策信号DX)，并且误差电压VE会约等于比较器260的误差电压。于此，令比较器260的误差电压为「VOS」。前景校正则用以估算误差电压VOS。
共模电压VCM为一预设电压，其作为在前景校正状态下校正连续渐近式模拟数字转换器200的参考。第一数字模拟转换器230的转换特性为预设的，以致使当转换码DC被设为既定的共模码DCM时，转换电压VC是等于共模电压VCM。第二数字模拟转换器240的转换特性亦为预设的，以致使当误差修正码DOC被设为一中值码DOC0时，误差修正电压VOC是等于0V。在前景校正状态下，于采样阶段期间，转换码DC被设为共模码DCM、误差修正码DOC被设为中值码DOC0、且共模电压VCM被采样成采样电压VS。在前景校正状态下，于转换阶段期间，误差修正码DOC由连续渐近式有限状态机270依据二元决策信号DE反复调整，如下述。当二元决策信号DE为1时，连续渐近式有限状态机270增加误差修正码DOC以上升误差修正电压VOC因而减少误差电压VE。反之，当二元决策信号DE为0时，连续渐近式有限状态机270减少误差修正码DOC以下降误差修正电压VOC因而上升误差电压VE。在连续渐近后的转换阶段的终止时，误差电压VE约等于比较器260的误差电压VOS(因执行连续渐近)，且因此误差修正电压VOC约等于负的误差电压-VOS，其按照公式(1)于VS＝VCM(因执行采样)且VE＝VOS(因执行连续渐近)的情况下可得之。令在前景校正状态的转换阶段的终止时误差修正码DOC的最终值为「DOCC」，其为使误差修正电压VOC约等于负的误差电压-VOS的误差修正码DOC的校正值。在校正值DOCC获得后，连续渐近式模拟数字转换器200能进入正常运作状态，此时前景校正指示信号FGC为失效。在正常运作状态下，于采样阶段期间，误差修正码DOC被设定为中值码DOC0、转换码DC被设为共模码DCM、且输入电压VIN被采样成采样电压VS。在正常运作状态下，于转换阶段期间，误差修正码DOC被设定为校正值DOCC，且连续渐近由连续渐近式有限状态机270进行以依据二元决策信号DE反复调整转换码DC，如下述。当二元决策信号DE为1时，连续渐近式有限状态机270增加转换码DC以上升转换电压VC因而减少误差电压VE。反之，当二元决策信号DE为0时，连续渐近式有限状态机270减少转换码DC以下降转换电压VC因而上升误差电压VE。在转换阶段的终止时，误差电压VE约等于比较器260的误差电压VOS(其作为连续渐近的结果)，因而转换电压VC约等于输入电压VIN，其按照公式(1)于VS＝VIN(因执行采样)且VOC＝-VOS(因误差修正码DOC被设定为校正值DOCC)的情况下可得之。因此，转换码DC能准确地表现输入电压VIN。
在一示范性实施例中，连续渐近式有限状态机270依据由流程图300(如图3A及3B所示)说明的演算法运作。一旦启动(步骤305)，连续渐近式有限状态机270进入前景校正状态，并且前景校正状态包括下列步骤：使前景校正指示信号FGC有效(即，驱使前景校正指示信号FGC成有效电位)(步骤310)、设定转换码DC为共模码DCM并且设定误差修正码DOC为中值码DOC0(步骤315)、使采样信号SMP有效(即，驱使采样信号SMP成有效电位)(步骤320)、使采样信号SMP失效(即，驱使采样信号SMP成无效电位)(步骤325)、依据二元决策信号DE反复调整误差修正码DOC(步骤330)、保存误差修正码DOC的最终值以作为一校正值DOCC(步骤335)、以及使前景校正指示信号FGC失效(即，驱使前景校正指示信号FGC成无效电位)(步骤340)。然后，连续渐近式有限状态机270进入正常运作状态，并且正常运作状态包括下列步骤：设定转换码DC为共模码DCM并且设定误差修正码DOC为中值码DOC0(步骤342)、使采样信号SMP有效(步骤345)、使采样信号SMP失效(步骤350)、设定误差修正码DOC为校正值DOCC(步骤352)、依据二元决策信号DE反复调整转换码DC(步骤355)、使用转换码DC的最终值更新输出数据DOUT(步骤360)、以及回圈返回至步骤342以继续执行。在步骤330中，执行多个次反复，其中在每次反复中，当二元决策信号DE为1时，增加误差修正码DOC；反之，当二元决策信号DE为0时，减少误差修正码DOC。同样地，在步骤355中，执行多个次反复，其中在每次反复中，当二元决策信号DE为1时，增加转换码DC；反之，当二元决策信号DE为0时，减少转换码DC。
图2中的比较器260在电路设计者的考量下能以公知的比较器电路实现。
应注意的是，图2所示的功能方块图是描述了实现依据本发明一实施例的连续渐近式模拟数字转换器的功能。在电路设计者的考量下，此些功能可使用各种电路实施例以各种方法实现。图4为组合电路400的示意图。此组合电路400能实现图2中的多路采样电路220、第一数字模拟转换器230、第二数字模拟转换器240与加总电路250的功能的组合。图2中的多路采样电路220的功能可由图4中的子电路410实现。图2中的第一数字模拟转换器230的功能可由图4中的子电路470实现。图2中的第二数字模拟转换器240的功能可由图4中的子电路480实现。并且，图2中的加总电路250的功能可由图4中的子电路410、470、480的共用节点NX隐含并实现。子电路410包括二开关411、412，并且二开关411、412分别采样共模电压VCM与输入电压VIN给共用节点NX。通过使用与门(ANDgate)413，于前景校正指示信号FGC与采样信号SMP均为有效时，开关411开启(ON)以采样共模电压VCM给共用节点NX；反之，则开关411关闭(OFF)。通过使用与门414与反相器415，于前景校正指示信号FGC的逻辑反相与采样信号SMP均为有效时，开关412开启以采样输入电压VIN给共用节点NX；反之，则开关412关闭。因此，图2中的多路采样电路220的功能是由子电路410实现，并且在采样阶段的终止时，图2的采样电压VS则隐含并储存在共用节点NX。举例来说，但不限于此，转换码DC为9比特(其标示为DC[8:0])，而误差修正码DOC为5比特(其标示为DOC[4:0])。此时，子电路470包括九个电容C0、C1、C2、、、C7、C8以及九个开关430、431、432、、、437、438，并且此些开关430～438分别受控于转换码DC的9比特DC[8:0]。九个电容C0～C8中的每一者经由受控于转换码DC中对应比特的各自对应的开关将共用节点NX耦接至一第一参考电压VR1或一第二参考电压VR0。举例来说，若比特DC[0]为1，电容C0经由开关430将共用节点NX耦接至第一参考电压VR1；若比特DC[0]为0，电容C0经由开关430将共用节点NX耦接至第二参考电压VR0。因此，转换电压VC依据转换码DC的9比特DC[8:0]按照第一参考电压VR1与第二参考电压VR0的线性组合的电压而产生，并且迭加在共用节点NX上。因此，子电路470实现了第一数字模拟转换器230的功能。同样地，子电路480包括五个电容C’0、C’1、C’2、C’3、C’4以及五个开关440、441、442、443、444，并且此些开关440～444分别受控于误差修正码DOC的5比特DOC[4:0]。五个电容C’0～C’4中的每一者经由受控于误差修正码DOC中对应比特的各自对应的开关将共用节点NX耦接至第一参考电压VR1或第二参考电压VR0。举例来说，若比特DOC[0]为1，电容C’0经由开关440将共用节点NX耦接至第一参考电压VR1；若比特DOC[0]为0，电容C’0经由开关440将共用节点NX耦接至第二参考电压VR0。因此，误差修正电压VOC依据误差修正码DOC的5比特DOC[4:0]按照第一参考电压VR1与第二参考电压VR0的线性组合的电压而产生，并且迭加在共用节点NX上。因此，子电路480实现了第二数字模拟转换器240的功能。举例来说，但不限于此，C0＝4fF、C1＝8fF、C2＝16fF、C3＝32fF、C4＝64fF、C5＝128fF、C6＝256fF、C7＝512fF、C8＝1024fF；C’0＝2fF、C’1＝4fF、C’2＝8fF、C’3＝16fF、C’4＝32fF；DOC0＝5’b1,0000；DCM＝9’b1,0000,0000；VCM＝0；VR1＝-0.5V；以及VR0＝0.5V。应注意的是，在此示范性实施例中，第二数字模拟转换器240因使用较小的电容(电容C’0小于电容C0；电容C’1小于电容C1；电容C’2小于电容C2；以此类推的)而其解析度高于第一数字模拟转换器230的解析度。使用此电路配置，比较器260的误差电压VOS能被校正成小于第一数字模拟转换器230的最低有效比特(least-significant bit；LSB)。
参照图2，在正常运作状态下，在转换阶段期间，误差修正码DOC被设定为校正值DOCC。若比较器260的误差电压VOS保持不变，那么比较器260的误差电压VOS则能有效地被第二数字模拟转换器240修正。然而，若比较器260的误差电压VOS随时改变，那么比较器260的误差电压VOS则无法有效地被第二数字模拟转换器240修正。在此例子中，则须要背景校正。背景校正是基于输出数据DOUT的统计数据。在一实施例中，共模电压VCM等于输入电压VIN的统计平均值。若比较器260的误差电压VOS有效地被第二数字模拟转换器240修正，那么输出数据DOUT的统计平均值会等于共模码DCM。若输出数据DOUT的统计平均值大于共模码DCM，即表示校正值DOCC太低且须被增加。反之，若输出数据DOUT的统计平均值小于共模码DCM，即表示校正值DOCC太高且须被减少。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视所附的权利要求书所界定者为准。

Claims (9)

1.一种连续渐近式模拟数字转换器，其特征在于，包括：
一多路采样电路，依据一采样信号并基于一前景校正指示信号的状态采样一输入电压或一共模电压成一采样电压；
一第一数字模拟转换器，响应一转换码输出一转换电压；
一第二数字模拟转换器，响应一误差修正码输出一误差修正电压；
一加总电路，接收该采样电压、该转换电压与该误差修正电压并输出一误差电压；
一比较器，接收该误差电压并输出一二元决策信号；以及
一连续渐近式有限状态机，接收该二元决策信号并输出一输出数据、该采样信号、该前景校正指示信号、该转换码与该误差修正码；
其中，该连续渐近式有限状态机包括一前景校正状态以及一正常运作状态；
其中，当该连续渐近式有限状态机为前景校正状态时，该共模电压被采样、该转换码被设定为一共模码，并且该误差修正码的一校正值以连续渐近建立；以及
其中，当该连续渐近式有限状态机为正常运作状态时，该输入电压被采样、该误差修正码被设定为该校正值，并且该转换码以连续渐近建立；
其中该第二数字模拟转换器的解析度高于该第一数字模拟转换器的解析度。
2.如权利要求1所述的连续渐近式模拟数字转换器，其中该共模电压等于该输入电压的统计平均值。
3.如权利要求1所述的连续渐近式模拟数字转换器，其中响应该共模码的该转换电压的值约等于该共模电压。
4.如权利要求3所述的连续渐近式模拟数字转换器，其中响应该误差修正码的该校正值的该误差修正电压的值约等于该比较器的一误差电压。
5.如权利要求1所述的连续渐近式模拟数字转换器，其中在该正常运作状态的该连续渐近的终止时，该输出数据包括该转换码的最终值。
6.如权利要求5所述的连续渐近式模拟数字转换器，其中在该正常运作状态下，该误差修正码的该校正值是基于该输出数据的统计平均值调整。
7.如权利要求1所述的连续渐近式模拟数字转换器，其中该第一数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端耦接至一共用节点，以及各该电容的该第二端依据该转换码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。
8.如权利要求1所述的连续渐近式模拟数字转换器，其中该第二数字模拟转换器包括多个电容，每一该电容包括一第一端与一第二端，各该电容的该第一端耦接至一共用节点，以及各该电容的该第二端依据该误差修正码中一对应比特耦接至一第一参考电压与一第二参考电压中之一。
9.一种连续渐近式模拟数字转换器的比较器误差的校正方法，其特征在于，包括：
使用一第一数字模拟转换器响应一转换码输出一转换电压；
使用一第二数字模拟转换器响应一误差修正码产生一误差修正电压；
使用一加总电路产生表现一采样电压、该转换电压与该误差修正电压的加总的一误差电压；
使用一比较器产生指示该误差电压的极性的一二元决策信号；
执行一第一连续渐近，包括：
设定该转换码为一共模码；
设定该误差修正码为一中值码；
采样一共模电压成该采样电压；
使用连续渐近依据该二元决策信号反复调整该误差修正码；以及
保存该误差修正码的最终值以作为一校正值；
执行一第二连续渐近，包括：
设定该误差修正码为该中值码；
设定该转换码为该共模码；
采样一输入电压成该采样电压；
设定该误差修正码为该校正值；以及
使用连续渐近依据该二元决策信号反复调整该转换码；以及
利用该转换码的最终值输出一输出数据。
CN201510606651.XA 2014-10-07 2015-09-22 连续渐近式模拟数字转换器及其比较器误差的校正方法 Active CN105490679B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/508,375 2014-10-07
US14/508,375 US9413374B2 (en) 2014-10-07 2014-10-07 Method and apparatus for calibrating comparator offset of successive-approximation-register analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN105490679A CN105490679A (zh) 2016-04-13
CN105490679B true CN105490679B (zh) 2019-01-08

Family

ID=55633564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510606651.XA Active CN105490679B (zh) 2014-10-07 2015-09-22 连续渐近式模拟数字转换器及其比较器误差的校正方法

Country Status (3)

Country Link
US (1) US9413374B2 (zh)
CN (1) CN105490679B (zh)
TW (1) TWI580193B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692441B2 (en) * 2015-06-30 2017-06-27 Renesas Electronics Corporation AD converter and AD conversion method
CN106533443B (zh) * 2016-11-16 2019-01-22 电子科技大学 一种高速动态比较器失调电压校准电路
US10158373B2 (en) * 2016-12-23 2018-12-18 Avnera Corporation Reference disturbance mitigation in successive approximation register analog to digital converter
CN107565968B (zh) * 2017-09-19 2024-01-26 珠海泰为电子有限公司 一种逐次逼近型模数转换器
EP3830962A4 (en) 2018-08-03 2022-04-20 Rambus Inc. OFFSET CALIBRATION OF AN ANALOG-DIGITAL CONVERTER WITH SUCCESSIVE APPROXIMATION REGISTER
CN115473534A (zh) * 2021-06-11 2022-12-13 瑞昱半导体股份有限公司 连续逼近暂存器式模数转换器及其信号转换方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072032A (zh) * 2006-05-12 2007-11-14 中兴通讯股份有限公司 一种逐次逼近的模数转换电路
TW200934138A (en) * 2007-11-08 2009-08-01 Advantest Corp DA converter and AD converter
CN103684459A (zh) * 2012-09-26 2014-03-26 瑞昱半导体股份有限公司 连续渐进式模拟数字转换器及其方法
CN103873059A (zh) * 2014-03-10 2014-06-18 天津大学 一种应用于高精度逐次逼近模数转换器的数字校准方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831562A (en) * 1996-07-12 1998-11-03 Sipex Corporation Differential sample and hold circuit with common mode sampling for an analog-to-digital converter
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
US7876254B2 (en) * 2008-09-30 2011-01-25 Freescale Semiconductor, Inc. Data conversion circuitry having successive approximation circuitry and method therefor
KR102103933B1 (ko) * 2013-09-04 2020-04-24 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072032A (zh) * 2006-05-12 2007-11-14 中兴通讯股份有限公司 一种逐次逼近的模数转换电路
TW200934138A (en) * 2007-11-08 2009-08-01 Advantest Corp DA converter and AD converter
CN103684459A (zh) * 2012-09-26 2014-03-26 瑞昱半导体股份有限公司 连续渐进式模拟数字转换器及其方法
CN103873059A (zh) * 2014-03-10 2014-06-18 天津大学 一种应用于高精度逐次逼近模数转换器的数字校准方法

Also Published As

Publication number Publication date
US9413374B2 (en) 2016-08-09
TW201614961A (en) 2016-04-16
CN105490679A (zh) 2016-04-13
US20160099722A1 (en) 2016-04-07
TWI580193B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
CN105490679B (zh) 连续渐近式模拟数字转换器及其比较器误差的校正方法
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
US9577654B2 (en) Analog-digital converter and control method
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
CN104298287B (zh) 电流校正方法与装置及电阻校正方法与装置
CN101388667B (zh) 可自我校准的数字模拟转换器及其方法
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
JP4811339B2 (ja) Ａ／ｄ変換器
CN103888140A (zh) 模数转换误差自校正的装置及方法
CN106899300A (zh) 一种用于逐次逼近模数转换器的冗余循环平均方法
CN110912558B (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
CN105071811B (zh) 一种提高逐次逼近模数转换器dnl/inl的位循环方法
US20180019761A1 (en) Common mode rejection in a reservoir capacitor sar converter
US9197231B1 (en) Systems and methods for data conversion
US20120146825A1 (en) Cyclic digital-to-analog converter (dac) with capacitor swapping
KR20130095113A (ko) 축차 비교형 아날로그 디지털 변환기 및 변환 방법
Kamata et al. An analog front-end employing 87 dB SNDR stochastic SAR-ADC for a biomedical sensor
JP7499742B2 (ja) 電源回路及び電圧検出回路
CN112994699B (zh) 失调校准装置、逐次逼近型模数转换装置及失调校准方法
KR20190095577A (ko) 축차 비교형 아날로그 디지털 변환기
CN104734717A (zh) 一种用于模数转换器的高精度三电平开关方法及电路
CN110166053B (zh) 高精度逐次逼近型8位模数转换装置及其控制方法
Ghoshal et al. Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique
CN104485961A (zh) 一种用于逐次逼近型模数转换器单调开关的方法及电路
CN105703775B (zh) 一种积分模数转换器和积分模数的转换方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant