CN107565968B

CN107565968B - 一种逐次逼近型模数转换器

Info

Publication number: CN107565968B
Application number: CN201710850185.9A
Authority: CN
Inventors: 熊正东; 陈国安; 颜承伟; 李兴祥
Original assignee: Zhuhai Taiwei Electronic Co ltd
Current assignee: Zhuhai Taiwei Electronic Co ltd
Priority date: 2017-09-19
Filing date: 2017-09-19
Publication date: 2024-01-26
Anticipated expiration: 2037-09-19
Also published as: CN107565968A

Abstract

本发明公开了一种逐次逼近型模数转换器，包括参考电压产生电路、N路逐次逼近型模数转换电路，N为大于等于1的整数；逐次逼近型模数转换电路包括参考电压搬移电路、模拟信号电压搬移电路、采样保持电路、数模转换器、比较器、数字逻辑控制单元。本发明通过参考电压搬移电路和模拟信号电压搬移电路分别对参考电压产生电路产生的参考电压和待转换的模拟信号执行电压搬移操作，且参考电压的搬移值与待转换模拟信号的电压搬移值等于逐次逼近型模数转换电路的内部节点相对于内部共地点之间的压降，然后通过比较器消除数模转换器中的共地压降，使逐次逼近型模数转换电路的模数转换结果与模数转换电路内部节点相对于内部共地点的压降无关。

Description

一种逐次逼近型模数转换器

技术领域

本发明涉及模数转换技术领域，尤其涉及一种逐次逼近型模数转换器。

背景技术

模数转换器即A/D转换器（简称ADC），是指将模拟信号转换为数字信号的电子元件。模数转换器的类型有很多种，其中逐次逼近型模数转换器(SAR ADC，successiveapproximation register)以其低成本、低功耗受到了广泛的应用。

逐次逼近型模数转换器在每一次转换过程中，通过遍历所有的量化值并将其转化为模拟值，将输入模拟信号与其逐一比较，最终得到要输出的数字信号。

但是逐次逼近型模数转换器内部存在的共地压降会造成模数转换器内部的数模转换器性能下降。

发明内容

本发明旨在提供一种逐次逼近型模数转换器，降低逐次逼近型模数转换器共地压降造成的模数转换器性能下降的风险。

为了实现上述目的，本发明采取了如下的技术方案：

一种逐次逼近型模数转换器，包括N路逐次逼近模数转换电路,N为大于等于1的整数；所述逐次逼近模数转换电路包括采样保持电路S/H、数模转换器DAC、比较器CMP、数字逻辑控制单元SAR_LOGIC；其特征在于：

所述逐次逼近型模数转换器还包括参考电压电路；所述逐次逼近模数转换电路还包括参考电压搬移电路、模拟信号电压搬移电路；所述参考电压电路的两个输出端分别与参考电压搬移电路、模拟信号电压搬移电路连接；所述参考电压搬移电路的输出端与数模转换器DAC连接；所述模拟信号电压搬移电路的输出端与采样保持电路S/H连接；所述参考电压的电压搬移值、待转换模拟信号的电压搬移值等于逐次逼近型模数转换电路的内部节点相对于内部共地点的压降。

进一步地，所述N为大于等于2的整数；所述N路逐次逼近型模数转换电路之间并联连接。

进一步地，所述参考电压电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP0；所述逐次逼近型模数转换电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP；所述逐次逼近型模数转换器的内部共地点与外部地之间存在寄生阻抗RPA；所述寄生阻抗RP0的一端与参考电压电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接；所述寄生阻抗RP的一端与逐次逼近型模数转换电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接；所述寄生阻抗RPA的一端与逐次逼近型模数转换器的内部共地点连接，另一端与外部地连接。

进一步地，所述数模转换器DAC采用R2RDAC。

进一步地，所述参考电压电路包括参考电压产生电路、输入电压缓存电路；所述参考电压产生电路的输入端接收输入电压V_CM,输出端与参考电压搬移电路连接；所述输入电压缓存电路的的输入端接收输入电压V_CM,输出端与模拟信号电压搬移电路连接；所述参考电压产生电路输出参考电压给参考电压搬移电路；所述输入电压缓存电路输出输入电压V_CM给模拟信号电压搬移电路。

进一步地，所述参考电压产生电路包括运算放大器OPAa0、MOS管M0、电阻R0；所述运算放大器OPAa0的同相输入端接收输入电压V_CM，反相输入端与MOS管M0的漏极连接，输出端分别与MOS管M0的栅极、参考电压搬移电路连接；所述电阻R0的一端与MOS管M0的漏极连接，另一端接参考电压电路的内部节点。

进一步地，所述输入电压缓存电路包括运算放大器OPAb0；所述运算放大器OPAb0的同相输入端接收输入电压V_CM，反相输入端与运算放大器OPAb0的输出端连接，输出端与模拟信号电压搬移电路连接。

进一步地，所述参考电压搬移电路包括运算放大器OPAa、MOS管M、电阻R；所述MOS管M的栅极与运算放大器OPAa0的输出端连接，漏极与运算放大器OPAa的同相输入端连接；所述运算放大器OPAa的反相输入端与输出端连接，输出端与数模转换器DAC的输入端连接；所述电阻R的一端与MOS管M的漏极连接，另一端接逐次逼近型模数转换电路的内部节点；所述电阻R与电阻R0阻值相等。

进一步地，所述电阻R与电阻R0阻值相等或成比例。

进一步地，模拟信号电压搬移电路包括运算放大器OPAb、电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re、电阻Rf；所述电阻Ra的一端与运算放大器OPAb0的输出端连接，另一端与运算放大器OPAb的反相输入端连接；所述电阻Rb的一端与运算放大器OPAa的输出端连接，另一端与运算放大器OPAb的反相输入端连接；所述电阻Rc的一端与待转换的模拟信号连接，另一端与运算放大器OPAb的同相输入端连接；所述电阻Rd的一端与运算放大器OPAb的同相输入端连接，另一端与运算放大器OPAb的输出端连接；所述电阻Re的一端运算放大器OPAb的输出端连接，另一端与电阻Rf的一端连接；所述电阻Rf的另一端接逐次逼近型模数转换电路的内部节点；所述电阻Re与电阻Rf的公共端与采样保持电路S/H的输入端连接。

进一步地，所述电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re和电阻Rf关系是：Ra=Rc，Rb=Rd，Re=Rf。

本发明有益效果：

由以上技术方案可知，本发明通过参考电压搬移电路和模拟信号电压搬移电路分别对参考电压电路产生的参考电压和待转换的模拟信号值执行电压搬移操作，且参考电压的搬移值与待转换模拟信号的电压搬移值等于逐次逼近型模数转换电路的内部节点相对于内部共地点之间的压降，然后通过比较器消除数模转换器中的共地压降，此时逐次逼近型模数转换电路的模数转换结果与模数转换电路内部节点相对于内部共地点的压降无关，从而降低了逐次逼近型模数转换器共地压降造成模数转换器性能下降的风险。本发明采用多路逐次逼近型模数转换电路，可以有效降低模数转换器的模数转换延迟。与此同时，参考电压电路与N路逐次逼近型模数转换电路采用共同的内部共地点，可以有效减少逐次逼近型模数转换器的输入引脚个数。

附图说明

为了更清楚地说明本发明实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本发明中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1是本发明的具体实施例只有一路整体结构框图；

图2是本发明的具体实施例只有一路逐次逼近模数转换电路的电路图；

图3是本发明的具体实施例多路逐次逼近模数转换电路的整体结构框图；

图4是本发明的具体实施例多路逐次逼近模数转换电路的电路图。

具体实施方式

下面结合附图，对本发明进行详细的说明。

为了使本发明的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

实施例1

如图1所示，一种逐次逼近型模数转换器包括参考电压电路、逐次逼近型模数转换电路。

如图2所示，逐次逼近型模数转换电路包括采样保持电路S/H、数模转换器DAC、比较器CMP、数字逻辑控制单元SAR_LOGIC以及参考电压搬移电路、模拟信号搬移电路。在本实施例中，数模转换器DAC采用R2RDAC。

参考电压搬移电路、模拟信号电压搬移电路的输入端与参考电压电路连接。参考电压搬移电路的输出端与数模转换器DAC连接。模拟信号电压搬移电路的输出端与采样保持电路S/H的输入端连接。采样保持电路S/H的输出端与比较器CMP的反相输入端连接。数模转换器DAC与比较器CMP的同相输入端连接。比较器CMP的输出端与数字逻辑控制单元SAR_LOGIC的输入端连接。数字逻辑控制单元SAR_LOGIC的输出端与数模转换器DAC连接。模数转换器DAC与逐次逼近型模数转换电路的内部节点连接。

参考电压电路接收输入电压V_CM,输出参考电压给参考电压搬移电路，并输出输入电压V_CM给模拟信号电压搬移电路。参考电压搬移电路对参考电压执行电压搬移操作，并将结果输出到数模转换器DAC。模拟信号电压搬移电路对输入的待转换模拟信号V_IN执行电压搬移操作，并将结果输出到采样保持电路S/H。参考电压的电压搬移值、待转换模拟信号的电压搬移值和逐次逼近型模数转换电路的内部节点相对于内部共地点的压降有关。

比较器CMP将数模转换器DAC输出的电压与采样保持电路S/H采集的模拟信号电压进行比较，并将比较的结果发送给数字逻辑控制单元SAR_LOGIC。数字逻辑控制单元根据上一次比较器CMP的比较结果调整数模转换器DAC输出的电压，直到数模转换器DAC输出的电压与采样保持电路S/H采集的模拟信号电压相等。数字逻辑控制单元SAR_LOGIC输出逐次逼近模数转换电路的模数转换结果ADCOUT。

如图2所示，参考电压电路包括参考电压产生电路、输入电压缓存电路。参考电压产生电路的输入端接收输入电压V_CM,输出端与参考电压搬移电路连接。输入电压缓存电路的的输入端接收输入电压V_CM,输出端与模拟信号电压搬移电路连接。参考电压产生电路输出参考电压给参考电压搬移电路。输入电压缓存电路输出输入电压V_CM给模拟信号电压搬移电路。

如图2所示，参考电压产生电路包括运算放大器OPAa0、MOS管M0、电阻R0。运算放大器OPAa0的同相输入端接收输入电压V_CM，反相输入端与MOS管M0的漏极连接，输出端分别与MOS管M0的栅极、参考电压搬移电路连接。电阻R0的一端与MOS管M0的漏极连接，另一端接参考电压电路的内部节点。在本实施例中电阻R0的阻值很大，参考电压产生电路发送给参考电压搬移电路的电流I_REF=V_CM/R0。

如图2所示，输入电压缓存电路包括运算放大器OPAb0。运算放大器OPAb0的同相输入端接收输入电压V_CM，反相输入端与运算放大器OPAb0的输出端连接，输出端与模拟信号电压搬移电路连接。输入电压缓存电路发送给模拟信号电压搬移电路的电压V_CMBUF=V_CM。

如图2所示，参考电压搬移电路包括运算放大器OPAa、MOS管M、电阻R。MOS管M的栅极与运算放大器OPAa0的输出端连接，漏极与运算放大器OPAa的同相输入端连接。运算放大器OPAa的反相输入端与输出端连接，输出端与数模转换器DAC的输入端连接。电阻R的一端与MOS管M的漏极连接，另一端接逐次逼近型模数转换电路的内部节点，电阻R上的电流等于I_REF。

在本实施例中，电阻R与电阻R0阻值相等，电阻R两端的电压等于V_CM。运算放大器OPAa的同相输入端电压V_REF=V_CM+V_S，其中V_S是逐次逼近型模数转换电路的内部节点与逐次逼近型模数转换器的内部共地点之间的压降。运算放大器OPAa输出到模数转换器DAC的电压是V_BUF=V_CM+V_S。数模转换器DAC输入比较器CMP的电压K*（V_BUF-V_S）+V_S=K*V_CM+V_S,其中K值由数字逻辑控制单元SAR_LOGIC决定。

如图2所示，模拟信号电压搬移电路包括运算放大器OPAb、电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re、电阻Rf。电阻Ra的一端与运算放大器OPAb0的输出端连接，另一端与运算放大器OPAb的反相输入端连接。电阻Rb的一端与运算放大器OPAa的输出端连接，另一端与运算放大器OPAb的反相输入端连接。电阻Rc的一端与待转换的模拟信号连接，另一端与运算放大器OPAb的同相输入端连接。电阻Rd的一端与运算放大器OPAb的同相输入端连接，另一端与运算放大器OPAb的输出端连接。电阻Re的一端运算放大器OPAb的输出端连接，另一端与电阻Rf的一端连接。电阻Rf的另一端接逐次逼近型模数转换电路的内部节点。电阻Re与电阻Rf的公共端与采样保持电路S/H的输入端连接。在本实施例中，电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re和电阻Rf满足Ra=Rc，Rb=Rd，Re=Rf。记q=Ra/Rb,则q=Ra/Rb=Rc/Rd,运算放大器OPAb输出的电压V_OUT=q*(V_CMBUF-V_IN)+V_BUF=q*(V_CMBUF-V_IN)+V_CM+V_Sn。模拟信号电压搬移电路输出到采样保持电路S/H的电压V_ADC=(V_OUT-V_S)/2+V_S=0.5*q*(V_CMBUF-V_IN)+0.5*V_CM+V_S=0.5*q*(V_CM-V_IN)+0.5*V_CM+V_S。

比较器CMP比较采样保持电路S/H输入电压V_ADC与数模转换器DAC输入比较器CMP的电压K*V_CM+V_S，并将比较结果发送给数字逻辑控制单元SAR_LOGIC。数字逻辑控制单元SAR_LOGIC根据比较器CMP的比较结果调整数模转换器的K，直到V_ADC=K*V_CM+V_S，即0.5*q*(V_CM-V_IN)+0.5*V_CM+V_S=K*V_CM+V_S，K=0.5*(q+1)-0.5*q*V_IN/V_CM。数字逻辑控制单元SAR_LOGIC输出V_ADC=K*V_CM+V_S时的K值，此时的K就是逐次逼近型模数转换电路的模数转换结果。此时逐次逼近型模数转换电路的模数转换结果与模数转换电路内部节点相对于内部共地点的压降无关，从而降低了逐次逼近型模数转换器共地压降造成模数转换器性能下降的风险。

如图2所示，参考电压电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP0，寄生阻抗RP0的一端与参考电压电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接。

如图2所示，逐次逼近型模数转换电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP，寄生阻抗RP的一端与逐次逼近型模数转换电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接。逐次逼近型模数转换器的内部共地点电压为V_SA。

如图2所示，逐次逼近型模数转换器的内部共地点与外部地之间存在寄生阻抗RPA，寄生阻抗RPA的一端与逐次逼近型模数转换器的内部共地点连接，另一端与外部地连接。

实施例2

如图3所示，一种逐次逼近型模数转换器包括参考电压电路、N路逐次逼近型模数转换电路，其中N为大于等于2的整数(以下同)。N路逐次逼近型模数转换电路之间并联连接。参考电压电路分别与N路逐次逼近型模数转换电路连接。

如图4所示，第n路逐次逼近型模数转换电路包括采样保持电路S/H(n)、数模转换器DAC(n)、比较器CMPn、数字逻辑控制单元SAR_LOGIC(n)、第n路参考电压搬移电路、第n路输入电压搬移电路。其中，n=1,2…N(以下同)。在本实施例中，数模转换器DAC(n)采用R2RDAC。

如图4所示，参考电压电路包括参考电压产生电路、输入电压缓存电路。参考电压产生电路的输入端接收输入电压V_CM,输出端与第n路参考电压搬移电路连接。输入电压缓存电路的的输入端接收输入电压V_CM,输出端与第n路模拟信号电压搬移电路连接。参考电压产生电路输出参考电压给第n路参考电压搬移电路。输入电压缓存电路输出输入电压V_CM给第n路模拟信号电压搬移电路。

如图4所示，第n路参考电压搬移电路、第n路模拟信号电压搬移电路的输入端与参考电压电路连接。第n路参考电压搬移电路的输出端与数模转换器DAC(n)连接。第n路模拟信号电压搬移电路的输出端与采样保持电路S/H(n)的输入端连接。采样保持电路S/H(n)的输出端与比较器CMPn的反相输入端连接。数模转换器DAC(n)与比较器CMPn的同相输入端连接。比较器CMPn的输出端与数字逻辑控制单元SAR_LOGIC(n)的输入端连接。数字逻辑控制单元SAR_LOGIC(n)的输出端与数模转换器DAC(n)连接。模数转换器DAC(n)与第n路逐次逼近型模数转换电路的内部节点连接。

如图4所示，参考电压产生电路包括运算放大器OPAa0、MOS管M0、电阻R0。运算放大器OPAa0的同相输入端接收输入电压V_CM，反相输入端与MOS管M0的漏极连接，输出端分别与MOS管M0的栅极、第n路参考电压搬移电路连接。电阻R0的一端与MOS管M0的漏极连接，另一端接参考电压电路的内部节点。在本实施例中电阻R0的阻值很大，参考电压产生电路发送给第n路参考电压搬移电路的电流I_REF=V_CM/R0。

如图4所示，输入电压缓存电路包括运算放大器OPAb0。运算放大器OPAb0的同相输入端接收输入电压V_CM，反相输入端与运算放大器OPAb0的输出端连接，输出端与第n路模拟信号电压搬移电路连接。输入电压缓存电路发送给第n路模拟信号电压搬移电路的电压V_CMBUF=V_CM。

如图4所示，第n路参考电压搬移电路包括运算放大器OPAan、MOS管Mn、电阻Rn。运算放大器OPAa0的输出端与MOS管Mn的栅极连接。MOS管Mn的漏极分别与运算放大器OPAna的同相输入端和电阻Rn的一端连接。电阻Rn的另一端与第n路逐次逼近型模数转换电路的内部节点连接。运算放大器OPAna的输出端分别与运算放大器OPAna的同相输入端、数模转换器DAC(n)连接。运算放大器OPA0a的输出端流入MOS管Mn的电流In=I0=V_CM/R0。

如图4所示，数模转换器DAC(n)与第n路逐次逼近型模数转换电路的内部节点连接。运算放大器OPAan的输出端电压记为V_BUFn，第n路逐次逼近型模数转换电路的内部节点电压记为V_Sn。运算放大器OPAan的正相输入端电压V_REFn=In*R1+V_Sn=(V_CM*R1)/R0+V_Sn。在本实施例中，电阻Rn=R1，运算放大器OPAan的正相输入端电压V_REFn=In*R1+V_Sn=V_CM+V_Sn。此时运算放大器OPAan的输出端电压V_BUFn=V_REFn=V_CM+V_Sn，数模转换器DAC(n)两端电压V_DAC(n)=V_BUFn-V_Sn=V_CM，此时数模转换器DAC(n)两端的电压与第n路逐次逼近型模数转换电路的共地压降V_Sn无关，克服了共地压降对数模转换器DAC(n)性能的影响。数模转换器DAC(n)输出的参考电压K*V_DAC(n)+V_Sn=K*V_CM+V_Sn。

如图4所示，第n路输入电压搬移电路包括运算放大器OPAbn、电阻Ran、电阻Rbn、电阻Rcn、电阻Rdn、电阻Ren、电阻Rfn。电阻Ran的一端与电阻Rbn的一端另一端与运算放大器OPAb0的输出端连接。电阻Rbn的另一端与与运算放大器OPAan的输出端连接。电阻Rbn和电阻Ran的公共端与运算放大器运算放大器OPAbn的反相输入端连接。电阻Rcn的一端与电阻Rdn的一端连接，与第n路待转换模拟信号VINn连接。Rdn的另一端与运算放大器OPAbn的输出端连接。电阻Rcn和电阻Rdn的公共端与运算放大器运算放大器OPAbn的同相输入端连接。电阻Ren的一端与电阻Rfn的一端连接，另一端与运算放大器OPAbn的输出端连接。Rfn的另一端与第n路逐次逼近型模数转换电路的内部节点连接。电阻Ren和电阻Rfn的公共端与第n路采样保持电路S/H(n)连接。在本实施例中，电阻Ran、电阻Rbn、电阻Rcn、电阻Rdn、电阻Ren和电阻Rfn的阻值关系是：Ran=Ren，Rbn=Rdn，Ren=Rfn。记q=Rbn/Ran=Rdn/Rcn(以下同)。运算放大器OPAbn的输出端电压V_OUTn=q*(V_CMBUF-V_INn)+V_BUFn=q*(V_CMBUF-V_INn)+V_CM+V_Sn。第n路采样保持电路的输入电压V_ADCn=(V_OUTn-V_Sn)/2+V_Sn=0.5*q*(V_CMBUF-V_INn)+0.5*V_CM++V_Sn。

如图4所示，采样保持电路S/H(n)与比较器CMPn的反相输入端连接，将第n路待转换模拟信号V_INn经过搬移后得到的信号V_ADCn输出到比较器CMPn。数模转换器DAC(n)与比较器CMPn的同相输入端连接，将数模转换器DAC(n)产生的参考电压输出到比较器CMPn。比较器CMPn与数字逻辑控制单元SAR_LOGIC(n)连接，将第n路采样保持电路S/H(n)采集的电压V_ADCn与数模转换器DAC(n)产生的参考电压K进行比较，并将比较的结果输出到数字逻辑控制单元SAR_LOGIC(n)。数字逻辑控制单元SAR_LOGIC(n)与数模转换器DAC(n)连接，根据比较器CMPn比较的结果控制数模转换器DAC(n)产生的参考电压，直到数模转换器DAC(n)产生的参考电压与第n路采样保持电路S/H(n)采集的电压V_ADCn相等，即K*V_CM+V_Sn=V_ADCn=0.5*q*(V_CMBUF-V_INn)+0.5*V_CM++V_Sn，此时K=0.5*(q+1)-0.5*q *V_INn/V_CM，与第n路逐次逼近型模数转换电路的共地压降V_Sn无关。数字逻辑控制单元SAR_LOGIC(n)将数模转换器DAC(n)产生的参考电压与第n路采样保持电路S/H(n)采集的电压V_ADCn相等时的K记为结果ADCOUT_(n)输出。

如图4所示，参考电压产生电路的内部节点与多路逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP0，寄生阻抗RP0的一端与参考电压产生电路的内部节点连接，另一端与多路逐次逼近型模数转换器的内部共地点连接。

如图4所示，第n路逐次逼近型模数转换电路的内部节点与多路逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RPn，寄生阻抗RPn的一端与第n路逐次逼近型模数转换电路的内部节点连接，另一端与多路逐次逼近型模数转换器的内部共地点连接。多路逐次逼近型模数转换器的内部共地点电压为V_SA。

如图4所示，多路逐次逼近型模数转换器的内部共地点与外部地之间存在寄生阻抗RPA，寄生阻抗RPA的一端与多路逐次逼近型模数转换器的内部共地点连接，另一端与外部地连接。

以上所述仅是本发明的优选实施例，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种逐次逼近型模数转换器，包括N路逐次逼近模数转换电路,N为大于等于1的整数；所述逐次逼近模数转换电路包括采样保持电路S/H、数模转换器DAC、比较器CMP、数字逻辑控制单元SAR_LOGIC；其特征在于：

所述逐次逼近型模数转换器还包括参考电压电路；所述逐次逼近模数转换电路还包括参考电压搬移电路、模拟信号电压搬移电路；所述参考电压电路的两个输出端与参考电压搬移电路、模拟信号电压搬移电路对应连接；所述参考电压搬移电路的输出端与数模转换器DAC连接；所述模拟信号电压搬移电路的输出端与采样保持电路S/H连接；所述参考电压的电压搬移值、待转换模拟信号的电压搬移值等于逐次逼近型模数转换电路的内部节点相对于内部共地点的压降；

所述参考电压搬移电路包括运算放大器OPAa、MOS管M、电阻R；所述MOS管M的栅极与运算放大器OPAa0的输出端连接，漏极与运算放大器OPAa的同相输入端连接；所述运算放大器OPAa的反相输入端与输出端连接，输出端与数模转换器DAC的输入端连接；所述电阻R的一端与MOS管M的漏极连接，另一端接逐次逼近型模数转换电路的内部节点；

所述模拟信号电压搬移电路包括运算放大器OPAb、电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re、电阻Rf；所述电阻Ra的一端与运算放大器OPAb0的输出端连接，另一端与运算放大器OPAb的反相输入端连接；所述电阻Rb的一端与运算放大器OPAa的输出端连接，另一端与运算放大器OPAb的反相输入端连接；所述电阻Rc的一端与待转换的模拟信号连接，另一端与运算放大器OPAb的同相输入端连接；所述电阻Rd的一端与运算放大器OPAb的同相输入端连接，另一端与运算放大器OPAb的输出端连接；所述电阻Re的一端运算放大器OPAb的输出端连接，另一端与电阻Rf的一端连接；所述电阻Rf的另一端接逐次逼近型模数转换电路的内部节点；所述电阻Re与电阻Rf的公共端与采样保持电路S/H的输入端连接。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述N为大于等于2的整数；所述N路逐次逼近型模数转换电路之间并联连接。

3.根据权利要求1或2所述的逐次逼近型模数转换器，其特征在于：所述参考电压电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP0；所述逐次逼近型模数转换电路的内部节点与逐次逼近型模数转换器的内部共地点之间存在寄生阻抗RP；所述逐次逼近型模数转换器的内部共地点与外部地之间存在寄生阻抗RPA；所述寄生阻抗RP0的一端与参考电压电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接；所述寄生阻抗RP的一端与逐次逼近型模数转换电路的内部节点连接，另一端与逐次逼近型模数转换器的内部共地点连接；所述寄生阻抗RPA的一端与逐次逼近型模数转换器的内部共地点连接，另一端与外部地连接。

4.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述数模转换器DAC采用R2RDAC。

5.根据权利要求1-4任意一项所述的逐次逼近型模数转换器，其特征在于：所述参考电压电路包括参考电压产生电路、输入电压缓存电路；所述参考电压产生电路的输入端接收输入电压V_CM,输出端与参考电压搬移电路连接；所述输入电压缓存电路的输入端接收输入电压V_CM,输出端与模拟信号电压搬移电路连接；所述参考电压产生电路输出参考电压给参考电压搬移电路；所述输入电压缓存电路输出输入电压V_CM给模拟信号电压搬移电路。

6.根据权利要求5所述的逐次逼近型模数转换器，其特征在于：所述参考电压产生电路包括运算放大器OPAa0、MOS管M0、电阻R0；所述运算放大器OPAa0的同相输入端接收输入电压V_CM，反相输入端与MOS管M0的漏极连接，输出端分别与MOS管M0的栅极、参考电压搬移电路连接；所述电阻R0的一端与MOS管M0的漏极连接，另一端接参考电压电路的内部节点。

7.根据权利要求5所述的逐次逼近型模数转换器，其特征在于：所述输入电压缓存电路包括运算放大器OPAb0；所述运算放大器OPAb0的同相输入端接收输入电压V_CM，反相输入端与运算放大器OPAb0的输出端连接，输出端与模拟信号电压搬移电路连接。

8.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述电阻R与电阻R0阻值相等或成比例。

9.根据权利要求1所述的逐次逼近型模数转换器，其特征在于：所述电阻Ra、电阻Rb、电阻Rc、电阻Rd、电阻Re和电阻Rf关系是：Ra=Rc，Rb=Rd，Re=Rf。