CN101388667B - 可自我校准的数字模拟转换器及其方法 - Google Patents
可自我校准的数字模拟转换器及其方法 Download PDFInfo
- Publication number
- CN101388667B CN101388667B CN2008102151960A CN200810215196A CN101388667B CN 101388667 B CN101388667 B CN 101388667B CN 2008102151960 A CN2008102151960 A CN 2008102151960A CN 200810215196 A CN200810215196 A CN 200810215196A CN 101388667 B CN101388667 B CN 101388667B
- Authority
- CN
- China
- Prior art keywords
- unit
- weight
- calibration
- analog converter
- weighted units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
- H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种可自我校准的数字模拟转换器及其方法,其为可改善微分非线性误差的数字模拟转换器,其依据一校准指令对至少一加权单元执行校准功能。数字模拟转换器包含一加权单元群组、一可调单元及一校准单元。可调单元包含一由一调谐码控制的一可调加权单元,校准单元依据一数字输入信号、校准指令及一校准序列以产生一组合输出信号。数字模拟转换器亦包含一校准电路,其用以取样并接续处理该组合输出信号,并根据校准指令及校准序列产生调谐码。
Description
技术领域
本发明涉及一种数字模拟转换器,特别是涉及一种可自我进行校准的数字模拟转换器。
背景技术
目前,数字模拟转换器(Digital-to-Analog Converter,DAC)用以转换一数字控制码为一模拟信号。本发明的应用原理可适用于各种数字模拟转换器。在本发明说明书中是以一电流引导数字模拟转换器(Current-Steering DAC)作为一实施例来加以解释。
图1示出了一典型的4位电流引导数字模拟转换器100,其用以转换一4位控制码D[3:0]为一模拟电流信号IOUT。数字模拟转换器100包含四个电流单元I0、I1、I2及I3,这些电流单元分别由控制码的控制位D[0]、D[1]、D[2]及D[3]控制。每一电流单元一端连结一第一固定电位节点VSRC,另一端连结一电位节点VOUT,当每一电流单元相对应的控制位为1(H)时,每一电流单元开启(致能),否则电流单元关闭(禁能)。
电流单元I0做为一最低有效位(Least Significant Bit,LSB),可产生一电流输出ILSB。而电流单元I3可做为一最高有效位(Most Significant Bit,MSB)。在理想的情况下,当电流单元I0、I1、I2及I3的控制位D[0]、D[1]、D[2]及D[3]为1(H)时,其分别产生电流输出20ILSB、21ILSB、22ILSB及23ILSB。数字模拟转换器100实际输出的电流(或模拟电流信号IOUT)满足下述关系:
IOUT=D[0]·20·ILSB+D[1]·21·ILSB+D[2]·22·ILSB+D[3]·23ILSB
或IOUT=(D[0]·20+D[1]·21+D[2]·22+D[3]·23)·ILSB
因此,模拟输出信号是与控制码D[3:0]的数值呈现线性比例的关系。实际上,在一制造过程中并不能保证每一电流单元均具有成比例地精准的输出电平(例如是2倍的比例)。因此,将影响数字模拟转换器100的总输出电流。一般普遍认为,数字模拟转换器100的精确性可用微分非线性误差(Differential Non-linearity,DNL)作为指标。理想上,数字模拟转换器100的总输出电流应相对应ILSB的增幅变化,而ILSB的增幅变化相对应控制码D[3:0]所表示的增幅变化。微分非线性误差(DNL)定义为实际的增幅变化与理想的增幅变化的差值。在较差的情况下,微分非线性误差产生的增幅变化通常发生在控制码D[3:0]由控制码7(即,D[3:0]=0111,除了最高有效单元之外,其他电流单元均启动)变为控制码8(即,D[3:0]=1000,除了最高有效单元之外,其他电流单元均关闭)时。因此,极需一种方法校准数字模拟转换器,以改善数字模拟转换器100的微分非线性误差,藉此减少在电流单元中因不精确所产生的错误。
有鉴于现有技术存在的各项问题,为了能够兼顾解决,本发明提出了一种可自我校准的数字模拟转换器及其方法,以作为改善上述缺点的实现方式与依据。
发明内容
因此,本发明的目的之一在于提供一种供数字模拟转换器自我校准方法及装置,以解决上述及其他的问题,以提高其精确性。
因此,本发明的目的之一在于提供一种供数字模拟转换器自我校准方法及装置,以减少因电流单元不精确所产生的错误。
在一实施例中,其揭示了一种数字模拟转换装置,该转换装置包含:一数字模拟转换器,其包括有:一加权单元群组、一可调单元、以及一校准单元,其中,该可调单元包含由一调整信号控制的一可调权重,该数字模拟转换器根据一数字输入信号、一校准致能信号及一校准序列产生一组合输出信号;以及一校准电路,用以对该组合输出信号取样并加以处理,以根据该校准致能信号及该校准序列产生该调整信号。其中,该校准序列为一交替二元序列。
在一实施例中,其揭示了一种校准一数字模拟转换器的方法,该数字模拟转换器用以产生一模拟输出信号,该数字模拟转换器包括多个加权单元以及一校准单元,每一加权单元以及该校准单元具有一开启状态及一关闭状态,该方法包含:选择该多个加权单元其中一以做为一标的单元;当该校准单元及未选为该标的单元的加权单元为该关闭状态时,则对该模拟输出信号进行取样以产生一第一样本;当该校准单元及权重小于该标的单元的加权单元为该开启状态,且当该标的单元及权重大于该标的单元的所述加权单元为该关闭状态,则对该模拟输出信号进行取样以产生一第二样本;计算该第一样本及该第二样本的一差值;根据该差值适应更新一调整信号;以及根据该调整信号调整该标的单元的一权重。
在一实施例中,其揭示了一种数字模拟转换装置,该转换装置包含:一数字模拟转换器,包括有多个加权单元以及一校准单元,其中,每一加权单元具有一不同的权重;及一控制电路,用以控制该数字模拟转换器以产生一第一输出电平以及一第二输出电平,其中,该第一输出电平代表一选取的加权单元的权重,该第二输出电平代表该校准单元及权重小于该选取的加权单元的其他加权单元的权重总和;一校准电路,用以依据该第一输出电平及该第二输出电平以调整该选取的加权单元的权重。
在一实施例中,其揭示了一种数字模拟转换装置,该转换装置包含:一控制电路,用以产生一校准致能信号及一校准序列;一数字模拟转换器,包括有:多个加权单元,每一加权单元具有一不同的权重;及一可调单元,具有一可调权重,该可调单元接收一调整信号以调整该可调权重;一校准单元,耦接于该数字模拟转换器,其中该数字模拟转换器以及该校准单元依据该一校准致能信号及一校准序列以产生一组合输出信号;及一校准电路,用以对该组合输出信号取样并加以处理,以及用以根据该校准致能信号及该校准序列产生该调整信号。
为使对本发明的技术特征及所达到的功效有更进一步的了解与认识,现结合附图详细说明本发明的较佳实施例。
附图说明
图1为已知的电流引导数字模拟转换器的方块图;
图2为本发明的可自我校准的数字模拟转换器的可自我校准的电流引导数字模拟转换器的方块图;以及
图3为本发明的可自我校准的数字模拟转换器的结构图。
附图符号说明
100:数字模拟转换器;
200:数字模拟转换器;
210:校准电路;
212:校准控制电路;
214:调制电路;
216:滤波电路;
218:数字模拟转换器;
220:输出节点;
290、390:反向逻辑电路;
300:调制电路;
310、320、330及340:第二开关群组;
350、360、370及380:第二开关群组;
I0、I1、I2及I3:电流单元;
i3:可调电流从属单元;
i0:校准单元;
D[0]、D[1]、D[2]及D[3]:控制位;
D’[0]、D’[1]、D’[2]及D’[3]:有效控制位;
CAL_EN:校准致能信号;以及
CAL_SQ:校准序列。
具体实施方式
以下将参照相关附图说明依本发明实施例的可自我校准的数字模拟转换器及其方法,为便于理解,下述实施例中的相同元件是以相同的符号标示来说明。
本发明是可应用于各种型态的一数字模拟转换器。此实施例以一4位的电流引导数字模拟转换器(Current-Steering DAC)说明本发明如何实施,但并不以此为限。承上所述,4位数字模拟转换器的最大微分非线性误差发生在一控制码(或数字输入码)由控制码7开始增加至控制码8时,其中于控制码7时,除了数字模拟转换器中的最高有效单元外,其余单元皆开启(启动);于控制码8时,除了最高有效单元外,其余单元均关闭(不启动)。在一实施例中,本发明是校准该数字模拟转换器中的最高有效单元,使得该数字模拟转换器在控制码由7增至8时的模拟输出产生的增幅尽可能接近理想值(例如:最低有效单元的值或ILSB)。
在本发明的实施例中,一种校准4位电流引导数字模拟转换器的最高有效单元(MSB cell)的方法,其可包含:利用其权重(值)与最低有效单元(LSBcell)的权重相同的一校准单元。该校准单元是在一校准程序中被致能以选择性协助产生该4位数字模拟转换器的模拟输出。本方法利用在校准程序中,对模拟输出进行取样至少二个样本。举例而言,当校准单元关闭(turned OFF)以及除了最高有效单元的所有其他单元皆关闭(turned OFF)时,对模拟输出进行取样而取得一第一样本。当校准单元开启(turned ON)以及除了最高有效单元的所有其他单元皆开启(turned ON)时,对模拟输出进行取样而取得一第二样本。第一样本及第二样本取样时间先后并不限制(例如:第二样本可取样在第一样本之前)。
在一实施例中,一校准序列控制4位数字模拟转换器内部的其他单元(不包括最高有效单元(MSB cell))以及校准单元的开启或关闭的状态。校准序列可为一交替二元序列(Alternating Binary Sequence),其包含一第一逻辑电平及一第二逻辑电平。在4位数字模拟转换器中,具有第一逻辑电平的校准序列是有效的模拟输入控制码7,以开启除了最高有效单元以外的所有单元。在4位数字模拟转换器中,具有第二逻辑电平的校准序列是有效的模拟输入控制码8,以关闭除了最高有效单元以外的所有单元。在校准序列具有第一逻辑电平时,校准单元开启。在校准序列具有第二逻辑电平时,校准单元关闭。如此,随着校准程序中校准序列的第一逻辑电平及第二逻辑电平之间的变换,该4位数字模拟转换器应产生一具有8-ILSB的标称电平的模拟输出。换句话说,模拟输出的第一样本及模拟输出的第二样本理想上为相等。即,该校准单元及权重小于该最高有效单元的所述加权单元的权重标称值(nominal value of weight)的总和实质上相等于该最高有效单元的权重标称值。
在一实施例中,4位数字模拟转换器输出一模拟电流信号,并提供至一负载以产生对应的一模拟输出电压。校准电路于负载端对该模拟输出电压进行取样,并依据校准序列以储存这些样本。此校准电路计算每一对连续样本的差值,以得到一误差项(Error Term)并据以调整最高有效单元(MSBcell)的一电平。举例而言,一正误差项是显示最高有效单元的电平相对较低,而可小量增加最高有效单元的电平(例如:依正误差项的比例增加一固定量或可变量)。同样的,一负误差项是显示最高有效单元的电平相对较高,而可小量减少最高有效单元的电平(例如:依负误差项的比例减少一固定量或可变量)。在一实作例中,校准电路重复取样以更新误差项,藉此逐步减少模拟输出电压连续样本间的差值。在此情形下,最高有效单元校准出的电平大约与其他单元加上校准单元的总和电平相等。
图2示出了自我校准电流引导数字模拟转换器200的方块图。根据本实施例,图2中的数字模拟转换器200为一具有四个具备固定权重的电流单元I0、I1、I2及I3的4位数字模拟转换器。此数字模拟转换器200还包含一校准单元i0及一可调电流从属单元i3,其中校准单元i0具有与电流单元I0相同的权重(例如:一最低有效单元),可调电流从属单元i3具有一受一调整码控制的可调权重(例如:K-位控制码E)。可调电流从属单元i3与电流单元I3结合以作为一可调单元,此可调单元对应数字模拟转换器200的共同输入位以输出一可调电流。
数字模拟转换器200用以接收一4位输入控制码D[3:0]及两逻辑信号(包含:一校准致能信号CAL_EN及一校准序列CAL_SQ)。当校准致能信号具有一第一逻辑电平(例如:CAL_EN=0)时,数字模拟转换器200工作于一正常模式下,且四个电流单元(I0、I1、I2及I3)是由输入控制码中个别控制位D[0]、D[1]、D[2]及D[3]控制,而输出相对应的电流。在正常模式且无论如何电流单元I3是开启(ON)下,可调电流从属单元i3亦受输入控制码中D[3]的控制。致能电平信号是在正常模式中关闭校准单元i0。
当校准致能信号具有一第二逻辑电平时(例如:CAL_EN=1),数字模拟转换器200工作于一校准模式中,以启始一自我校准程序。在自我校准程序期间,校准单元i0及四个电流单元I0、I1、I2及I3在校准序列的控制下输出电流。在一实作例中,校准序列为一交替二元序列(Alternating BinarySequence)。当校准序列具有一第一逻辑电平(例如:CAL_SQ=0)时,电流单元I3(例如:一最高有效单元)则开启,此时校准单元i0及其余电流单元I0、I1及I2关闭。当校准序列具有一第二逻辑电平时(例如:CAL_SQ=1),最高有效单元关闭,此时校准单元i0及其他电流单元I0、I1及I2开启。在校准模式中,可调电流从属单元i3亦在校准序列控制下,与最高有效单元I3同步开启与关闭。
在一实施例中,所有电流单元,包含校准单元i0及可调电流从属单元i3,其一端均连接一第一固定电位节点VSRC,另一端连接一输出节点220。一负载元件,以一负载电阻RL表示,此负载电阻连接在输出节点220及一第二固定电位节点VGND之间。负载电阻RL提供一负载予电流单元的混合输出,以在输出节点220产生一输出电压VOUT。
当可调电流单元i3开启时,其输出电平由K-位控制码决定。在一实施例中,数字模拟转换器200还包含一校准电路210,其用以产生并更新K-位控制码E。当校准致能信号生效(asserted)(例如:CAL_EN=1)时,则校准电路210开始动作。在动作期间,校准电路210监控输出电压VOUT并适应性更新K-位控制码E。在正常操作中,校准电路210不动作且K-位控制码E冻结或维持其最后一个更新值。
在一实施例中,数字模拟转换器200包含有一校准控制电路212。该校准控制电路212包括有一控制信号产生器(未示出),用以产生该校准致能信号CAL_EN及该校准序列CAL_SQ。该校准控制电路212尚包括有多个多任务器MUX0、MUX1、MUX2及MUX3,每一多任务器产生一输出以控制电流单元I0、I1、I2及I3其中一个。多任务器MUX0、MUX1、MUX2及MUX3接收输入控制码D[3:0]及校准序列CAL_SQ,以个别根据致能电平信号CAL_EN的产生有效控制位D’[0]、D’[1]、D’[2]及D’[3]。在一实作例中,输入控制码D[3:0]的每一位提供予每一多任务器的一第一输入端。校准序列CAL_SQ提供予每一多任务器的一第二输入端。其中,一反向逻辑电路290设置于校准序列CAL_SQ及与最高有效单元I3相关联的多任务器MUX3的第二输入端之间。校准致能信号CAL_EN用以控制多任务器以决定多任务器的输出为输入控制码D[3:0]的其一或校准序列CAL_SQ。电流单元I0、I1、I2及I3不直接由输入控制码D[3:0]控制。相对的,有效控制位D’[0]、D’[1]、D’[2]及D’[3]提供予各别的电流单元I0、I1、I2及I3以控制其开启/关闭状态。
举例而言,当校准致能信号未生效(例如:CAL_EN=0)时,数字模拟转换器200工作于一正常模式中,校准致能信号CAL_EN设定该多任务器,以使得有效控制位是由输入控制码D[3:0]决定。如此,在正常模式中,多任务器的输出端的有效控制码D’[3:0]与输入控制码D[3:0]相等。
当校准致能信号生效(例如CAL_EN=1)时,数字模拟转换器200工作于校准模式中,且有效控制位由校准序列CAL_SQ决定。举例而言,当校准序列具有一第一逻辑电平(例如:CAL_SQ=1),有效控制码为7(例如:D’[3:0]=0111),当校准序列具有一第二逻辑电平(例如:CAL_SQ=0)时,有效控制码为8(例如:D’[3:0]=1000)。
在正常模式及校准模式期间,有效控制位D’[3]除了控制最高有效单元I3外,亦控制可调电流从属单元i3。每当最高有效单元I3开启,可调电流从属单元i3亦开启,当最高有效单元I3关闭,可调电流从属单元i3亦关闭。如此,可调电流从属单元i3可视为最高有效单元I3的一部分,其具有一利用K-位控制码E控制的一可调整权重,且K-位控制码E是由校准电路210建立。
在一实施例中,该校准控制电路212尚包含一附加多任务器MUXC以产生一输出C以控制该校准单元i0。附加多任务器MUXC接收校准序列CAL_SQ并根据校准致能信号CAL_EN产生输出C。在一实作例中,一固定逻辑(例如:逻辑低电平)提供予附加多任务器MUXC的一第一输入端。校准序列提供予附加多任务器MUXC的一第二输入端。校准致能信号提供至附加多任务器MUXC的选择端以决定附加多任务器MUXC输出固定逻辑亦或校准序列。
举例而言,当校准致能信号CAL_EN未生效时,附加多任务器MUXC输出固定逻辑以有效关闭校准单元。当校准致能信号CAL_EN生效时,附加多任务器的输出该校准序列。在一实作例中,在致能电平信号CAL_EN生效时,当校准序列具有第一逻辑电平则校准单元开启,若当校准序列具有第二逻辑电平则校准单元关闭。如此,校准单元仅在校准模式中及当有效控制码为7时开启。
在一实施例中,当校准致能信号生效(例如:CAL_EN=1)时,校准序列CAL_SQ为一交替二元序列,其周期性的在逻辑0与逻辑1之间变换。相对的,有效控制码D’[3:0]周期性的于一第一时段的控制码7(例如:CAL_SQ=1)及于一第二时段的控制码8(例如:CAL_SQ=0)之间交替。相对应的,校准单元i0周期性的在第一时段开启且在第二时段关闭。如此,校准单元及其他有效单元I0、I1及I2在每一第一时段中输出电流以产生一具有第一电平的输出电压。最高有效单元与可调电流附属单元在每一第二时段中输出电流以产生一具有第二电平的输出电压。在一理想数字模拟转换器中,其所有电流单元均具有完美的精确性,故可调电流从属单元i3无须输出电流,此时输出电压的第一电平及第二电平两者等于8·ILSB·RL。由于工艺的关系,当可调电流从属单元i3未提供电流时,输出电压的第一电平与第二电平很可能不同。
图2中,校准单元210绘示了一种调整可调电流从属单元的输出电流的方法,以使数字模拟转换器200相似或相同于一理想数字模拟转换器。在一实施例中,校准电路210包含一调制电路214,一滤波电路216及一模拟数字转换器(ADC)218。在一实施例中,调制电路214使用一双相计时方式(two-phase clocking scheme)以取样DAC 200的输出电压VOUT,并基于该校准序列CAL_ SQ来调制取样样本。举例而言,一样本依据校准序列CAL_SQ的逻辑电平以+1或-1进行乘法运算(或调制),以产生该调制电路214的输出Y。调制电路214的输出Y用以提供作为滤波电路216的一输入。滤波电路216可作为一积分器,其用以调制电路214的输出累计总合,其可有效的计算数字模拟转换器的输出电压的第一电平及第二电平两者之间的差值。一滤波电路216的输出Z用以提供予模拟数字转换器218以产生K-位控制码E,K-位控制码E用以控制可调电流从属单元i3的输出电流。举例而言,K-位控制码E依据输出电压的第一电平及输出电压的第二电平两者的差值,以进行增加/减少以减少/增加可调电流从属单元i3的输出电流。在此方式中,可调电流从属单元i3的输出电流是在一回授回路中调整,以使输出电压的第二电平贴近输出电压的第一电平,如此可最小化该数手模拟转换器200的控制码7及控制码8之间的微分非线性误差。
本发明的目的可于各种实施例中实施。举例而言,本发明并不限定于一电流引导数字模拟转换器。本发明亦可应用于一开关式电容数字模拟转换器(switched-capacitor DAC)。另外,本发明亦不限定一4位DAC。本发明的目的可应用于各种数字模拟转换器上,其包含一较高有效单元及多个较低有效单元,其中较高有效单元的一标称权重大于其他较低有效单元的权重总合。较高有效单元用以校准以减低由较高有效单元所产生的实际输出与较低有效单元所产生的实际输出总和之间的差值。
在一实施例中,数字模拟转换器的各单元可在一递回状态下校准。举例来说,一5位数字模拟转换器具有五个电流单元I0、I1、I2、I3及I4,且其分别具有标称权重20ILSB、21ILSB、22ILSB、23ILSB及24ILSB,电流单元I3可先校正而使控制码7及控制码8之间一微分非线性误差最小化。单元I3经过此校准过程后,单元I4可将控制码15(例如:除了单元I4之外所有单元均开启)及控制码16(例如:除了单元I4之外所有单元均关闭)之间一微分非线性误差最小化。在此情形下,较低有效的单元在较高有效的单元之前执行。在具有多个用以校准的单元的数字模拟转换器中,校准流程一次选择一单元以进行校准,指定单元的顺序是由较低权重的单元到较大加权单元。
数字模拟转换器200内的各种电流单元、多任务器及滤波电路的实施方式表示于图2中。所述不同实施例为本领域的技术人员所熟知,在此不再赘述。图3为一调制电路300的结构图,此调制电路可使用于校准电路210中(如图2所示)。调制电路300包含一取样电容CS,多个第一开关310、320、330及340,其对应二相位不重迭的时钟Φ1及Φ2,以及多个第二开关350、360、370及380。该多个第二开关350、360、370及380依据校准序列而执行,一反向逻辑(或补数)以一反向逻辑电路390依据校准序列而产生。在取样阶段(例如:Φ1=1及Φ2=0),数字模拟转换器的输出电压VOUT由该取样电容CS所取样。在转换阶段(例如:Φ1=0及Φ2=1),该取样电压传输至该调制电路300的输出端以输出一输出信号Y,且当此调制电路300在CAL_SQ=1时,其输出不具有极性逆转的特性;当调制电路300在CAL_ SQ=0时,其具有极性逆转的特性。一电压VREF表示调制电路300内的一固定电位节点。
以上所述仅为举例,而非为限制。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于本发明的权利要求中。
Claims (18)
1.一种校准一数字模拟转换器的方法,该数字模拟转换器用以产生一模拟输出信号,该数字模拟转换器包括多个加权单元以及一校准单元,每一加权单元以及该校准单元具有一开启状态及一关闭状态,该方法包含:
选择该多个加权单元其中之一以做为一标的单元;
当该校准单元及未选为该标的单元的加权单元为该关闭状态时,则对该模拟输出信号进行取样以产生一第一样本;
当该校准单元及权重小于该标的单元的加权单元为该开启状态,且当该标的单元及权重大于该标的单元的所述加权单元为该关闭状态,则对该模拟输出信号进行取样以产生一第二样本;
计算该第一样本及该第二样本的一差值;
根据该差值适应更新一调整信号;以及
根据该调整信号调整该标的单元的一权重。
2.如权利要求1所述的方法,其中该标的单元包含一具有固定权重的第一从属单元及一具有可调权重的第二从属单元,其中该第二从属单元的该可调权重是由该调整信号所控制。
3.如权利要求1所述的方法,还包含有:
选择该多个加权单元其中的另一个做为该标的单元。
4.如权利要求1所述的方法,其中,更新该调整信号的步骤还包括有:
对该差值进行滤波以产生一滤波差值;以及
量化该滤波差值以适应更新该调整信号。
5.如权利要求1所述的方法,其中该校准单元及权重小于该标的单元的所述加权单元的权重标称值的总和实质上相等于该标的单元的权重标称值。
6.一种数字模拟转换装置,该转换装置包含:
一数字模拟转换器,包括有多个加权单元以及一校准单元,其中,每一加权单元具有一不同的权重;及
一控制电路,用以控制该数字模拟转换器以产生一第一输出电平以及一第二输出电平,其中,该第一输出电平代表一选取的加权单元的权重,该第二输出电平代表该校准单元及权重小于该选取的加权单元的其他加权单元的权重总和;
一校准电路,用以依据该第一输出电平及该第二输出电平以调整该选取的加权单元的权重。
7.如权利要求6所述的转换装置,其中,该校准电路还包含一计算装置,用以计算该第一输出电平及该第二输出电平的差值。
8.如权利要求7所述的转换装置,其中,该校准电路还包含一过滤及量化装置,用以过滤该差值以产生一滤波差值以及量化该滤波差值以建立一调整信号以调整该选取的加权单元的权重。
9.如权利要求6所述的转换装置,其中该校准电路包含一调制电路、一滤波电路及一模拟转数字转换器。
10.如权利要求6所述的转换装置,其中该选取的加权单元包含:一固定权重的一第一从属单元及一可调权重的一第二从属单元,该第二从属单元由该校准电路所控制。
11.如权利要求8所述的转换装置,其中当该数字模拟转换装置工作于一正常模式时,该校准电路不动作,且该调整信号被维持住。
12.一种数字模拟转换装置,该转换装置包含:
一控制电路,用以产生一校准致能信号及一校准序列;
一数字模拟转换器,包括有:
多个加权单元,每一加权单元具有一不同的权重;及
一可调单元,具有一可调权重,该可调单元接收一调整信号以调整该可调权重;
一校准单元,耦接于该数字模拟转换器,其中该数字模拟转换器以及该校准单元是依据该一校准致能信号及一校准序列以产生一组合输出信号;及
一校准电路,用以对该组合输出信号取样并加以处理,以及用以根据该校准致能信号及该校准序列产生该调整信号。
13.如权利要求12所述的转换装置,其中,该校准序列为一交替二元序列。
14.如权利要求12所述的转换装置,其中该校准电路包含一调制电路、一滤波电路及一模拟转数字转换器。
15.如权利要求14所述的转换装置,其中,该调制电路对该组合输出信号进行取样,并将取样结果转换为该滤波电路的一输入,当该校准序列具有一第一逻辑电平时,该输入具有一极性反转,当该校准序列具有一第二逻辑电平时,该输入不具有该极性反转。
16.如权利要求12项所述的转换装置,其中该可调单元包含:一固定权重的一第一从属单元及一可调权重的一第二从属单元,该第二从属单元是由该调整信号所控制。
17.如权利要求12所述的转换装置,其中当该校准致能信号未生效时,该校准电路不动作,且该调整信号冻结。
18.如权利要求12所述的转换装置,其中该校准单元及该加权单元的权重标称值的总和实质上相等于该可调单元的权重标称值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US97225607P | 2007-09-14 | 2007-09-14 | |
US60/972,256 | 2007-09-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101388667A CN101388667A (zh) | 2009-03-18 |
CN101388667B true CN101388667B (zh) | 2011-03-30 |
Family
ID=40453883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102151960A Active CN101388667B (zh) | 2007-09-14 | 2008-09-12 | 可自我校准的数字模拟转换器及其方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7545295B2 (zh) |
CN (1) | CN101388667B (zh) |
TW (1) | TWI365611B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI410052B (zh) * | 2009-06-12 | 2013-09-21 | Univ Nat Yunlin Sci & Tech | 具有放大功能之類比數位訊號轉換器 |
US8253612B2 (en) * | 2009-10-16 | 2012-08-28 | Realtek Semiconductor Corp. | Self-calibrating R-2R ladder and method thereof |
WO2012078733A1 (en) * | 2010-12-07 | 2012-06-14 | Marvell World Trade Ltd | Digital to analog converter circuits and methods |
JP5888156B2 (ja) * | 2012-07-11 | 2016-03-16 | 株式会社ソシオネクスト | 半導体集積回路 |
TWI501561B (zh) * | 2014-01-06 | 2015-09-21 | Univ Southern Taiwan Sci & Tec | 數位類比轉換裝置及方法 |
US9214951B1 (en) * | 2014-05-30 | 2015-12-15 | Realtek Semiconductor Corp. | Self-calibrating VCO-based analog-to-digital converter and method thereof |
CN109639276B (zh) * | 2018-11-23 | 2022-12-02 | 华中科技大学 | 具有drrz校正功能的双倍时间交织电流舵型dac |
US10958284B2 (en) * | 2019-07-17 | 2021-03-23 | Mediatek Inc. | Time-interleaved digital-to-analog converter with time-domain dynamic element matching and associated method |
US11658670B2 (en) | 2021-01-28 | 2023-05-23 | Avago Technologies International Sales Pte. Limited | System and method of digital to analog conversion adaptive error cancelling |
CN116846393B (zh) * | 2023-09-01 | 2023-11-28 | 北京数字光芯集成电路设计有限公司 | 数模转换器校准方法、装置和显示设备 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2966268D1 (en) | 1978-10-21 | 1983-11-10 | Ward Goldstone Ltd | A switching circuit |
EP0360936A1 (de) | 1988-09-29 | 1990-04-04 | Siemens Aktiengesellschaft Österreich | Verfahren zur Wandlung des Abtastsignals eines analogen Eingangssignals |
US5187482A (en) | 1992-03-02 | 1993-02-16 | General Electric Company | Delta sigma analog-to-digital converter with increased dynamic range |
US5404142A (en) | 1993-08-05 | 1995-04-04 | Analog Devices, Incorporated | Data-directed scrambler for multi-bit noise shaping D/A converters |
US5684482A (en) | 1996-03-06 | 1997-11-04 | Ian A. Galton | Spectral shaping of circuit errors in digital-to-analog converters |
FR2755806B1 (fr) * | 1996-11-14 | 1999-01-08 | Sgs Thomson Microelectronics | Convertisseur numerique-analogique a sources de courant a autocalibration |
US5949362A (en) | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
US5977899A (en) | 1997-09-25 | 1999-11-02 | Analog Devices, Inc. | Digital-to-analog converter using noise-shaped segmentation |
US6130632A (en) * | 1998-04-16 | 2000-10-10 | National Semiconductor Corporation | Digitally self-calibrating current-mode D/A converter |
US6304608B1 (en) | 1998-11-04 | 2001-10-16 | Tai-Haur Kuo | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones |
US6331830B1 (en) * | 2000-02-04 | 2001-12-18 | Rockwell Technologies Llc | Self-trimming current source and method for switched current source DAC |
GB0111313D0 (en) * | 2001-05-09 | 2001-07-04 | Broadcom Corp | Digital-to-analogue converter using an array of current sources |
US6697004B1 (en) | 2001-10-01 | 2004-02-24 | Silicon Wave, Inc. | Partial mismatch-shaping digital-to-analog converter |
US6906652B2 (en) * | 2002-08-30 | 2005-06-14 | Engim, Inc. | High dynamic linearity current-mode digital-to-analog converter architecture |
US6897797B2 (en) | 2003-09-29 | 2005-05-24 | Utstarcom, Inc. | Digital to analog converter with integral intersymbol interference cancellation |
US6961013B2 (en) | 2003-11-03 | 2005-11-01 | Texas Instruments Incorporated | Guaranteed monotonic digital to analog converter |
US7330060B2 (en) | 2005-09-07 | 2008-02-12 | Agere Systems Inc. | Method and apparatus for sigma-delta delay control in a delay-locked-loop |
US7466252B1 (en) * | 2007-07-12 | 2008-12-16 | Xilinx, Inc. | Method and apparatus for calibrating a scaled current electronic circuit |
-
2008
- 2008-01-24 US US12/018,999 patent/US7545295B2/en active Active
- 2008-09-12 CN CN2008102151960A patent/CN101388667B/zh active Active
- 2008-09-12 TW TW097135293A patent/TWI365611B/zh active
Also Published As
Publication number | Publication date |
---|---|
US7545295B2 (en) | 2009-06-09 |
TW200913507A (en) | 2009-03-16 |
CN101388667A (zh) | 2009-03-18 |
US20090073012A1 (en) | 2009-03-19 |
TWI365611B (en) | 2012-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101388667B (zh) | 可自我校准的数字模拟转换器及其方法 | |
US7528761B2 (en) | Analog/digital conversion using successive approximation and redundant weighting | |
US10581443B2 (en) | Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC | |
CN104917524A (zh) | 模数转换器 | |
US10790842B1 (en) | System and method for a successive approximation analog-to-digital converter | |
CN102082572A (zh) | 电容器阵列的校正方法和电容器阵列的校正装置 | |
CN103873059A (zh) | 一种应用于高精度逐次逼近模数转换器的数字校准方法 | |
CN108988860B (zh) | 一种基于sar adc的校准方法及sar adc系统 | |
CN102970038B (zh) | 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法 | |
US20230198535A1 (en) | Calibration method of capacitor array type successive approximation register analog-to-digital converter | |
CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
EP3979503A1 (en) | Self-calibrating single slope analog-to-digital converter | |
CN204652351U (zh) | 逐次逼近模数转换器 | |
CN102045066B (zh) | 自我校准的阶梯电路及其方法 | |
US6140949A (en) | Trimming algorithm for pipeline A/D converter using integrated non-linearity measurement | |
CN104980158A (zh) | 逐次逼近模数转换器及其校准方法 | |
EP0251758A2 (en) | Digital-to-analog conversion system | |
US20120133541A1 (en) | Analog-digital converter | |
Wu et al. | A design method of capacitor arrays for high-resolution SAR ADCs | |
CN109792250A (zh) | 具有精确分裂电容的sar adc | |
CN103546153A (zh) | 时间常数的校正电路及校正方法 | |
CN110034764A (zh) | 包括电容器的量化器以及量化器的操作方法 | |
CN112332843B (zh) | 电容阵列、sar型模数转换器及电容校准方法 | |
CN117674852A (zh) | 逐次逼近型模数转换器及控制方法 | |
CN110071720B (zh) | 自校准的全电容逐次逼近数模转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |