CN102082572A - 电容器阵列的校正方法和电容器阵列的校正装置 - Google Patents

电容器阵列的校正方法和电容器阵列的校正装置 Download PDF

Info

Publication number
CN102082572A
CN102082572A CN2010105455448A CN201010545544A CN102082572A CN 102082572 A CN102082572 A CN 102082572A CN 2010105455448 A CN2010105455448 A CN 2010105455448A CN 201010545544 A CN201010545544 A CN 201010545544A CN 102082572 A CN102082572 A CN 102082572A
Authority
CN
China
Prior art keywords
voltage
section point
array
capacitors
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105455448A
Other languages
English (en)
Inventor
廖介伟
周家骅
徐哲祥
张文华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102082572A publication Critical patent/CN102082572A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Abstract

本发明提供一种电容器阵列的校正方法和校正装置，其中校正方法包括将校正电容器元件的第一节点耦接多个电容器元件的第一节点；将第一参考电压耦接特定电容器元件的第二节点，将第一测试电压耦接校正电容器元件的第二节点，使得多个电容器元件的第一节点的电平落入与默认电压有关的范围；将第二参考电压耦接特定电容器元件的第二节点，并将第二测试电压耦接校正电容器元件的第二节点，使得多个电容器元件的第一节点的电平落入与默认电压有关的另一范围，依据第一测试电压和第二测试电压确定特定电容器元件的电容指示值。本发明的电容器阵列的校正方法和校正装置使用相对简单的计算完成校正过程，具有更少的多余电路，从而降低成本和功耗。

Description

电容器阵列的校正方法和电容器阵列的校正装置
技术领域
本发明有关于一种电容器阵列的校正方法和电容器阵列的校正装置。
背景技术
在集成电路技术中，由于电容器比电阻器更容易加工，因此通常使用电容器作为模数转换器(analog-to-digital converter，ADC)或数模转换器(digital-to-analog converter，DAC)的精密元件，这种方法称作电荷再分布(charge-redistribution)技术。通常，整个ADC或DAC的线性度受电容器线性度的限制。因此，具有高分辨率的ADC或DAC通常需要一些微调或校正的形式以达到必要的线性度。这取决于固有元件匹配限制因素。使用电荷再分布的A/D或D/A转换的精确度主要由电容器阵列的电容器匹配所决定。为了达到高分辨率和精确度，需要一种用于电容器阵列的特定校正。
图1为传统的用于电容器阵列的自校正技术。如图1所示，使用电荷补偿校正电容器Ccc和校正DAC 101通过比较器130和控制电路140对电容器阵列120进行校正。在电容器阵列120正常操作期间，这种机制主要使用电荷补偿校正电容器Ccc对电容器阵列120之间的失配(mismatch)进行补偿。例如，当ADC执行A/D转换时，电荷补偿校正电容器Ccc注入电荷至电容器阵列120或电荷补偿校正电容器Ccc自电容器阵列120下拉电荷。这种处理方法需要额外的校正回路(cycle)。作为结果，校正操作显著地影响ADC的取样率和转换速度，这显然成为传统的用于电容器阵列的电容器校正技术的缺点，亟待解决。
发明内容
有鉴于此，本发明提供一种电容器阵列的校正方法和电容器阵列的校正装置以解决上述问题。
本发明目的之一在于提供一种电容器阵列的校正方法，用于包含多个电容器元件的电容器阵列，其中该多个电容器元件的每一者具有第一节点和第二节点，且该多个电容器元件的每一者的该第一节点相互耦接，该电容器阵列的校正方法包括：将具有已知电容值的校正电容器元件的第一节点耦接至该多个电容器元件的每一者的该第一节点；将第一参考电压耦接至待测试的特定电容器元件的第二节点，并将第一测试电压耦接至该校正电容器元件的第二节点，使得该多个电容器元件的每一者的该第一节点的电平落入与默认电压有关的范围，其中该特定电容器元件选自该多个电容器元件；将与该第一参考电压不同的第二参考电压耦接至待测试的该特定电容器元件的该第二节点，并将第二测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的该电平落入与该默认电压有关的另一范围，依据该第一测试电压和该第二测试电压确定相应于待测试的该特定电容器元件的电容指示值。
本发明目的之一在于提供一种电容器阵列的校正装置，用于包含多个电容器元件和开关电路的电容器阵列，其中该多个电容器元件的每一者具有第一节点和第二节点，且该多个电容器元件的每一者的该第一节点相互耦接，该开关电路耦接于该多个电容器元件的每一者的该第二节点和多个不同的默认电压之间，该电容器阵列的校正装置包括：校正电容器元件，具有第二节点和耦接该多个电容器元件的每一者的该第一节点的第一节点；以及校正电路，耦该校正电容器元件的该第二节点、该开关电路以及该多个电容器元件的每一者的该第一节点，该校正电路控制该开关电路将第一参考电压耦接至待测试的特定电容器元件的第二节点，并将第一测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的电平落入与默认电压有关的范围，其中该特定电容器元件选自该多个电容器元件；该校正电路控制该开关电路将与该第一参考电压不同的第二参考电压耦接至待测试的该特定电容器元件的该第二节点，并将第二测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的该电平落入与该默认电压有关的另一范围，相应于待测试的该特定电容器元件的电容指示值依据该第一测试电压和该第二测试电压而确定。
本发明提供的电容器阵列的校正方法和电容器阵列的校正装置使用相对简单的计算完成校正过程(包括失配确定操作和编码校正操作)，具有更少的多余电路，从而降低成本和功耗。
附图说明
图1为传统的用于电容器阵列的自校正技术；
图2为本发明一范例实施例的用于校正电容器阵列的校正装置的示意图；
图3A、图3B和图3C为本发明范例实施例的特定的失配确定操作的概要示意图；
图4A、图4B和图4C为第一失配确定操作的概要示意图；
图5A、图5B和图5C为本发明另一范例实施例的特定失配确定操作的概要示意图；
图6为本发明的一范例实施例的校正方法流程图。
具体实施方式
在说明书及权利要求当中使用了某些词汇来指称特定组件。所属技术领域的技术人员应可理解，制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分准则。在通篇说明书及权利要求中所提及的“包含”为开放式用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。藉由以下的较佳实施例的叙述并配合全文的图2至图6说明本发明，但以下叙述中的装置、组件与方法、步骤乃用以解释本发明，而不应当用来限制本发明。
依据本发明的一实施例，电容器校正的第一步为确定电容指示值，该电容指示值用于表示电容器阵列的每个电容器元件之间的电容失配。相应地，在确定电容指示值之后，基于电容指示值对由使用电容器阵列的装置(例如ADC)所产生的数字值(例如数字编码)进行校正。因此，本发明的示例校正操作包括两个子操作：一个为失配确定操作，另一个为编码校正操作。在大多数情形下，失配确定操作的执行次数取决于电容器阵列的电容器元件的总数目，一旦使用电容器阵列的装置(例如ADC)产生数字输出，则执行编码校正操作。
依据本发明的一实施例，失配确定操作可分为三个阶段。失配确定操作的第一阶段为消除比较器中的偏置电压和低频噪声的影响。如所属技术领域的技术人员所知，偏置电压和低频噪声可由各种原因导致，在此不再赘述。失配确定操作的第二阶段和第三阶段为通过改变耦接电容器阵列的电容器元件的电压，确定电容器阵列的电容器元件之间的电容失配。接下来进行更详细的描述。
请参考图2，图2为本发明一范例实施例的用于校正电容器阵列的校正装置的示意图。如图2所示，利用校正装置210对电容器阵列220进行校正，其中电容器阵列220包括五个电容器元件C1、C2、C3、C4和C5以及开关电路230，其中开关电路230包括多个分别耦接电容器元件C1-C5的开关单元，电容器元件C1-C5分别具有第一节点N11、N12、N13、N14和N15以及第二节点N21、N22、N23、N24和N25，且电容器元件C1-C5的第一节点N11-N15相互连接。需注意的是，图2所示的实施于电容器阵列220其内的电容器元件的数目仅用于列举。换句话说，在本发明的其他实施例中，本发明的校正装置可应用于具有更多或更少电容器元件的电容器阵列。相似地，对于权重类型(weighted type)或电容值也无限制，即意味着电容器阵列的权重类型或电容值可以为二进制权重类型、温度(thermometer)权重类型或混合类型。
校正装置210包括校正电容器元件Ccal和校正电路260，其中校正电路260包括开关单元250、具有逐次求近缓存器(successive approximation register，SAR)211和校正DAC 212的电压调节器270、比较器213和校正控制电路214。校正电容器元件Ccal具有耦接电容器元件C1-C5的第一节点N11-N15的第一节点N16，耦接校正DAC 212的第二节点N26，该第二节点N26用以接收由电压调节器270提供的测试电压。实际在本实施例中，电容器阵列220、比较器213和SAR 211为SAR ADC的元件。换句话说，校正装置210与SAR ADC共享一部分电路，因而具有减少硬件成本的优点。然而，以上仅是本发明的优选实施例，并非限制本发明的范畴。例如，本发明的校正装置可应用于任何其他类型ADC或需要实施电容器阵列于其内的数字电路，例如快闪(flash)ADC或电荷再分布DAC。此外，在其他实施例中，校正装置可不与实施电容器阵列于其内的数字电路共享电路元件。上述可选设计皆属于本发明的范畴。
校正控制电路214用以控制电容器阵列220的开关电路230的操作和开关单元250的操作。特别地是，校正控制电路214控制耦接至电容器阵列220的电容器元件C1-C5的电压以及耦接至比较器213的第一输入端IN1的电压。且校正控制电路214用以存储有关电容失配的信息(例如下文中的电容指示值)，其中该信息产生于失配确定操作，已存储的信息用于编码校正操作。此外，校正控制电路214在失配确定操作期间控制相位开关。
比较器213比较第一输入端IN1的电平(即电容器元件C1-C5的第一节点的电平)与提供至第二输入端IN2的默认电压(例如图2所示的Vcm)，用以在输出端OUT产生比较结果CR。电压调节器270耦接于比较器213的输出端OUT与校正电容器元件Ccal的第二节点N26之间，用以依据比较结果CR调谐提供至校正电容器元件Ccal的第二节点N26的测试电压，直至第一输入端IN1的电平落入与默认电压(例如Vcm)有关的范围之内。例如，当比较结果CR指示第一输入端IN1的电平大致等于默认电压(例如Vcm)时，获得提供至校正电容器元件Ccal的最终所需的测试电压。
请结合图2参考图3A、图3B和图3C。图3A、图3B和图3C为本发明范例实施例的特定的失配确定操作的概要示意图。需注意的是，整个校正方法包括多个分别用于电容器阵列的不同电容器元件的失配确定操作，为简洁，图3A、图3B和图3C仅描述一个失配确定操作。换句话说，一个失配确定操作仅用以确定电容器阵列的一个电容器元件的电容失配。此外，为简洁，图3A、图3B和图3C简化了电容器阵列220，其中特定电容器元件Ctest表示待测试的电容器元件，其中特定电容器元件Ctest选自在当前失配确定操作中将被确定失配电容值的电容器元件C1-C5，电容器元件Cref表示作为标准(或校正基准)以确定待测试的特定电容器元件Ctest的电容值的电容器元件，而电容器元件Cres表示电容器阵列剩余的电容器元件。
在多数情形下，失配确定操作使用先前已测试的电容器元件作为电容器元件Cref，换句话说，电容器元件Cref为已由先前失配确定操作所处理的一个或多个电容器元件的均等电容器元件。更特别的是，当前失配确定操作中的特定电容器元件Ctest可以为下一个失配确定操作中的电容器元件Cref所表示的电容器元件中的一个。在优选实施例中，如果将当前失配确定操作中待测试的特定电容器元件Ctest合并至当前失配确定操作中的电容器元件Cref之后，在下一个失配确定操作中待测试的特定电容器元件Ctest的电容值不小于合并后的电容器元件Cref的总电容值时，可将合并后的电容器元件Cref作为下一个失配确定操作的电容器元件Cref。即，已测试的电容器元件(即Cref)的总电容值不大于当前被选择用以待测试的特定电容器元件(即Ctest)的电容值。在此方式下，特定电容器元件Ctest与电容器元件Cref之间的电荷再分布为正常且正确的。
例如，电容器阵列220提供为从电容器元件C1至电容器元件C5皆为二进制权重(例如C1∶C2∶C3∶C4∶C5＝1∶2∶4∶8∶16)，如果电容器元件C3为当前失配确定操作中待测试的特定电容器元件Ctest，则电容器元件C3可以成为下一个失配确定操作中的电容器元件Cref的一部分。然而，在失配确定操作为第一次执行的情形下，由于在电容器阵列中还没有测试任何电容器元件，因此只有一个特定电容器元件Ctest和电容器元件Cres；例如，特定电容器元件Ctest为具有最小电容值的电容器元件C1，且电容器元件Cres等于剩余电容器元件C2-C5的并联。相似的，在失配确定操作为最后一次执行的情形下，由于在电容器阵列中没有剩余的待测试的电容器元件，因此只有一个特定电容器元件Ctest(例如，特定电容器元件Ctest为具有最大电容值的电容器元件C5)和电容器元件Cref(例如，电容器元件Cref等于已测试的电容器元件C1-C4的并联)。
图4A、图4B和图4C为第一失配确定操作的概要示意图。如图4A、图4B和图4C所示，选择具有最小电容值的电容器元件C1作为在第一失配确定操作中待测试的特定电容器元件Ctest，而剩余电容器元件C2-C5作为电容器元件Cres。如图4A所示，在第一失配确定操作的第一阶段，通过首先向比较器213的两个输入端提供相同的默认电压Vcm(例如0V)，可确定比较器213的偏置电压值和相应于该偏置电压值的数字编码。此外，在第一阶段，校正控制电路214初始化SAR 211用以输出具有初始值(例如0)的数字编码至校正DAC 212，用以促使校正电容器元件Ccal的第二节点的电压为0V，特定电容器元件Ctest(例如电容器元件C1)的第二节点的电压由参考电压Vref提供，且电容器元件C2-C5的第二节点耦接接地端GND。然后，因为在比较器213中存在固有偏置，比较器213将错误地指示其提供有相同默认电压Vcm的两个输入端的电平并不相同，从而将产生一个表示电平并不相同的比较结果。依据该比较结果，校正控制电路214控制SAR 211和校正DAC 212用以调谐提供至校正电容器元件Ccal的第二节点的测试电压。根据比较器213的固有偏置，测试电压可以高于或低于初始电压(即0V)。作为结果，电容器元件C1-C5(图中表示为电容器元件Cref和Cres)的第一节点的电平将最终促使比较器213产生一个比较结果，该比较结果表示比较器213的两个输入端的电平相同。然而此时比较器213的两个输入端的电平将不同。例如，比较器213的一个输入端具有最初提供的固定的默认电压Vcm，而比较器213的另一个输入端具有已调节电压Vcm±Δ。
比较器213、SAR 211、校正DAC 212以及校正控制电路214的组合大致上等于另一个ADC 240，其不同于由电容器阵列220、比较器213和SAR 211构成的SAR ADC。在促使具有固有偏置电压的比较器213确定其两个输入端的电平为相同的过程中，ADC 240最终产生相应于提供至校正电容器元件Ccal的偏置电压Voffset1的一个数字编码Doffset1。一旦产生所需的数字编码Doffset1，失配确定操作的第一阶段已完成，然后失配确定操作进入如图4B所示的第二阶段。需注意的是，ADC 240依据所属技术领域的技术人员已知的SAR算法操作，为简洁，在此不详细描述如何撷取数字编码Doffset1。
在第二阶段中，SAR 211将数字编码Doffset1输出至校正DAC 212用以产生提供至校正电容器元件Ccal的偏置电压Voffset1。与此同时，比较器213的一个输入端不再由默认电压Vcm提供，通过校正控制电路214断开开关单元250，该输入端耦接至电容器阵列220的电容器元件C1-C5的第一节点。此外，特定电容器元件Ctest(即电容器元件C1)的第二节点仍然耦接参考电压Vref，在电容器阵列220和校正电容器元件Ccal中存储特定数量的电荷。
接下来，第一失配确定操作进入如图4C所示的第三阶段。在第三阶段中，由于校正控制电路214对开关电路230(图未示)进行控制，特定电容器元件Ctest(即电容器元件C1)的第二节点耦接另一个参考电压-Vref。因为耦接电容器元件C1的电压发生改变，因此存储其内的电荷也会再分布。因此，在电容器元件C1-C5的第一节点会出现特定数量的错误电荷，这将导致在特定电容器元件Ctest(即电容器元件C1)的第一节点产生错误电压Verr1。可进一步利用错误电压Verr1确定电容器元件C1和校正电容器元件Ccal之间的电容差，所以利用校正电容器元件Ccal的已知电容值可获得电容器元件C1的实际电容值。作为结果，可确定电容器元件C1的实际电容值和理想电容值之间的失配。
因此，为了获得错误电压Verr1，在第三阶段需要使用第一阶段产生的数字编码Doffset1和在第二阶段由ADC 240产生的数字编码Dcal_final1，其中ADC 240在电容器元件C1的第二节点耦接参考电压-Vref之后产生该数字编码Dcal_final1。与上述获得偏置电压Voffset1的操作相似，ADC 240继续调谐提供至校正电容器元件Ccal的第二节点的测试电压，直至比较器213确定电容器元件C1-C5的第一节点的电平大致等于默认电压Vcm。当操作结束时，存储在SAR 211的数字编码为Dcal_final1。通过校正DAC 212，提供至校正电容器元件Ccal的第二节点的另一个测试电压为相应的电压Vcal_final1。
因为通过将电压Vcal_final1减去偏置电压Voffset1可确定错误电压Verr1，所以将在第三阶段获得的数字编码Dcal_final1减去在第一阶段获得的数字编码Doffset1，作为结果，可获得相应于错误电压Verr1的数字编码Dcal1，其中Dcal1＝Dcal_final1-Doffset1。一旦获得作为相应于特定电容器元件Ctest(即电容器元件C1)的电容指示值的数字编码Dcal1，就可利用校正电容器元件Ccal的默认电容值确定电容器元件C1的实际电容值。
在第一失配确定操作的三个阶段皆完成之后，本发明的范例校正操作接着对未测试的电容器元件进行第二失配确定操作，这与第一失配确定操作稍有不同。在第二失配确定操作中，电容器元件C1为已测试的电容器元件，因此可作为第二失配确定操作的电容器元件Cref。相似地，在接下来的每个失配确定操作中可选择一个未测试的电容器元件作为待测试的特定电容器元件Ctest，直至电容器阵列220中所有的电容器元件C1-C5已被测试。同时，如上所述，在当前失配确定操作中待测试的特定电容器元件Ctest可合并至后续失配确定操作的电容器元件Cref。
请再次参考图3A、图3B和图3C。图3A、图3B和图3C所示的第二失配确定操作不同于图4A、图4B和图4C所示的第一失配确定操作。如图3A所示，在第二失配确定操作的第一阶段，电容器元件Cref(即电容器元件C1)的第二节点耦接电压Vref，而待测试的特定电容器元件Ctest(即电容器元件C2)的第二节点耦接接地端GND，剩余的电容器元件Cres包括电容器元件C3、C4和C4，其第二节点亦耦接接地端GND。此外，校正控制电路214初始化SAR 211用以输出具有初始值(例如0)的数字编码至校正DAC 212，用以促使校正电容器元件Ccal的第二节点的电压为0V，且比较器213的两个输入端IN1和IN2皆提供有相同的默认电压Vcm(例如0V)。作为结果，从而可确定偏置电压Voffset2和相应的数字编码Doffset2。特别地是，校正控制电路214控制SAR 211和校正DAC 212用以调谐提供至校正电容器元件Ccal的第二节点的测试电压。然后，电容器元件C1-C5的第一节点的电平将最终促使比较器213产生一个比较结果，该比较结果表示比较器213的两个输入端IN1和IN2的电平相同。
在图3B所示的第二阶段中，SAR 211将数字编码Doffset2输出至校正DAC212用以产生提供至校正电容器元件Ccal的第二节点的偏置电压Voffset2。与此同时，比较器213的第一输入端IN1不再由默认电压Vcm提供，通过校正控制电路214断开开关单元250，第一输入端IN1耦接至电容器阵列220的电容器元件C1-C5的第一节点。此外，特定电容器元件Ctest(即电容器元件C2)的第二节点仍然耦接接地端GND，电容器元件Cref(即电容器元件C1)的第二节点仍然耦接参考电压Vref，因而在电容器阵列220和校正电容器元件Ccal中存储特定数量的电荷。
接下来，第二失配确定操作进入如图3C所示的第三阶段。在第三阶段中，由于校正控制电路214对开关电路230(图未示)进行控制，特定电容器元件Ctest(即电容器元件C2)的第二节点的电压与电容器元件Cref(即电容器元件C1)的第二节点的电压相互交换。因为耦接电容器元件C1和C2的电平相互交换，因此存储其内的电荷也会再分布。因此，在电容器元件C1-C5的第一节点会出现特定数量的错误电荷，这将导致在电容器元件C1-C5的第一节点产生错误电压Verr2。可进一步利用错误电压Verr2和电容器元件C1的电容值获得电容器元件C2的实际电容值，从而可确定电容器元件C2的实际电容值和理想电容值之间的失配。因此，为了获得错误电压Verr2，在第三阶段需要使用第一阶段产生的数字编码Doffset2和在第二阶段由ADC 240产生的数字编码Dcal_final2，其中ADC 240在特定电容器元件Ctest(即电容器元件C2)的第二节点的电压与电容器元件Cref(即电容器元件C1)的第二节点的电压相互交换之后产生该数字编码Dcal_final2。ADC 240继续调谐提供至校正电容器元件Ccal的第二节点的测试电压，直至比较器213确定电容器元件C1-C5的第一节点的电平大致等于默认电压Vcm。当操作结束时，存储在SAR 211的数字编码为Dcal_final2。通过校正DAC 212，提供至校正电容器元件Ccal的第二节点的测试电压为相应的电压Vcal_final2。
因为通过将电压Vcal_final2减去偏置电压Voffset2可确定错误电压Verr2，所以将在第三阶段获得的数字编码Dcal_final2减去在第一阶段获得的数字编码Doffset2，作为结果，可获得相应于错误电压Verr2的数字编码Dcal2，其中Dcal2＝Dcal_final2-Doffset2。一旦获得作为相应于电容器元件C2的电容指示值的数字编码Dcal2，就可利用在前一次失配确定操作(即第一失配确定操作)中确定的电容器元件Cref(即电容器元件C1)的电容值确定电容器元件C2的实际电容值。
图5A、图5B和图5C为本发明另一范例实施例的特定失配确定操作的概要示意图。如图5A、图5B和图5C所示，当失配确定操作最后一次执行(即在电容器阵列220中仅剩一个电容器元件未测试)时，仅有一个特定电容器元件Ctest(例如，具有最大电容值的电容器元件C5)和一个电容器元件Cref(例如，电容器元件Cref等于已测试电容器元件C1-C4的并联)。由于撷取相应于特定电容器元件Ctest(即电容器元件C5)的电容指示值的操作与上述的撷取相应于电容器元件C2的电容指示值的操作相同，为简洁不再进一步的描述。
当所有失配确定操作执行完以后，校正电路210所包含的校正控制电路214依据电容器阵列220的电容器元件C1-C5的电容指示值确定电容器元件C1-C5的电容权重值，且依据校正控制电路214计算的至少一个电容权重值校正SARADC的数字输出。例如，假设电容器元件C1-C5的电容指示值分别表示为V1-V5，则电容器元件C1-C5的电容权重值W1-W5分别为V1、V1+V2、V1+V2+V3、V1+V2+V3+V4和V1+V2+V3+V4+V5。因此，可对SAR ADC的A/D转换执行编码校正操作。假设电容器阵列220的电容器元件C1-C5的理想电容权重值分别为1、2、4、8和16，而依据先前失配确定操作，加工的不完善导致实际电容权重值W1-W5分别为1、1.8、4.1、7.9和16，可以利用理想电容权重值和实际电容权重值之间的差值校正其电容失配。然而，本发明的范例实施例并不直接对电容器阵列220进行校正，而是对SAR ADC所产生的数字输出进行校正。例如，在SAR ADC的特殊A/D转换中，已知电容器元件C1、C3和C5与A/D转换的数字输出Dout有关，于是可以在数字域执行编码校正操作，用以依据电容器元件C1、C3和C5以及相应的实际权重值W1、W3和W5(例如1、4.1和16)对错误的数字输出Dout(由电容失配导致)进行校正。在编码校正操作中，数字输出直接依据特定算法减去或相加特定数位编码而调节。
图6为本发明的一范例实施例的校正方法流程图。如图6所示，将结合上述实施例解释校正方法的各步骤。
步骤501：将具有已知电容值的校正电容器元件Ccal的第一节点耦接至电容器元件C1-C5的第一节点；需注意的是，因为校正电容器元件Ccal作为校正的基准，因此其电容值并非需预先确定(即，并非需在理想和实际电容值之间具有零失配)。即使校正电容器元件Ccal的电容值不精确，也可以在校正之后改善ADC的线性度。
步骤502：将第一参考电压耦接至待测试的特定电容器元件Ctest的第二节点，并将第一测试电压耦接至校正电容器元件Ccal的第二节点，使得电容器元件C1-C5的第一节点的电平落入与默认电压有关的范围。
步骤503：将与第一参考电压不同的第二参考电压耦接至待测试的特定电容器元件Ctest的第二节点，并将第二测试电压耦接至校正电容器元件Ccal的第二节点，使得电容器元件C1-C5的第一节点的电平落入与默认电压有关的范围。
步骤504：依据第一测试电压和第二测试电压确定相应于待测试的特定电容器元件Ctest的电容权重值。
在步骤501中，将具有已知电容值(在设计校正装置210时就已默认)的校正电容器元件Ccal的第一节点耦接至电容器元件C1-C5的第一节点。然后，在步骤502中，如图3A、图3B和图3C以及图4A、图4B和图4C所示的失配确定操作的第二阶段，将第一参考电压(在图3A、图3B和图3C中为GND，在图4A、图4B和图4C中为Vref)耦接至待测试的特定电容器元件Ctest(在图3A、图3B和图3C中为C2，在图4A、图4B和图4C中为C1)的第二节点，并将第一测试电压(在图3A、图3B和图3C中为Voffset2，在图4A、图4B和图4C中为Voffset1)耦接至校正电容器元件Ccal的第二节点，使得电容器元件C1-C5的第一节点的电平落入与默认电压有关的范围(取决于比较器的偏置)。相应地，流程进入步骤503，其中，将与第一参考电压不同的第二参考电压(在图3A、图3B和图3C中为Vref，在图4A、图4B和图4C中为-Vref)耦接至待测试的特定电容器元件Ctest的第二节点，并将第二测试电压耦接至校正电容器元件Ccal的第二节点，使得电容器元件C1-C5的第一节点的电平落入与默认电压有关的范围。最后，在步骤504中，依据前文所述的第一测试电压和第二测试电压确定相应于待测试的特定电容器元件Ctest的电容权重值。
此外，在本发明的范例实施例中，比较器213用以比较电容器元件C1-C5的第一节点的电平与默认电压，用以产生第一比较结果。相应地，SAR 211和校正DAC 212依据第一比较结果对提供至校正电容器元件Ccal的第二节点的第一测试电压进行调谐，直至电容器元件C1-C5的第一节点的电平落入与默认电压有关的范围，且SAR 211依据第一比较结果调节数字值，校正DAC 212对该数字值执行D/A转换，用以产生提供至校正电容器元件Ccal的第二节点的第二测试电压。此外，步骤504也参考分别相应于第一测试电压和第二测试电压的数字值，用以确定相应于特定电容器元件Ctest的所需的电容权重值，其中数字值在失配确定操作中的第一阶段和第三阶段产生的数字编码。
因为本发明的校正方法与ADC应用(例如SAR ADC)的普通操作为独立的，由于具有更少的多余电路，ADC应用可操作于更高取样率。同样，本发明使用相对简单的计算以完成校正过程(包括失配确定操作和编码校正操作)，所以只需更低的成本和功耗。同时，校正计算不仅仅只在硬件领域完成，也能在软件领域完成。因此，本发明的范例校正方法和装置特别适合于嵌入式系统。
上述的实施例仅用来列举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的范畴。任何所属技术领域的技术人员依据本发明的精神而轻易完成的改变或均等性安排均属于本发明所主张的范围，本发明的权利范围应以权利要求为准。

Claims (19)

1.一种电容器阵列的校正方法，用于包含多个电容器元件的电容器阵列，其中该多个电容器元件的每一者具有第一节点和第二节点，且该多个电容器元件的每一者的该第一节点相互耦接，该电容器阵列的校正方法包括：
将具有已知电容值的校正电容器元件的第一节点耦接至该多个电容器元件的每一者的该第一节点；
将第一参考电压耦接至待测试的特定电容器元件的第二节点，并将第一测试电压耦接至该校正电容器元件的第二节点，使得该多个电容器元件的每一者的该第一节点的电平落入与默认电压有关的一范围，其中该特定电容器元件选自该多个电容器元件；
将与该第一参考电压不同的第二参考电压耦接至待测试的该特定电容器元件的该第二节点，并将第二测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的该电平落入与该默认电压有关的另一范围，依据该第一测试电压和该第二测试电压确定相应于待测试的该特定电容器元件的电容指示值。
2.如权利要求1所述的电容器阵列的校正方法，其特征在于，该多个电容器元件包括待测试的该特定电容器元件和至少一未测试的电容器元件；无论待测试的该特定电容器元件的该第二节点耦接该第一参考电压或该第二参考电压，该至少一未测试的电容器元件的第二节点耦接相同的电压。
3.如权利要求1所述的电容器阵列的校正方法，其特征在于，该多个电容器元件包括待测试的该特定电容器元件、至少一已测试的电容器元件和至少一未测试的电容器元件；无论待测试的该特定电容器元件的该第二节点耦接该第一参考电压或该第二参考电压，该至少一未测试的电容器元件的第二节点耦接相同的电压；当待测试的该特定电容器元件的该第二节点耦接该第一参考电压时，该至少一已测试的电容器元件的第二节点耦接该第二参考电压；当待测试的该特定电容器元件的该第二节点耦接该第二参考电压时，该至少一已测试的电容器元件的该第二节点耦接该第一参考电压。
4.如权利要求3所述的电容器阵列的校正方法，其特征在于，该至少一已测试的电容器元件的总电容值不大于该特定电容器元件的电容值。
5.如权利要求1所述的电容器阵列的校正方法，其特征在于，该多个电容器元件包括待测试的该特定电容器元件和至少一已测试的电容器元件；当待测试的该特定电容器元件的该第二节点耦接该第一参考电压时，该至少一已测试的电容器元件的第二节点耦接该第二参考电压；当待测试的该特定电容器元件的该第二节点耦接该第二参考电压时，该至少一已测试的电容器元件的该第二节点耦接该第一参考电压。
6.如权利要求5所述的电容器阵列的校正方法，其特征在于，该至少一已测试的电容器元件的总电容值不大于该特定电容器元件的电容值。
7.如权利要求1所述的电容器阵列的校正方法，其特征在于，将该第一测试电压耦接至该校正电容器元件的该第二节点的步骤以及将该第二测试电压耦接至该校正电容器元件的该第二节点的步骤皆包括：
比较该多个电容器元件的每一者的该第一节点的该电平与该默认电压，用以产生比较结果；以及
依据该比较结果调谐提供至该校正电容器元件的该第二节点的测试电压，直至该比较结果表示该多个电容器元件的每一者的该第一节点的该电平大致等于该默认电压，其中，当该第一测试电压耦接至该校正电容器元件的该第二节点时，该测试电压为该第一测试电压，当该第二测试电压耦接至该校正电容器元件的该第二节点时，该测试电压为该第二测试电压。
8.如权利要求7所述的电容器阵列的校正方法，其特征在于，依据该比较结果调谐提供至该校正电容器元件的该第二节点的该测试电压的步骤包括：
依据该比较结果调节数字值；以及
对该数字值执行数模转换，用以产生提供至该校正电容器元件的该第二节点的该测试电压。
9.如权利要求8所述的电容器阵列的校正方法，其特征在于，确定相应于待测试的该特定电容器元件的该电容指示值的步骤包括：
参考分别相应于该第一测试电压和该第二测试电压的该数字值，确定相应于待测试的该特定电容器元件的该电容指示值。
10.如权利要求9所述的电容器阵列的校正方法，其特征在于，相应于待测试的该特定电容器元件的该电容指示值为依据分别相应于该第一测试电压和该第二测试电压的该数字值之间的差值而确定。
11.如权利要求1所述的电容器阵列的校正方法，其特征在于，该电容器阵列实施于产生数字输出的应用中，该电容器阵列的校正方法进一步包括：
依据该电容器阵列的该多个电容器元件的多个电容指示值，确定该多个电容器元件的多个电容权重值；以及
依据该多个电容权重值的至少一者校正该数字输出。
12.如权利要求1所述的电容器阵列的校正方法，其特征在于，该电容指示值表示待测试的该特定电容器元件的错误。
13.一种电容器阵列的校正装置，用于包含多个电容器元件和开关电路的电容器阵列，其中该多个电容器元件的每一者具有第一节点和第二节点，且该多个电容器元件的每一者的该第一节点相互耦接，该开关电路耦接于该多个电容器元件的每一者的该第二节点和多个不同的默认电压之间，该电容器阵列的校正装置包括：
校正电容器元件，具有第二节点和耦接该多个电容器元件的每一者的该第一节点的第一节点；以及
校正电路，耦该校正电容器元件的该第二节点、该开关电路以及该多个电容器元件的每一者的该第一节点，该校正电路控制该开关电路将第一参考电压耦接至待测试的特定电容器元件的第二节点，并将第一测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的电平落入与默认电压有关的一范围，其中该特定电容器元件选自该多个电容器元件；该校正电路控制该开关电路将与该第一参考电压不同的第二参考电压耦接至待测试的该特定电容器元件的该第二节点，并将第二测试电压耦接至该校正电容器元件的该第二节点，使得该多个电容器元件的每一者的该第一节点的该电平落入与该默认电压有关的另一范围，相应于待测试的该特定电容器元件的电容指示值为依据该第一测试电压和该第二测试电压而确定。
14.如权利要求13所述的电容器阵列的校正装置，其特征在于，该校正电路包括：
比较器，具有第一输入端和第二输入端，其中该第一输入端耦接包含于该电容器阵列之内的该多个电容器元件的每一者的该第一节点，该第二输入端耦接该默认电压，该比较器比较该多个电容器元件的每一者的该第一节点的该电平与该默认电压，用以产生比较结果；以及
电压调节器，耦接于该比较器的输出端和该校正电容器元件的该第二节点之间，用以依据该比较结果调谐提供至该校正电容器元件的该第二节点的一测试电压，直至该比较结果表示该多个电容器元件的每一者的该第一节点的该电平大致等于该默认电压，当该开关电路将该第一参考电压耦接至待测试的该特定电容器元件的该第二节点时，将该第一测试电压耦接至该校正电容器元件的该第二节点，当该开关电路将该第二参考电压耦接至待测试的该特定电容器元件的该第二节点时，将该第二测试电压耦接至该校正电容器元件的该第二节点。
15.如权利要求14所述的电容器阵列的校正装置，其特征在于，该电压调节器包括：
逐次求近缓存器，耦接该比较器的该输出端，用以依据该比较结果产生数字值；以及
校正数模转换器，耦接该逐次求近缓存器和该校正电容器元件的该第二节点，用以依据该数字值产生提供至该校正电容器元件的该第二节点的该测试电压。
16.如权利要求15所述的电容器阵列的校正装置，其特征在于，该校正电路进一步包括：
校正控制电路，耦接该逐次求近缓存器，参考分别相应于该第一测试电压和该第二测试电压的该数字值，确定相应于待测试的该特定电容器元件的该电容指示值。
17.如权利要求16所述的电容器阵列的校正装置，其特征在于，相应于待测试的该特定电容器元件的该电容指示值等于分别相应于该第一测试电压和该第二测试电压的该数字值之间的差值。
18.如权利要求14所述的电容器阵列的校正装置，其特征在于，该校正电路进一步包括：
开关单元，耦接于该默认电压与该比较器的该第一输入端之间；以及
校正控制电路，耦接该开关单元和该电容器阵列的该开关电路，用以控制该开关单元和该电容器阵列的该开关电路的操作。
19.如权利要求13所述的电容器阵列的校正装置，其特征在于，该电容器阵列实施于产生数字输出的应用中，该校正电路进一步依据该电容器阵列的该多个电容器元件的多个电容指示值确定该多个电容器元件的多个电容权重值，且该数字输出依据该多个电容权重值的至少一者校正。
CN2010105455448A 2009-11-26 2010-11-16 电容器阵列的校正方法和电容器阵列的校正装置 Pending CN102082572A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/626,629 US8111178B2 (en) 2009-11-26 2009-11-26 Calibration method and related calibration apparatus for capacitor array
US12/626,629 2009-11-26

Publications (1)

Publication Number Publication Date
CN102082572A true CN102082572A (zh) 2011-06-01

Family

ID=44061693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105455448A Pending CN102082572A (zh) 2009-11-26 2010-11-16 电容器阵列的校正方法和电容器阵列的校正装置

Country Status (3)

Country Link
US (1) US8111178B2 (zh)
CN (1) CN102082572A (zh)
TW (1) TW201119243A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301368A (zh) * 2015-06-26 2017-01-04 飞思卡尔半导体公司 用于测试模/数转换器的方法及其系统
CN107491136A (zh) * 2017-07-06 2017-12-19 复旦大学 一种用于数字校准的差值型电容调节器
US10367517B2 (en) 2017-09-28 2019-07-30 Realtek Semiconductor Corporation Analog to digital conversion apparatus and analog to digital converter calibration method of the same
CN111812445A (zh) * 2020-09-14 2020-10-23 杭州炬华科技股份有限公司 智能电容器误差校正方法、装置、计算机设备和存储介质
CN113765518A (zh) * 2020-06-03 2021-12-07 杭州深谙微电子科技有限公司 一种模数转换器及其校准方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8248280B2 (en) 2009-09-29 2012-08-21 Silicon Laboratories Inc. Successive approximation register (SAR) analog-to-digital converter (ADC) having optimized filter
JP5554675B2 (ja) * 2010-09-29 2014-07-23 富士通株式会社 逐次比較ａ／ｄ変換器
US8477052B2 (en) * 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US8416106B2 (en) * 2011-04-20 2013-04-09 Fujitsu Limited Calibration scheme for resolution scaling, power scaling, variable input swing and comparator offset cancellation for flash ADCs
JPWO2012153372A1 (ja) * 2011-05-10 2014-07-28 パナソニック株式会社 逐次比較型ａｄ変換器
TWI434517B (zh) 2011-11-04 2014-04-11 Ind Tech Res Inst 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
TWI454065B (zh) 2011-11-23 2014-09-21 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
US8766403B2 (en) * 2012-02-06 2014-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor arrays for minimizing gradient effects and methods of forming the same
TWI536748B (zh) * 2012-08-06 2016-06-01 瑞昱半導體股份有限公司 連續漸進式類比數位轉換器與連續漸進式類比數位轉換方法
JP5965290B2 (ja) 2012-10-31 2016-08-03 ルネサスエレクトロニクス株式会社 アナログ／デジタル変換器及びアナログ／デジタル変換器の自己診断方法
KR101478544B1 (ko) * 2013-02-21 2015-01-02 포항공과대학교 산학협력단 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법.
US9606155B2 (en) * 2013-12-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance measurement circuit and method
JP6407528B2 (ja) * 2013-12-27 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置
GB201403082D0 (en) * 2014-02-21 2014-04-09 Ibm Analog-digital converter
US9397680B2 (en) * 2014-10-31 2016-07-19 eTopus Technology Inc. Receiver with adjustable reference voltages
US9432037B2 (en) 2014-11-05 2016-08-30 Samsung Electronics Co., Ltd Apparatus and method for analog-digital converting
US9461654B1 (en) 2015-06-01 2016-10-04 eTopus Technology Inc. Timing recovery for digital receiver with interleaved analog-to-digital converters
US9584150B2 (en) * 2015-07-07 2017-02-28 Infineon Technologies Ag Gain calibration for ADC with external reference
US9590650B1 (en) * 2016-03-08 2017-03-07 International Business Machines Corporation Charge sharing circuit
CN107769779B (zh) * 2017-11-13 2021-03-05 苏州云芯微电子科技有限公司 一种用于模数转换器的参考源驱动电路及方法
CN111064468B (zh) * 2018-10-17 2023-04-07 创意电子股份有限公司 校准方法和校准系统
US10523228B1 (en) * 2018-12-18 2019-12-31 Ipgreat Incorporated Method of capacitive DAC calibration for SAR ADC
US10790843B2 (en) 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10778242B2 (en) * 2019-01-11 2020-09-15 Realtek Semiconductor Corporation Analog-to-digital converter device
US10763875B2 (en) 2019-01-11 2020-09-01 Realtek Semiconductor Corporation Switched capacitor circuit and analog-to-digital converter device
TWI717958B (zh) * 2019-12-31 2021-02-01 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法
TWI819392B (zh) * 2021-10-13 2023-10-21 瑞昱半導體股份有限公司 逐漸逼近暫存器式類比數位轉換器與訊號轉換方法
CN116505946B (zh) * 2023-06-21 2023-10-13 江苏润石科技有限公司 Sar adc的模拟域校准方法、装置及sar adc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970514A (en) * 1987-12-14 1990-11-13 Siemens Aktiengesellschaft Calibration method for redundant A/D and D/A converters with a weighted network
WO2006098533A1 (en) * 2005-03-17 2006-09-21 Sdsystem Co., Ltd Analog-to-digital conversion measuring apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3850879D1 (de) * 1988-09-30 1994-09-01 Siemens Ag Selbstkalibrierender A/D- und D/A-Wandler.
TWI260126B (en) * 2005-11-10 2006-08-11 Prolific Technology Inc Self-calibration circuit for capacitance mismatch

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970514A (en) * 1987-12-14 1990-11-13 Siemens Aktiengesellschaft Calibration method for redundant A/D and D/A converters with a weighted network
WO2006098533A1 (en) * 2005-03-17 2006-09-21 Sdsystem Co., Ltd Analog-to-digital conversion measuring apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106301368A (zh) * 2015-06-26 2017-01-04 飞思卡尔半导体公司 用于测试模/数转换器的方法及其系统
CN107491136A (zh) * 2017-07-06 2017-12-19 复旦大学 一种用于数字校准的差值型电容调节器
CN107491136B (zh) * 2017-07-06 2019-10-15 复旦大学 一种用于数字校准的差值型电容调节器
US10367517B2 (en) 2017-09-28 2019-07-30 Realtek Semiconductor Corporation Analog to digital conversion apparatus and analog to digital converter calibration method of the same
CN113765518A (zh) * 2020-06-03 2021-12-07 杭州深谙微电子科技有限公司 一种模数转换器及其校准方法
CN111812445A (zh) * 2020-09-14 2020-10-23 杭州炬华科技股份有限公司 智能电容器误差校正方法、装置、计算机设备和存储介质
CN111812445B (zh) * 2020-09-14 2020-12-08 杭州炬华科技股份有限公司 智能电容器误差校正方法、装置、计算机设备和存储介质

Also Published As

Publication number Publication date
TW201119243A (en) 2011-06-01
US20110122006A1 (en) 2011-05-26
US8111178B2 (en) 2012-02-07

Similar Documents

Publication Publication Date Title
CN102082572A (zh) 电容器阵列的校正方法和电容器阵列的校正装置
US6720903B2 (en) Method of operating SAR-type ADC and an ADC using the method
CN100499376C (zh) 可于两相异模式下操作的模拟至数字转换器
US5621409A (en) Analog-to-digital conversion with multiple charge balance conversions
US9362938B2 (en) Error measurement and calibration of analog to digital converters
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US4336526A (en) Successive approximation analog-to-digital converter using non-binary series
US9300312B2 (en) Analog-digital converter
CN101322313A (zh) 包含校正数模转换器的数字校正连续逼近例程转换器
US8514114B2 (en) Measurement method and apparatus for ADC calibration
CN102171931A (zh) 数据转换电路及其方法
CN102970038B (zh) 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN104052478A (zh) 由于输入信号相关引起的adc基准电压的背景校准
CN107994903B (zh) 模数转换电路及流水线模数转换器
CN110995265B (zh) 模数转换器失调误差自动校准方法及系统
EP3955466A1 (en) Analog-to-digital conversion circuit with improved linearity
CN108880545B (zh) 一种流水线模数转换器比较器失调前台校准电路及方法
CN110719104A (zh) 储存电容器模数转换器中的共模抑制
CN114553225A (zh) 用于数模转换芯片的测试装置
US9171188B2 (en) Charge measurement
CN111342843B (zh) 电压信号生成
US6549149B2 (en) Method and device for detecting signals
CN110071720B (zh) 自校准的全电容逐次逼近数模转换电路
CN110166050B (zh) 数字背景式校正电路
WO2021120037A1 (zh) 一种逐次逼近模数转换器及失配电压检测的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110601