CN106301368A - 用于测试模/数转换器的方法及其系统 - Google Patents

用于测试模/数转换器的方法及其系统 Download PDF

Info

Publication number
CN106301368A
CN106301368A CN201610471293.0A CN201610471293A CN106301368A CN 106301368 A CN106301368 A CN 106301368A CN 201610471293 A CN201610471293 A CN 201610471293A CN 106301368 A CN106301368 A CN 106301368A
Authority
CN
China
Prior art keywords
test
adc
voltage
voltage range
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201610471293.0A
Other languages
English (en)
Inventor
陈涛
金贤坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN106301368A publication Critical patent/CN106301368A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种具有模/数转换器(ADC)的数据处理系统以及一种用于测试该ADC的方法。该数据处理系统还包括数/模转换器(DAC)和测试逻辑。该DAC具有第一电压范围、用于接收测试代码的输入端和输出端。该ADC具有比该第一电压范围更大的第二电压范围、耦合至该DAC的输出端的输入端，以及用于提供遍及该第二电压范围的一系列输出代码的输出端。该测试逻辑被耦合至该ADC并用于使用该DAC控制该ADC的测试。多个系列测试代码被提供给该DAC以用于测试从该ADC输出的第二电压范围的部分电压范围。开始的系列测试代码用于测试该第二电压范围的开始部分电压范围，并且后续的系列测试代码用于测试该第二电压范围的后续部分电压范围。该第二电压范围的后续部分电压范围被测试，直到达到该ADC的第二电压范围的最大电压。

Description

用于测试模/数转换器的方法及其系统
技术领域
本公开大体上涉及测试方法和系统，并且更具体来说，涉及用于测试模/数转换器的方法和系统。
背景技术
现今的许多片上系统(SoC)器件包括转换器例如模/数转换器(ADC)。ADC通常采样接收到的模拟电压并将所采样的电压转换为数字值。ADC的分辨率或精度通常取决于SOC的应用。例如，如果ADC用于在用户温度感测应用中确定温度，则典型的分辨率可为8位。更高分辨率的ADC需要更高的精度并且通常对环境条件例如电路噪声、温度、工作电压等更敏感。
传统上，ADC通过提供表示转换结果值中的每个转换结果值的测试输入电压来测试。为考虑噪声并精确地计算误差，该测试输入电压在多个步骤中在每个转换结果值的范围内改变。因为这种测试技术是费时的，这导致延长的测试时间并需要昂贵的测试设备，因此，期望在系统或应用内执行ADC测试以例如帮助系统除错工作。
发明内容
总体而言，提供一种测试具有多个二进制加权电容器的模/数转换器(ADC)的方法，包括：将数/模转换器(DAC)的输出端耦合至多个二进制加权电容器，该DAC具有比该ADC的电压范围更小的电压范围；向该DAC提供一系列测试代码，该系列测试代码用于测试该ADC的电压范围的一部分电压范围；在该ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压；在ADC转换阶段期间，从该测试电压确定输出代码；将与待测试的该ADC的下一部分电压范围对应的多个二进制加权电容器的一或多个电容器选择性耦合至参考电压；并且，迭代执行提供、输出、确定和选择性耦合的步骤直到完成该ADC的电压范围测试。提供一系列测试代码可另外包括在第一迭代期间提供一系列测试代码，该系列测试代码表示具有斜坡的线性信号，该斜坡被确定成测试该ADC的电压范围的约一半电压范围。提供一系列测试代码可另外包括在第二迭代期间提供一系列测试代码，该系列测试代码表示具有斜坡的线性信号，该斜坡被确定成测试该ADC的电压范围的另外四分之一电压范围。在该ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压可另外包括从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压，该多个二进制加权电容器不包括与待测试的该ADC的下一部分电压范围的开始测试代码对应的该多个二进制加权电容器的一或多个电容器。该ADC可被表征为逐次逼近寄存器(SAR)ADC。向该DAC提供一系列测试代码，该系列测试代码用于测试该ADC的电压范围的一部分电压范围可另外包括提供用于测试该ADC的电压范围的一部分电压范围的一系列测试代码，该部分电压范围的大小通过该多个二进制加权电容器的一或多个电容器的所选的耦合来确定。从该DAC输出对应于该测试代码的测试电压可另外包括输出基本上以线性方式增大的电压。在达到ADC输入范围的最大电压时，可完成该ADC的电压范围的测试。在ADC转换阶段期间，从该测试电压确定输出代码可另外包括将来自该多个二进制加权电容器的电压与参考电压比较。
在另一实施例中，提供测试具有多个二进制加权电容器的逐次逼近寄存器模/数转换器(SARADC)的方法，包含：将数/模转换器(DAC)的输出端耦合至该多个二进制加权电容器，该DAC具有比该SAR ADC的电压范围更小的电压范围；向该DAC提供一系列测试代码，该系列测试代码表示随时间推移而基本上线性改变电压，该系列测试代码用于测试该SARADC的电压范围的一部分电压范围；在该SAR ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压；在SAR ADC转换阶段期间，从该测试电压确定输出代码；将与待测试的该SAR ADC的下一部分电压范围对应的该多个二进制加权电容器的一或多个电容器选择性耦合至参考电压；并且，迭代执行提供、输出、确定和选择性耦合的步骤，直到完成该SAR ADC的电压范围的测试。该DAC的电压范围可被另外表征为输出电压范围，并且该ADC的电压范围可被另外表征为输入电压范围。在该SAR ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压可另外包括从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压，其中，该多个二进制加权电容器不包括与待测试的该SAR ADC的下一部分电压范围的开始测试代码对应的该多个二进制加权电容器的一或多个电容器。在SAR ADC转换阶段期间，从该测试电压确定输出代码可另外包括将来自该多个二进制加权电容器的电压与参考电压比较。向该DAC提供一系列测试代码，该系列测试代码表示随时间推移改变而基本上线性改变电压可进一步包括：随时间推移而基本上线性增大电压。在达到SAR ADC输出电压的最大电压时，可完成该SAR ADC的电压范围的测试。提供一系列测试代码可另外包括在第一迭代期间提供一系列测试代码，该系列测试代码可具有被确定成测试该SAR ADC的电压范围的约一半电压范围的斜坡，并且在第二迭代期间，该系列测试代码可具有被确定成测试该SAR ADC的电压范围的另外四分之一电压范围的斜坡。
在又一实施例中，提供数据处理系统，包括：具有第一电压范围的数/模转换器(DAC)，该DAC具有用于接收测试代码的输入端，以及输出端；模/数转换器(ADC)，其具有比第一电压范围更大的第二电压范围，该ADC具有耦合至该DAC的输出端的输入端，以及用于提供表示该第二电压范围的多个输出代码的输出端；以及耦合至该ADC的测试逻辑，该测试逻辑用于使用该DAC控制该ADC的测试，该DAC用于测试该ADC的第二电压范围的部分电压范围，其中，提供给该DAC的一系列测试代码的开始部分测试代码用于测试该第二电压范围的开始部分电压范围，并且该系列测试代码的后续部分测试代码用于测试该第二电压范围的后续部分电压范围，并且其中，该第二电压范围的后续部分电压范围被测试直到完成该ADC的全部第二电压范围的测试。该ADC可被表征为逐次逼近寄存器ADC。该系列测试代码可表示具有斜坡的斜变信号，该斜坡通过在该系列测试代码的测试代码之间的步长来确定。该数据处理系统可在单个集成电路上实现。
附图说明
本发明借助于例子示出并且不受附图限制，在附图中类似标记指示类似元件。为简单和清楚起见示出图中的元件，并且这些元件未必按比例绘制。
图1为示出根据本公开的实施例的数据处理系统的简化框图。
图2为示出根据本公开的实施例的示例性逐次逼近寄存器(SAR)ADC的简化示意图。
图3为示出根据本公开的实施例的使用DAC测试ADC的示例性方法的简化流程图。
具体实施方式
本公开包括适于使用数/模转换器(DAC)测试模/数转换器(ADC)的方法和系统，该DAC具有比该ADC输入电压范围更小的输出电压范围。例如，该ADC可具有3伏输入电压范围并且该DAC可具有1.5伏输出电压范围。因为该DAC具有比该ADC的输入电压范围更小的输出电压范围，所以该ADC电压范围的一部分可通过将在该ADC的电容器阵列中的电容器选择性耦合至参考电压VREF来测试。在该ADC操作的采样阶段期间，选择性耦合至VREF的电容器允许偏移电压被添加到该DAC输出电压。
图1为示出根据本公开的实施例的数据处理系统100的简化框图。在一些实施例中，数据处理系统100可实施为单个集成电路。在一些实施例中，数据处理系统100可实施为多个集成电路，或可实施为集成电路和分立组件的组合。替代实施例可以任何方式实现系统100。
在图1所示的实施例中，数据处理系统100包括中央处理单元(CPU)102、存储器104、其它模块106、数/模转换器(DAC)108和模/数转换器(ADC)110，其全部借助于系统总线112彼此双向耦合。DAC 108和ADC 110也经由总线114彼此耦合。在一些实施例中，系统100可包括比图1所示的那些电路系统块更少、更多或不同的电路系统块。
图2为示出根据本公开的实施例的示例性逐次逼近寄存器(SAR)ADC 200的简化示意图。SAR ADC 200描绘在图1中的ADC 110的代表性电路系统，并且包括电容器阵列202、比较器204、SAR控制单元206、测试逻辑208、多路复用器210和开关212-228。
电容器阵列202包括多个二进制加权电容器C1-CN，其中，n为该ADC的分辨率的位数。例如，电容器阵列202可包括用于12位分辨率ADC的二进制加权电容器C1-C12。在一些实施例中，该电容器阵列可为两级加权电容器阵列、C-2C阶梯电容器阵列或足以用于SAR ADC的任何合适形式的电容器阵列。
在此实施例中，C1被表征为最低有效位(LSB)电容器以及CN被表征为最高有效位(MSB)电容器。虚设电容器(未示出)被包括于该电容器阵列中并具有与该LSB电容器相等的值。每个电容器C1-CN具有第一端子和第二端子，由此，电容器C1-CN被耦合在开关212-228和比较器204的第一输入端之间。开关212、218和224将电容器阵列202的每个电容器C1-CN的第一端子选择性耦合至在多路复用器210的输出端提供的电压VIN。开关214、220和226将电容器阵列202的每个电容器C1-CN的第一端子选择性耦合至第一电压参考节点VREFH。开关216、222和228将电容器阵列202的每个电容器C1-CN的第一端子选择性耦合至第二电压参考节点VREFL。每个电容器C1-CN的第二端子被耦合至比较器204的第一输入端(节点VP)。
比较器204包括第一输入端、第二输入端和输出端，该第一输入端经耦合以接收在耦合至电容器C1-CN的第二端子的节点VP的电压VP，该第二输入端经耦合以接收在VBIAS电源端子的参考电压VBIAS，该输出端用于提供在第一输入端的电压比在第二输入端的电压高还是低的数字指示。在此实施例中，比较器204被表征为差动比较器并且比较电压VP和参考电压VBIAS。例如，在VP低于VBIAS时，比较器204的输出端可以在逻辑低电平，以及在VP高于VBIAS时，比较器204的输出端可以在逻辑高电平。
SAR控制单元206经耦合以从比较器204接收VP在比VBIAS电压更高的电压还是更低的电压的数字指示。SAR控制单元206基于来自比较器204的指示依次确定位值并将结果存储在寄存器、存储器等中。例如，在8位分辨率ADC中，第一位值可在第一时钟循环中确定并存储，以及第二位值可在第二时钟循环中确定并存储，等等，直到全部8个位值已被确定并存储。SAR控制单元206经由总线230耦合以提供用于控制开关212-228的信号并经由总线232耦合以测试逻辑块208，由此可以基于所存储的结果来确定合格或不合格。
SAR ADC 200的测试逻辑块208经由总线114与图1中的DAC 108通信。例如，测试逻辑块208可向DAC 108提供一系列测试代码，并且DAC 108继而输出用于测试ADC 200的电压范围的一部分电压范围的电压。测试逻辑块208可用于从ADC转换中确定对应于发送至DAC108的测试代码的合格/不合格结果。
在测试模式期间，多路复用器210将图1中的DAC 108的输出端耦合至电容器阵列202。多路复用器210包括第一输入端IN、第二输入端和输出端，该第一输入端IN用于在SARADC 200的正常运行期间接收模拟电压，该第二输入端用于在测试模式期间从DAC 108接收模拟电压，该输出端用于经由开关212、218和224向电容器阵列202提供输入电压VIN。多路复用器210接收选择将第一输入端或第二输入端中的一个耦合至该输出端的控制信号(未示出)。
在ADC 110的采样阶段期间，经由开关212、218和224对电容器阵列202中的二进制加权电容器C1-CN采样在节点VIN的电压。在对电容器阵列202中的二进制加权电容器C1-CN采样在节点VIN的电压之后，开关212、218和224在挂起阶段中被断开。在转换阶段中，在每个二进制加权电容器上的电荷被依次重新分配并在比较器204与参考电压VBIAS进行比较，从而将采样电压转换为数字值。
图3为示出根据本公开的实施例的使用DAC测试ADC的示例性方法的简化流程图。在此实施例中，DAC 108具有比ADC 110的电压范围更小的电压范围，并在测试模式期间，经由总线114耦合以向ADC 110的输入端提供电压范围。DAC 108接收输入代码，例如测试代码、命令等，并继而输出对应的模拟电压。在测试模式期间，DAC 108输出端电压被提供给ADC 110。ADC 110采样所提供的电压并通过转换过程生成数字输出代码。ADC 110可在存储器、寄存器等中存储该输出代码，并可向功能块例如测试逻辑单元208提供该输出代码。
在步骤302，启用ADC测试模式。在一些实施例中，变量可设定或重置为初始值以用于测试过程。例如，使用DAC测试ADC的过程可以包括变量的初始设置，例如迭代数I设定成I＝1，DAC分辨率设定成12位，DAC步长设定成1，ADC分辨率设定成12位，ADC最大输出代码D设定成1，等等。
在步骤304，DAC输出端被耦合至该ADC的电容器阵列。在此实施例中，电容器阵列202包括多个二进制加权电容器C1-CN，其中，N为ADC 110的分辨率的位数。在一些实施例中，电容器阵列202可为两级加权电容器阵列、C-2C阶梯电容器阵列或足以用于SAR ADC的任何合适形式的电容器阵列。在此实施例中，在ADC测试模式期间，DAC 108经由总线114耦合以向ADC 110的输入端提供电压。开关212、218和224将电容器阵列202的每个电容器C1-CN的第一端子选择性耦合至ADC 110的输入端。一系列测试代码被提供给DAC 108。DAC 108继而输出对应于每个测试代码的测试电压。
在此实施例中，DAC 108输出电压依次逐渐上升或增大以测试ADC 110。例如，通过使用M位DAC 108，输入测试代码可从0依次增加到2^M-1。在此例子中，可考虑具有1.5伏范围的12位DAC 108。在第一测试代码0000(十进制)被提供给DAC 108时，可从DAC 108输出0伏(0000*(1.5伏/2^12代码))的对应电压。在第二测试代码0001(十进制)被提供给DAC 108时，可输出0.366毫伏(0001*(1.5伏/2^12代码))的对应电压。在第三测试代码0002(十进制)被提供给DAC 108时，可输出0.732毫伏(0002*(1.5伏/2^12代码))的对应电压，等等，直到最后测试代码4095(十进制)被提供给DAC 108，由此可输出1.50伏(4095*(1.5伏/2^12代码))的对应电压。在一些实施例中，DAC 108输出电压可依次减小以测试ADC 110。在一些实施例中，DAC 108输出电压范围的部分可用于测试ADC 110。
在步骤306，在ADC 110的电容器阵列中的一或多个电容器被选择性耦合至参考电压(VREF)电源。在一些实施例中，参考电压VREF可以包括在图2中示出的VREFH或VREFL。因为DAC 108具有比ADC 110的电压范围更小的电压范围，所以ADC 110电压范围的一部分电压范围可通过将电容器阵列202中的电容器选择性耦合至参考电压VREF来测试。例如，在具有1.5伏范围的M位DAC用于测试具有3.0伏范围的N位ADC时，在输出基本上以线性方式增大的电压的第一迭代中，DAC输入代码可从0依次增加到2^M-1。在此例子中，可测试ADC 110电压范围的约一半部分电压范围。该系列DAC输入代码可表示具有斜坡的线性信号，该斜坡被确定成测试该ADC的电压范围的约一半电压范围。为了测试ADC 110电压范围的一或多个随后部分电压范围，电容器在后续迭代中被选择性耦合至VREF，使得偏移电压被添加至DAC108输出电压。例如，所测试的一半部分电压范围的最后的DAC 108电压可对应于最后转换的ADC 110输出代码D＝2048。为了测试ADC 110电压范围的下一个四分之一部分电压范围，电容器C1(LSB)和CN(MSB)可在第二迭代中耦合至VREF，从而致使DAC 108输出对应于ADC110输出代码2049-3072的电压。为了测试ADC 110电压范围的下一个八分之一部分电压范围，电容器C1(LSB)、CN-1和CN(MSB)可在第三迭代中耦合至VREF，从而致使DAC 108输出对应于ADC 110输出代码3073-3584的电压，等等。
在步骤308，在ADC 110的采样阶段期间，向不包括耦合至VREF电源的电容器的电容器阵列202的多个二进制加权电容器提供DAC 108输出电压。DAC 108输出端测试电压对应于提供给DAC 108的测试代码。返回参看图2，在测试模式中，多路复用器被配置成允许来自DAC 108的输出电压被耦合至VIN，以及开关212、218和224将VIN选择性耦合至该电容器阵列的电容器。例如，在上面的ADC 110D+1输出代码例子中，因为C1和CN可被耦合至VREF，所以DAC 108输出电压可不提供给电容器C1和CN。
在步骤310，对采样电压执行ADC 110转换。例如，在ADC转换阶段期间，在每个二进制加权电容器上的电荷被依次重新分配并在比较器204与参考电压VBIAS进行比较，从而将采样电压转换为数字值或ADC输出代码。
在步骤312，确定ADC 110输出代码D是否已达到最大输出代码。如果ADC 110输出代码D已达到最大输出代码(是)，则该测试在步骤314完成。如果ADC 110输出代码D尚未达到最大输出代码(否)，则在步骤316确定是否已达到最大DAC 108输入值。在一些实施例中，例如，用于ADC 110输出代码的一部分输出代码的最大ADC 110输出代码可例如在测试ADC110电压范围的一部分电压范围时确定。在一些实施例中，例如，在使用具有斜坡电压(该斜坡电压被表征为递减斜坡电压)的DAC 108测试ADC 110时，最小ADC 110输出代码可在步骤312确定。
在步骤316，确定DAC 108输入代码是否已达到最大输入代码。DAC 108输出电压对应于提供给DAC 108的输入代码。在最大输入代码被提供给DAC 108时，DAC 108可输出对应的最大电压。例如，考虑具有1.5伏范围的12位DAC，该最大输入代码可为4095(十进制)并可对应于1.5伏的输出电压。如果DAC 108输入代码尚未达到最大输入代码(否)，则在步骤318，将DAC 108输入值递增步长。如果DAC 108输入代码已达到最大输入代码(是)，则在步骤320确定增量值I是否等于ADC分辨率位(I＝N)。在一些实施例中，例如用于可能的DAC输入代码的一部分的最大DAC输入代码可例如在测试ADC 110电压范围的一部分电压范围时确定。在一些实施例中，最小DAC 108输入代码可在步骤316确定，例如在使用具有斜坡电压(该斜坡电压被表征为递减斜坡电压)的DAC 108测试ADC 110时。
在步骤318，DAC 108输入代码递增步长。如果在步骤316，DAC 108输入代码尚未达到最大输入代码，则在步骤308，将DAC 108输入代码根据该步长递增并返回。例如，0010(十进制)的输入代码可提供给DAC 108，并在递增之后，根据2的步长，该输入代码可在0012(十进制)。
在步骤320，确定迭代数I是否等于ADC分辨率位数N。如果在步骤316，DAC 108输入代码已达到最大输入代码，则确定迭代数I是否已达到该ADC分辨率位数N。迭代通常是指以下过程：向该DAC提供一组输入代码，由此，提供对应输出电压以测试该ADC的电压范围的一部分电压范围。例如，第一迭代可对应于提供给该DAC的输入代码，该输入代码在最小代码开始并在最大代码结束。考虑具有1.5伏范围的12位DAC，该最小输入代码可为0000(十进制)并可对应于0伏的输出电压，以及该最大输入代码可为4095(十进制)并可对应于1.5伏的输出电压。在一些实施例中，该ADC的电压范围的部分电压范围的大小可通过多个二进制加权电容器的一或多个电容器的所选的耦合来确定。在一些实施例中，由一系列测试代码产生的斜变信号的斜坡可通过在该系列测试代码的DAC输入代码之间的步长来确定。
因为DAC 108具有比ADC 110的电压范围更小的电压范围，所以测试ADC 110的电压范围可能需要该DAC输入代码的一个以上迭代。第一迭代(I＝1)可允许该DAC用于测试ADC 110电压范围的第一部分电压范围。例如，第一迭代可包括提供给该DAC的一系列测试代码，该DAC继而输出从0伏到1.5伏的对应输出电压，该对应输出电压表示具有斜坡的线性信号，该斜坡经确定测试具有3.0伏输入电压范围的12位ADC的约一半部分输入电压范围。为了测试ADC 110电压范围的第二和后续部分电压范围，在第二和后续迭代中，电容器可被选择性耦合至VREF，使得偏移电压被添加至DAC 108输出电压。例如，第二迭代(I＝2)可包括提供给DAC 108的一系列测试代码，DAC 108继而输出从大约1.5伏到2.25伏的对应输出电压，并且该对应输出电压可表示具有斜坡的线性信号，该斜坡经确定测试具有3.0伏输入电压范围的12位ADC 110的约四分之一另外部分输入电压范围。第三迭代(I＝3)可包括提供给DAC 108的一系列测试代码，DAC 108继而输出从大约2.25伏到2.375伏的对应输出电压，并且该对应输出电压可表示具有斜坡的线性信号，该斜坡经确定测试ADC 110输入电压范围的约八分之一另外部分输入电压范围。第四迭代(I＝4)可包括测试ADC 110的约十六分之一另外部分输入电压范围的DAC 108输出电压，第五迭代(I＝5)可包括测试ADC 110的约三十二分之一另外部分输入电压范围的DAC 108输出电压，以此类推，直到第十二迭代(I＝N＝12)，超出第十二迭代，无另外的二进制加权电容器可以被选择性耦合至VREF。通过从在上述例子中的可能的4096ADC输出代码中测试4096，遍及迭代1到迭代12的DAC 108输出电压的累积范围可用于测试ADC 110的整个输入电压范围。
如果迭代数I不等于ADC分辨率位数N(否)，则在步骤322递增迭代数I并在步骤324继续。如果迭代数I等于ADC分辨率位数N(是)，则在步骤324根据2^(M-N+I)改变DAC步长。
在步骤322，递增DAC 108输入代码步长。如果在步骤316，DAC 108输入代码尚未达到最大输入代码，则在步骤308，递增DAC 108输入代码步长并返回。例如，DAC 108输入代码步长可初始为1，由此，每个输入代码可增加1。在该输入代码步长递增为2之后，每个输入代码可增加2，从而有效地跳过每隔一个输入代码。
在步骤324，DAC步长改变2^(M-N+I)。如果在步骤320，迭代数I等于ADC分辨率位数N或如果该迭代数在步骤322递增，则该DAC步长可根据2^(M-N+I)改变。例如，DAC 108步长可初始地在1，由此，每个输入代码可增加1。在步长递增至2之后，每个输入代码可增加2，从而有效地跳过每隔一个输入代码。在DAC 108步长根据2^(M-N+I)改变之后，接着在步骤306继续。
以下为本发明的各种实施例。
总体而言，提供一种测试具有多个二进制加权电容器的模/数转换器(ADC)的方法，包括：将数/模转换器(DAC)的输出端耦合至多个二进制加权电容器，该DAC具有比该ADC的电压范围更小的电压范围；向该DAC提供一系列测试代码，该系列测试代码用于测试该ADC的电压范围的一部分电压范围；在该ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压；在ADC转换阶段期间，从该测试电压确定输出代码；将与待测试的该ADC的下一部分电压范围对应的多个二进制加权电容器的一或多个电容器选择性耦合至参考电压；并且，迭代执行提供、输出、确定和选择性耦合的步骤直到完成该ADC的电压范围测试。提供一系列测试代码可另外包括在第一迭代期间提供一系列测试代码，该系列测试代码表示具有斜坡的线性信号，该斜坡被确定成测试该ADC的电压范围的约一半电压范围。提供一系列测试代码可另外包括在第二迭代期间提供一系列测试代码，该系列测试代码表示具有斜坡的线性信号，该斜坡被确定成测试该ADC的电压范围的另外四分之一电压范围。在该ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压可另外包括从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压，该多个二进制加权电容器不包括与待测试的该ADC的下一部分电压范围的开始测试代码对应的该多个二进制加权电容器的一或多个电容器。该ADC可被表征为逐次逼近寄存器(SAR)ADC。向该DAC提供一系列测试代码，该系列测试代码用于测试该ADC的电压范围的一部分电压范围可另外包括提供用于测试该ADC的电压范围的一部分电压范围的一系列测试代码，该部分电压范围的大小通过该多个二进制加权电容器的一或多个电容器的所选的耦合来确定。从该DAC输出对应于该测试代码的测试电压可另外包括输出基本上以线性方式增大的电压。在达到ADC输入范围的最大电压时，可完成该ADC的电压范围的测试。在ADC转换阶段期间，从该测试电压确定输出代码可另外包括将来自该多个二进制加权电容器的电压与参考电压比较。
在另一实施例中，提供测试具有多个二进制加权电容器的逐次逼近寄存器模/数转换器(SARADC)的方法，包含：将数/模转换器(DAC)的输出端耦合至该多个二进制加权电容器，该DAC具有比该SAR ADC的电压范围更小的电压范围；向该DAC提供一系列测试代码，该系列测试代码表示随时间推移而基本上线性改变电压，该系列测试代码用于测试该SARADC的电压范围的一部分电压范围；在该SAR ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压；在SAR ADC转换阶段期间，从该测试电压确定输出代码；将与待测试的该SAR ADC的下一部分电压范围对应的该多个二进制加权电容器的一或多个电容器选择性耦合至参考电压；并且，迭代执行提供、输出、确定和选择性耦合的步骤，直到完成该SAR ADC的电压范围的测试。该DAC的电压范围可被另外表征为输出电压范围，并且该ADC的电压范围可被另外表征为输入电压范围。在该SAR ADC的采样阶段期间，从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压可另外包括从该DAC向该多个二进制加权电容器输出对应于该测试代码的测试电压，其中，该多个二进制加权电容器不包括与待测试的该SAR ADC的下一部分电压范围的开始测试代码对应的该多个二进制加权电容器的一或多个电容器。在SAR ADC转换阶段期间，从该测试电压确定输出代码可另外包括将来自该多个二进制加权电容器的电压与参考电压比较。向该DAC提供一系列测试代码，该系列测试代码表示随时间推移基本上线性改变电压可进一步包括：随时间推移而基本上线性增大电压。在达到SAR ADC输出电压的最大电压时，可完成该SARADC的电压范围的测试。提供一系列测试代码可另外包括在第一迭代期间提供一系列测试代码，该系列测试代码可具有被确定成测试该SAR ADC的电压范围的约一半电压范围的斜坡，并且在第二迭代期间，该系列测试代码可具有被确定成测试该SAR ADC的电压范围的另外四分之一电压范围的斜坡。
在又一实施例中，提供数据处理系统，包括：具有第一电压范围的数/模转换器(DAC)，该DAC具有用于接收测试代码的输入端，以及输出端；模/数转换器(ADC)，其具有比第一电压范围更大的第二电压范围，该ADC具有耦合至该DAC的输出端的输入端，以及用于提供表示该第二电压范围的多个输出代码的输出端；以及耦合至该ADC的测试逻辑，该测试逻辑用于使用该DAC控制该ADC的测试，该DAC用于测试该ADC的第二电压范围的部分电压范围，其中，提供给该DAC的一系列测试代码的开始部分测试代码用于测试该第二电压范围的开始部分电压范围，并且该系列测试代码的后续部分测试代码用于测试该第二电压范围的后续部分电压范围，并且其中，该第二电压范围的后续部分电压范围被测试直到完成该ADC的全部第二电压范围的测试。该ADC可被表征为逐次逼近寄存器ADC。该系列测试代码可表示具有斜坡的斜变信号，该斜坡通过在该系列测试代码的测试代码之间的步长来确定。该数据处理系统可在单个集成电路上实现。
应了解，截至目前已提供适于使用数/模转换器(DAC)测试模/数转换器(ADC)的方法和系统，该DAC具有比该ADC输入电压范围更小的输出电压范围。因为该DAC具有比该ADC的输入电压范围更小的输出电压范围，所以该ADC电压范围的一部分电压范围可通过将在该电容器阵列中的电容器选择性耦合至参考电压VREF来测试。在该ADC操作的采样阶段期间，选择性耦合至VREF的电容器允许偏移电压被添加到该DAC输出电压。
如本文所使用，术语“总线”用于指代多个信号或导体，该多个信号或导体可以用来传送一或多个各种类型的信息，例如数据、地址、控制或状态。如本文中所论述的导体可参考单个导体、多个导体、单向导体或双向导体来示出或描述。然而，不同实施例可改变该导体的实施方案。例如，可以使用单独的单向导体而不是双向导体，且反之亦然。并且，可以用以连续方式或以时分复用方式传送多个信号的单个导体来代替多个导体。同样，携载多个信号的单个导体可以被分成携载这些信号的子集的各种不同导体。因此，存在用于传送信号的许多选项。
本文中在参考使信号、状态位或类似装置呈现为其逻辑真或逻辑假状态时分别使用术语“确证”或“设置”和“求反”(或“撤销确证”或“清除”)。如果逻辑真状态为逻辑电平1，则逻辑假状态为逻辑电平0。并且如果逻辑真状态为逻辑电平0，则逻辑假状态为逻辑电平1。
本文中所描述的每个信号可以设计为正或负逻辑，其中，负逻辑可以用信号名称上的横线或名称后的星号(*)表示。在负逻辑信号的情况下，信号为低电平有效，其中，逻辑真状态对应于逻辑电平0。在正逻辑信号的情况下，信号为高电平有效，其中，逻辑真状态对应于逻辑电平1。应注意，本文中所描述的任何信号均可以设计为负逻辑信号或正逻辑信号。因此，在替代实施例中，描述为正逻辑信号的那些信号可以实施为负逻辑信号，并且描述为负逻辑信号的那些信号可以实施为正逻辑信号。
由于实施本发明的装置大部分由本领域的技术人员已知的电子组件和电路组成，因此为了理解和了解本发明的基本概念并且为了不混淆或偏离本发明的教示，将不会以比以上图示认为必要的任何更大程度阐述电路细节。
尽管已经关于特定导电类型或电位的极性描述了本发明，但本领域的技术人员应了解到，可颠倒导电类型和电位的极性。
此外，在说明书和权利要求书中的术语“正面”、“背面”、“顶部”、“底部”、“在……上”、“在……下”等等(如果存在的话)用于描述性目的且未必用于描述永久性相对位置。应理解，如此使用的术语在适当情况下可互换，使得本文中所描述的本发明的实施例(例如)能够相比本文中所说明或以其它方式描述的那些朝向以其它朝向进行操作。
根据需要，上述实施例中的一些实施例可使用各种不同的数据处理系统来实现。例如，虽然图1及其论述描述示例性数据处理系统，但是此示例性系统仅在论述本发明的各种方面中提供有用的参考来提出。当然，出于论述的目的，该系统的描述已被简化，并且该系统只是可根据本发明来使用的适当系统的许多不同类型中的一种系统。本领域的技术人员应认识到，逻辑块之间的边界仅为例示性的，且替代实施例可合并逻辑块或电路元件，或对各种逻辑块或电路元件强加功能的替代分解。
因此，应理解，在本文中描绘的系统仅为示例性的，并且实际上，可以实施实现相同功能的许多其它系统。从抽象角度但仍具有明确意义来说，实现相同功能的任何组件布置有效地“相关联”，使得所希望的功能得以实现。因此，本文中经组合以实现特定功能的任何两个组件都可以被视为彼此“相关联”，使得所希望的功能得以实现，而不管架构或中间组件如何。同样，如此相关联的任何两个组件还可以被视为“可操作地连接”或“可操作地耦合”到彼此以实现所希望的功能。
多个操作的功能可以组合成单个操作，和/或单个操作的功能可分布在另外的操作中。此外，替代实施例可包括特定操作的多个例子，并且操作的次序可以在各种其它实施例中改变。
虽然本文中参考具体实施例描述了本发明，但是在不脱离如所附权利要求书所阐述的本发明的范围的情况下可以进行各种修改和改变。因此，说明书和附图应视为例示性而不是限制性意义，并且预期所有此类修改都包括在本发明的范围内。并不希望将本文中相对于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或要素。
如本文中所使用，不希望将术语“耦合”限制于直接耦合或机械耦合。
此外，如本文中所用，术语“一”被定义为一个或一个以上。并且，权利要求书中例如“至少一个”和“一或多个”等介绍性短语的使用不应解释为暗示由不定冠词“一”引入的另一权利要求要素将包括此引入的权利要求要素的任何特定权利要求限制为仅包含一个此要素的发明，甚至是在同一权利要求包含介绍性短语“一或多个”或“至少一个”和例如“一”等不定冠词时。对于定冠词的使用也是如此。
除非以其它方式陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的要素。因此，这些术语不一定意欲指示此类要素的时间或其它优先级。

Claims (20)

1.一种测试具有多个二进制加权电容器的模/数转换器(ADC)的方法，其特征在于，所述方法包括：
将数/模转换器(DAC)的输出端耦合至所述多个二进制加权电容器，所述DAC具有比所述ADC的电压范围更小的电压范围；
向所述DAC提供一系列测试代码，所述系列测试代码用于测试所述ADC的所述电压范围的一部分电压范围；
在所述ADC的采样阶段期间，从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的测试电压；
在ADC转换阶段期间，从所述测试电压确定输出代码；
将与待测试的所述ADC的下一部分电压范围对应的所述多个二进制加权电容器的一或多个电容器选择性地耦合至参考电压；并且
迭代执行提供、输出、确定和选择性耦合的步骤，直到完成所述ADC的所述电压范围的测试。
2.根据权利要求1所述的方法，其特征在于，提供一系列测试代码进一步包括：在第一迭代期间提供一系列测试代码，所述系列测试代码表示具有斜坡的线性信号，所述斜坡被确定成测试所述ADC的电压范围的约一半电压范围。
3.根据权利要求2所述的方法，其特征在于，提供一系列测试代码进一步包括：在第二迭代期间提供一系列测试代码，所述系列测试代码表示具有斜坡的线性信号，所述斜坡被确定成测试所述ADC的所述电压范围的另外四分之一电压范围。
4.根据权利要求1所述的方法，其特征在于，在所述ADC的采样阶段期间，从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的测试电压进一步包括：从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的所述测试电压，所述多个二进制加权电容器不包括与待测试的所述ADC的下一部分电压范围的开始测试代码对应的所述多个二进制加权电容器的一或多个电容器。
5.根据权利要求1所述的方法，其特征在于，所述ADC被表征为逐次逼近寄存器(SAR)ADC。
6.根据权利要求1所述的方法，其特征在于，向所述DAC提供一系列测试代码，所述系列测试代码用于测试所述ADC的所述电压范围的一部分电压范围进一步包括：提供用于测试所述ADC的所述电压范围的一部分电压范围的一系列测试代码，所述电压范围部分的大小通过所述多个二进制加权电容器的一或多个电容器的所选的耦合来确定。
7.根据权利要求1所述的方法，其特征在于，从所述DAC输出对应于所述测试代码的测试电压进一步包括：输出基本上以线性方式增大的电压。
8.根据权利要求1所述的方法，其特征在于，在达到ADC输入范围的最大电压时，完成所述ADC的所述电压范围的测试。
9.根据权利要求1所述的方法，其特征在于，在ADC转换阶段期间，从所述测试电压确定输出代码进一步包括：将来自所述多个二进制加权电容器的电压与参考电压比较。
10.一种测试具有多个二进制加权电容器的逐次逼近寄存器模/数转换器(SAR ADC)的方法，其特征在于，所述方法包括：
将数/模转换器(DAC)的输出端耦合至所述多个二进制加权电容器，所述DAC具有比所述SAR ADC的电压范围更小的电压范围；
向所述DAC提供一系列测试代码，所述系列测试代码表示随时间推移而基本上线性改变电压，所述系列测试代码用于测试所述SARADC的所述电压范围的一部分电压范围；
在所述SAR ADC的采样阶段期间，从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的测试电压；
在SAR ADC转换阶段期间，从所述测试电压确定输出代码；
将与待测试的所述SAR ADC的下一部分电压范围对应的所述多个二进制加权电容器的一或多个电容器选择性耦合至参考电压；并且
迭代执行提供、输出、确定和选择性耦合的步骤，直到完成所述SARADC的所述电压范围的测试。
11.根据权利要求10所述的方法，其特征在于，所述DAC的所述电压范围被进一步表征为输出电压范围，并且所述ADC的所述电压范围被进一步表征为输入电压范围。
12.根据权利要求10所述的方法，其特征在于，在所述SAR ADC的采样阶段期间，从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的测试电压进一步包括：从所述DAC向所述多个二进制加权电容器输出对应于所述测试代码的所述测试电压，所述多个二进制加权电容器不包括与待测试的所述SAR ADC的所述下一部分电压范围的开始测试代码对应的所述多个二进制加权电容器的所述一或多个电容器。
13.根据权利要求10所述的方法，其特征在于，在SAR ADC转换阶段期间，从所述测试电压确定输出代码进一步包括：将来自所述多个二进制加权电容器的电压与参考电压比较。
14.根据权利要求10所述的方法，其特征在于，向所述DAC提供一系列测试代码，所述系列测试代码表示随时间推移而基本上线性改变电压进一步包括：随时间推移而基本上线性增大电压。
15.根据权利要求10所述的方法，其特征在于，在达到SAR ADC输出电压的最大电压时，完成所述SARADC的所述电压范围的测试。
16.根据权利要求10所述的方法，其特征在于，提供一系列测试代码进一步包括：在第一迭代期间提供一系列测试代码，其中，所述系列测试代码具有被确定成测试所述SAR ADC的所述电压范围的约一半电压范围的斜坡，并且其中在第二迭代期间，所述系列测试代码具有被确定成测试所述SAR ADC的所述电压范围的另外四分之一电压范围的斜坡。
17.一种数据处理系统，其特征在于，包括：
具有第一电压范围的数/模转换器(DAC)，所述DAC具有用于接收测试代码的输入端和输出端；
具有比所述第一电压范围更大的第二电压范围的模/数转换器(ADC)，所述ADC具有耦合至所述DAC的所述输出端的输入端和用于提供表示所述第二电压范围的多个输出代码的输出端；以及
耦合至所述ADC的测试逻辑，所述测试逻辑用于使用所述DAC控制所述ADC的测试，以便测试所述ADC的所述第二电压范围的部分电压范围，其中，提供给所述DAC的一系列测试代码的开始部分测试代码用于测试所述第二电压范围的开始部分电压范围，并且所述系列测试代码的后续部分测试代码用于测试所述第二电压范围的后续部分电压范围，并且其中，测试所述第二电压范围的所述后续部分电压范围，直到完成所述ADC的全部所述第二电压范围的测试。
18.根据权利要求17所述的数据处理系统，其特征在于，所述ADC被表征为逐次逼近寄存器ADC。
19.根据权利要求17所述的数据处理系统，其特征在于，所述系列测试代码表示具有斜坡的斜变信号，所述斜坡通过在所述系列测试代码的测试代码之间的步长来确定。
20.根据权利要求17所述的数据处理系统，其特征在于，所述数据处理系统在单个集成电路上实现。
CN201610471293.0A 2015-06-26 2016-06-24 用于测试模/数转换器的方法及其系统 Withdrawn CN106301368A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/751,804 US9473164B1 (en) 2015-06-26 2015-06-26 Method for testing analog-to-digital converter and system therefor
US14/751,804 2015-06-26

Publications (1)

Publication Number Publication Date
CN106301368A true CN106301368A (zh) 2017-01-04

Family

ID=56148285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610471293.0A Withdrawn CN106301368A (zh) 2015-06-26 2016-06-24 用于测试模/数转换器的方法及其系统

Country Status (3)

Country Link
US (1) US9473164B1 (zh)
EP (1) EP3113366A1 (zh)
CN (1) CN106301368A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI584599B (zh) * 2015-11-11 2017-05-21 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器之測試方法及測試電路
TWI669640B (zh) * 2016-11-03 2019-08-21 禾瑞亞科技股份有限公司 觸控面板、觸控螢幕與電子系統
US10122376B2 (en) * 2016-11-04 2018-11-06 Analog Devices Global Reference precharge techniques for analog-to-digital converters
US11489535B1 (en) 2021-05-11 2022-11-01 Nxp B.V. Analog-to-digital converter (ADC) testing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
CN101305518A (zh) * 2005-11-14 2008-11-12 模拟装置公司 模数转换器
CN102082572A (zh) * 2009-11-26 2011-06-01 联发科技股份有限公司 电容器阵列的校正方法和电容器阵列的校正装置
US20130021181A1 (en) * 2011-07-22 2013-01-24 Texas Instuments Incorporated Non-binary successive approximation analog to digital converter
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4599604A (en) * 1984-08-27 1986-07-08 Motorola, Inc. A/D Self-testing circuit
ATE112655T1 (de) * 1987-12-14 1994-10-15 Siemens Ag Kalibrierungsverfahren für redundante a/d-und d/a-umsetzer mit gewichtetem netzwerk.
US6720903B2 (en) 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
US6731232B1 (en) * 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC
US7271758B2 (en) 2005-06-29 2007-09-18 Silicon Laboratories Inc. Gain adjust for SAR ADC
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
US7466259B2 (en) * 2006-10-27 2008-12-16 Texas Instruments Incorporated Methods and apparatus to measure a voltage on an integrated circuit
US8035622B2 (en) 2008-03-27 2011-10-11 Apple Inc. SAR ADC with dynamic input scaling and offset adjustment
US7868796B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Self-calibrating data conversion circuitry and method therefor
US8547270B1 (en) * 2011-09-16 2013-10-01 Maxim Integrated Products, Inc. Systems for sub digital-to-analog converter gain trim in successive-approximation-register analog-to-digital converters
US8581760B2 (en) * 2011-10-03 2013-11-12 Blackberry Limited Digital to analog converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
CN101305518A (zh) * 2005-11-14 2008-11-12 模拟装置公司 模数转换器
CN102082572A (zh) * 2009-11-26 2011-06-01 联发科技股份有限公司 电容器阵列的校正方法和电容器阵列的校正装置
US20130021181A1 (en) * 2011-07-22 2013-01-24 Texas Instuments Incorporated Non-binary successive approximation analog to digital converter
CN103036564A (zh) * 2011-10-07 2013-04-10 Nxp股份有限公司 用于具有电荷再分配数模转换器的逐次逼近模数转换器的输入不相关自校准方法和装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XUAN-LUN HUANG等: "A Self-Testing and Calibration Method for Embedded Successive Approximation Register ADC", 《16TH ASIA AND SOUTH PACIFIC DESIGN AUTOMATION CONFERENCE (ASP-DAC 2011)》 *

Also Published As

Publication number Publication date
US9473164B1 (en) 2016-10-18
EP3113366A1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
US9484945B1 (en) Asynchronous successive-approximation-register analog-to-digital converter (SAR ADC) in synchronized system
CN106301368A (zh) 用于测试模/数转换器的方法及其系统
EP0447117B1 (en) Built-in self test for analog to digital converters
US7812757B1 (en) Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
CN105281773B (zh) 用于多信道取样sar adc的系统及方法
US8633844B2 (en) Performing digital windowing in an analog-to-digital converter (ADC)
WO2010039330A1 (en) Data conversion circuitry and method therefor
CN106257837B (zh) 用于测试差分模/数转换器的方法及其对应系统
CN108990427A (zh) 模数转换电路和方法
US9685972B1 (en) Asynchronous successive approximation register analog-to-digital converter circuit and method for configuring the same
CN103095300A (zh) 逐次逼近模拟至数字转换器及转换方法
US6229465B1 (en) Built in self test method and structure for analog to digital converter
US10218376B1 (en) Capacitive digital-to-analog converter
US9197231B1 (en) Systems and methods for data conversion
US6809677B2 (en) Analog to digital converter selecting reference voltages in accordance with feedback from prior stages
US6927723B2 (en) A/D converter and A/D conversion method
CN107171667B (zh) 逐次逼近型模数转换器及其自检测方法
JP2014112818A (ja) 逐次比較型ａ／ｄ変換器
CN206878804U (zh) 逐次逼近型模数转换器
JP3130007B2 (ja) 逐次比較型ａ／ｄコンバータ回路
CN116436468B (zh) 模数转换器
JPS63501671A (ja) トリムされていない１２ビットモノトニック全容量性ａ／ｄコンバ−タ
CN110868217B (zh) 连续渐近式模拟数字转换器
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
CN210075199U (zh) 一种dac和adc实验测试板及测试装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170921

Address after: American Texas

Applicant after: NXP America Co Ltd

Address before: texas

Applicant before: Fisical Semiconductor Inc.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20170104