CN106257837B - 用于测试差分模/数转换器的方法及其对应系统 - Google Patents

用于测试差分模/数转换器的方法及其对应系统 Download PDF

Info

Publication number
CN106257837B
CN106257837B CN201610452296.XA CN201610452296A CN106257837B CN 106257837 B CN106257837 B CN 106257837B CN 201610452296 A CN201610452296 A CN 201610452296A CN 106257837 B CN106257837 B CN 106257837B
Authority
CN
China
Prior art keywords
differential
terminal
amplifier
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610452296.XA
Other languages
English (en)
Other versions
CN106257837A (zh
Inventor
陈涛
道格拉斯·阿兰·加里蒂
金贤坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN106257837A publication Critical patent/CN106257837A/zh
Application granted granted Critical
Publication of CN106257837B publication Critical patent/CN106257837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

本发明提供用于测试模/数转换器(ADC)的方法和电路。该方法包括：将模拟信号源的单端输出端耦合至放大器的差分输入端；将该放大器的差分输出端耦合至该ADC的差分输入端；从该模拟信号源的该单端输出端向该放大器的该差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号；放大该第一测试信号和第二测试信号以在该放大器的该差分输出端生成放大差分信号；向该ADC的该差分输入端提供该放大差分信号；并且确定该ADC的输出是否为所预期的。也可向该放大器的该差分输出端提供偏置。该方法允许使用具有单端输出端的数/模转换器(DAC)来测试具有差分输入端的ADC。

Description

用于测试差分模/数转换器的方法及其对应系统
技术领域
本发明大体上涉及测试方法和系统，并且更具体来说，涉及用于测试差分模/数转换器的方法和系统。
背景技术
现今的许多片上系统(SoC)器件包括转换器例如模/数转换器(ADC)。ADC通常对接收到的模拟电压进行采样并将所采样的电压转换为数字代码。ADC的分辨率或精度通常取决于SoC的应用。例如，如果ADC用于在用户温度感测应用中确定温度，则可能需要8位的分辨率。更高分辨率的ADC需要更高的精度并且通常对环境条件例如电路噪声、温度、工作电压等等更敏感。传统上，工厂设置中需要进行ADC测试以确保使用精密设备的功能。但是，希望在系统或应用内执行ADC测试以例如帮助系统除错工作。
发明内容
一种用于测试模/数转换器(ADC)的方法，包括：
将模拟信号源的单端输出端耦合至放大器的差分输入端；
将所述放大器的差分输出端耦合至所述ADC的差分输入端；
从所述模拟信号源的所述单端输出端向所述放大器的所述差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号；
放大所述第一测试信号和第二测试信号以在所述放大器的所述差分输出端生成放大差分信号；
向所述ADC的所述差分输入端提供所述放大差分信号；并且
确定所述ADC的输出是否为所预期的。
一种用于测试模/数转换器(ADC)的方法，包括：
将模拟信号源的输出端耦合至放大器的差分输入端；
将所述放大器的差分输出端耦合至所述ADC的差分输入端；
从所述模拟信号源的所述输出端向所述放大器的所述差分输入端提供测试信号；
将偏置电压耦合至所述放大器的所述差分输出端；
放大所述测试信号以在所述放大器的所述差分输出端生成放大和偏置差分信号；
向所述ADC的所述差分输入端提供所述放大和偏置差分信号；并且
确定所述ADC的输出是否为所预期的。
一种差分放大器级，包括：
用于耦合至数/模转换器(DAC)的单端输出端的单端输入端；
第一开关，所述第一开关具有第一端子和第二端子，所述第一端子耦合至所述单端输入端；
第一电容器，所述第一电容器具有第一端子和第二端子，所述第一端子耦合至所述第一开关的所述第二端子；
第二开关，所述第二开关具有第一端子和第二端子，所述第一端子耦合至所述单端输入端；
第二电容器，所述第二电容器具有第一端子和第二端子，所述第一端子耦合至所述第二开关的所述第二端子；以及
差分放大器，所述差分放大器具有耦合至所述第一电容器的所述第二端子的第一差分输入端，和耦合至所述第二电容器的所述第二端子的第二差分输入端。
附图说明
本发明借助于例子示出并且不受附图的限制，在附图中的类似标记指示类似元件。为简单和清晰起见示出附图中的元件，并且这些元件未必按比例绘制。
图1为示出根据本发明的实施例的处理系统的简化框图。
图2到6为示出根据本发明的实施例的在不同运行阶段的示例性放大器级电路的简化示意图。
图7为示出根据本发明的实施例的用于在图2到6中的开关控制信号的示例性时序波形的简化时序图。
具体实施方式
本发明描述适于使用模拟信号源(例如数/模转换器(DAC))的单端输出端来测试差分模/数转换器(ADC)的方法和系统。在SoC具有ADC和片上DAC时，该DAC可以用来为该ADC提供测试信号，从而允许ADC测试在用户系统或应用内进行。
图1为示出根据本发明的实施例的处理系统100的简化框图。在一些实施例中，处理系统100可实施为单个集成电路。在一些实施例中，处理系统100可实施为多个集成电路，或可实施为集成电路和分立组件的组合。替代实施例可以任何方式实施系统100。
在图1所示的实施例中，处理系统100包括中央处理单元(CPU)104、存储器106、其它模块108、数/模转换器(DAC)110、模/数转换器(ADC)114和测试控制单元116，上述单元全部借助于系统总线102彼此双向耦合。放大器级112被耦合在DAC 110和ADC 114之间。放大器级112从DAC 110接收单端输出电压VDAC并分别提供差分输出电压VOUT+和VOUT-。测试控制单元116向DAC 110并向放大器级112提供信号。在一些实施例中，系统100可包括比图1所示的那些电路的块更少、更多的电路的块或包括不同的电路的块。
在测试模式中，测试控制单元116向DAC 110提供测试代码或命令。DAC 110继而基于这些测试代码或命令来输出模拟电压VDAC。这些VDAC电压可表征为测试信号并且交替地提供给在放大器级112中的差分放大器的差分输入端。在一些实施例中，测试控制单元116可以提供一系列测试代码或命令，使得斜变电压被提供给放大器级112中的差分放大器的差分输入端。该差分放大器放大测试信号，从而在该放大器的差分输出端生成放大差分信号VOUT+和VOUT-。该放大差分信号被提供给ADC 114的差分输入端。ADC 114继而对这些放大差分信号进行采样，并在输出端生成对应于这些放大差分信号的数字代码。所生成的数字代码被用于确定ADC 114的输出是否为所预期的。例如，所生成的数字代码可用于确定ADC 114的输出的积分非线性、差分非线性、偏置误差和增益误差是否在预定标准内。
图2到6为示出根据本发明的实施例的在不同运行阶段的示例性放大器级电路的简化示意图。图7为示出用于在下面的图2到6中示出的开关控制信号的示例性时序波形的简化时序图。在开关控制信号CK1到CK6上的时钟脉冲具有由时序标记t1-t12指示的该信号的逻辑高电平部分。
在图2中的放大器级200描绘在图1中示出的放大器级112的代表性电路系统并包括多个开关202到220、多个电容器222到228和差分放大器230。在图2中的开关202到220被示为断开或非导通，其对应于图7中在t1之前的开关控制信号CK1到CK6的示例性时序波形。在一些实施例中，差分放大器230被表征为具有高开环增益的差分运算放大器。在一些实施例中，差分放大器230被表征为单位增益差分运算放大器。放大器级200在差分输出端VOUT+和VOUT-提供对应于在输入端VDAC接收到的电压VDAC(来自图1中的DAC 110)的差分输出电压VOUT+和VOUT-。
电容器222到228中的每个电容器包括第一端子和第二端子，电容器222到228中的每个电容器可由此被耦合至放大器级200的其它电路元件。电容器222到228可以用给定工艺技术中可用的任何合适材料和结构形成，例如金属氧化物半导体(MOS)电容器、金属绝缘体金属(MIM)电容器、多晶硅绝缘体多晶硅(PIP)电容器、深槽电容器等。电容器222到228可形成为上述电容器类型的组合。例如，每个电容器220到228可形成为MOS电容器与MIM电容器并联或串联。
开关202到220中的每个开关包括控制端子以及第一端子和第二端子，开关202到220中的每个开关可通过第一端子和第二端子耦合至放大器级200的其它电路元件。开关202到220的每个控制端子被耦合至一组开关控制信号CK1到CK6中的一个开关控制信号。每个开关控制信号可为时钟或时钟脉冲的形式。开关202到220可以用任何合适的晶体管、电路元件或其组合形成。例如，开关202到220可用N沟道MOS(NMOS)晶体管或P沟道MOS(PMOS)晶体管形成，或用组合例如NMOS晶体管与PMOS晶体管并联耦合来形成。如本文所论述的晶体管可包括控制电极、第一电流电极和第二电流电极。例如，如果开关用晶体管形成，则该开关的控制端子可表征为该晶体管的控制电极，以及该开关的第一端子和第二端子可分别表征为第一电流电极和第二电流电极。
在此实施例中，第一开关202被耦合在放大器级200的VDAC输入端子和电容器222的第一端子之间。开关202的控制端子经耦合以接收第一开关控制信号CK1。第二开关204被耦合在VDAC输入端子和电容器224的第一端子之间。开关202的控制端子经耦合以接收第二开关控制信号CK2。电容器222的第二端子被耦合至差分放大器230的第一输入端，以及电容器224的第二端子被耦合至差分放大器230的第二输入端。差分放大器230的第一输出端被耦合至放大器级200的VOUT+差分输出端子，以及差分放大器230的输出端被耦合至VOUT-差分输出端子。
第三开关206被耦合在参考电压(VREF)电源端子和电容器226的第一端子之间。在VREF电源端子的VREF电压可在类似于VDD或该ADC的工作电压的值。该VREF电源可为VDD的干净或无噪声版本。开关206的控制端子经耦合以接收第三开关控制信号CK5。第四开关208被耦合在共模电压(VCM)电源端子和电容器226的第一端子之间。在一些实施例中，该VCM电源可为VREF的值的一半。例如，如果VREF为3.0伏，则VCM可为1.5伏。开关208的控制端子经耦合以接收第四开关控制信号CK4。第五开关210被耦合在VCM电源端子和电容器228的第一端子之间。开关210的控制端子经耦合以接收第四开关控制信号CK4。第六开关212被耦合在接地电压(GND)电源端子和电容器228的第一端子之间。开关212的控制端子经耦合以接收开关控制信号CK5。电容器226的第二端子被耦合至差分放大器230的第一输入端，以及电容器228的第二端子被耦合至差分放大器230的第二输入端。
第七开关214被耦合在电容器222的第一端子和VOUT+差分输出端子之间。第八开关216被耦合在电容器224的第一端子和VOUT-差分输出端子之间。开关214的控制端子和开关216的控制端子中的每个控制端子经耦合以接收第五开关控制信号CK6。第九开关218被耦合在VCM电源端子和差分放大器230的第一输入端之间。第十开关220被耦合在该VCM电源端子和差分放大器230的第二输入端之间。开关218的控制端子和开关220的控制端子中的每个控制端子经耦合以接收第六开关控制信号CK3。
图3示出根据本发明的实施例的在第一运行阶段的示例性放大器级200的电路系统。在第一阶段中，开关202、208、210、218和220被闭合或是能导电的。在图7中从时间标记t3至t4被描绘为断言或在逻辑高电平的在CK1开关控制信号上的时钟脉冲致使开关202被闭合，从而允许在VDAC端子的第一测试信号电压被采样到电容器222上。在图7中从t1至t7被描绘为在开关控制信号CK3上的逻辑电平高致使开关218和220被闭合，从而允许电压VCM被提供给电容器222到228的第二端子。类似地，在图7中从t2至t9被描绘为逻辑电平高的开关控制信号CK4致使开关208和210被闭合，从而允许电压VCM被提供给电容器226和电容器228的第一端子。
图4示出根据本发明的实施例的在第二运行阶段的示例性放大器级200的电路系统。在第二阶段中，开关204、208、210、218和220被闭合或是能导电的。在图7中从t5至t6被描绘为断言或在逻辑高电平的在CK2开关控制信号上的时钟脉冲致使开关204被闭合，从而允许在该VDAC端子的第二测试信号电压被采样到电容器224上。在此实施例中，开关控制信号CK2与开关控制信号CK1不重叠。在一些实施例中，第一测试信号和第二测试信号可模拟全轨差分模拟信号。开关218和开关220在CK3时钟脉冲的持续时间继续闭合，由此，该电压VCM被提供给电容器222到228的第二端子。类似地，开关208和开关210在CK4时钟脉冲的持续时间继续闭合，由此，该电压VCM被提供给电容器226和电容器228的第一端子。
图5示出根据本发明的实施例的在第三运行阶段的示例性放大器级200的电路系统。在第三阶段中，开关208、210、214和216被闭合或是能导电的，从而允许放大第一测试信号和第二测试信号以在差分放大器230的VOUT+输出端和VOUT-输出端生成放大差分信号。在图7中从时间标记t8至t12被描绘为断言或在逻辑高电平的在CK6开关控制信号上的时钟脉冲致使开关214和开关216闭合，从而允许电荷分别在电容器222和电容器224以及输出端VOUT+和输出端VOUT-之间重新分布。根据通过电容器222的电荷重新分布从而致使在VOUT+输出端子的电压变化，输出电压VOUT+可增大或减小。类似地，根据通过电容器224的电荷重新分布从而致使在VOUT-输出端子的电压变化，输出电压VOUT-可增大或减小。开关208和开关210在CK4时钟脉冲的持续时间继续闭合，由此，电压VCM被提供给电容器226和电容器228的第一端子。
图6示出根据本发明的实施例的在第四运行阶段的示例性放大器级200的电路系统。在第四阶段中，开关206、212、214和216被闭合或是能导电的，从而允许放大第一测试信号和第二测试信号以在差分放大器230的VOUT+输出端和VOUT-输出端生成具有偏置的放大差分信号。在图7中从时间标记t10至t11被描绘为断言或在逻辑高电平的在CK5开关控制信号上的时钟脉冲致使开关206和开关212闭合，从而分别在电容器226的第一端子提供VREF电压和在电容器228的第一端子上提供接地电压。根据通过电容器222的电荷重新分布从而致使在VOUT+输出端子的电压偏置，输出电压VOUT+可增大或减小。类似地，根据通过电容器224的电荷重新分布从而致使在VOUT-输出端子的电压偏置，输出电压VOUT-可增大或减小。开关214和开关216在CK6时钟脉冲的持续时间继续闭合。
总而言之，提供用于测试模/数转换器(ADC)的方法，包括：将模拟信号源的单端输出端耦合至放大器的差分输入端；将该放大器的差分输出端耦合至该ADC的差分输入端；从该模拟信号源的单端输出端向该放大器的差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号；放大第一测试信号和第二测试信号以在该放大器的差分输出端生成放大差分信号；向该ADC的差分输入端提供该放大差分信号；并且确定该ADC的输出是否为所预期的。确定该ADC的输出是否为所预期的可另外包括确定该ADC的输出的积分非线性、差分非线性、偏置误差和增益误差中的一个或多个误差在预定标准内。该方法可另外包括在向该放大器的差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号的步骤之后，将偏置电压耦合至该放大器的差分输出端。耦合该偏置电压可另外包括：向该放大器的差分输出端的第一输出端子提供第一偏置电压；并且，向该差分输出端的第二端子提供不同于第一偏置电压的第二偏置电压。该模拟信号源和该ADC两者可在单个集成电路上实施。交替地提供第一测试信号和第二测试信号可另外包括向该放大器的差分输入端提供斜变电压。该模拟信号源可为数/模转换器(DAC)。交替地提供第一测试信号和第二测试信号可另外包括将共模电压耦合至该放大器的差分输入端的第一输入端子和第二输入端子，同时交替地提供第一测试信号和第二测试信号。第一测试信号和第二测试信号可模拟全轨差分模拟信号。
在另一实施例中，提供用于测试模/数转换器(ADC)的方法，包括：将模拟信号源的输出端耦合至放大器的差分输入端；将该放大器的差分输出端耦合至该ADC的差分输入端；从该模拟信号源的输出端向该放大器的差分输入端提供测试信号；将偏置电压耦合至该放大器的差分输出端；放大该测试信号以在该放大器的差分输出端生成放大和偏置差分信号；向该ADC的差分输入端提供该放大和偏置差分信号；并且确定该ADC的输出是否为所预期的。该模拟信号源的输出端可被表征为单端输出端。该模拟信号源和该ADC两者可在单个集成电路上实施。从该模拟信号源的输出端向该放大器的差分输入端提供测试信号可另外包括：从该模拟信号源的单端输出端向该放大器的差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号。提供第一测试信号和第二测试信号另外包括向作为该模拟信号源的数/模转换器(DAC)提供一系列测试代码。该方法可另外包括在交替地提供第一测试信号和第二测试信号时，向该放大器的差分输入端提供共模电压。
在又一实施例中，提供差分放大器级，包括：用于耦合至数/模转换器(DAC)的单端输出端的单端输入端；第一开关，该第一开关具有第一端子和第二端子，该第一端子耦合至该单端输入端；第一电容器，该第一电容器具有第一端子和第二端子，该第一端子耦合至该第一开关的第二端子；第二开关，该第二开关具有第一端子和第二端子，该第一端子耦合至该单端输入端；第二电容器，该第二电容器具有第一端子和第二端子，该第一端子耦合至该第二开关的第二端子；以及差分放大器，该差分放大器具有耦合至该第一电容器的第二端子的第一差分输入端，和耦合至该第二电容器的第二端子的第二差分输入端。该差分放大器可被表征为单位增益放大器。该差分放大器可另外包括差分输出端。该差分放大器级的差分输出端可用于向模/数转换器(ADC)的差分输入端提供测试信号。用于测试该ADC的差分测试信号可使用第一开关和第二开关以及该DAC的单端输出端来生成。
截至目前应了解，提供适于使用模拟信号源，例如数/模转换器(DAC)的单端输出端来测试差分模/数转换器(ADC)的方法和系统。放大器级从该DAC接收基于测试代码的单端输出信号并向该差分ADC的输入端提供差分输出电压。
如本文所使用，术语“总线”用于指代多个信号或导体，该多个信号或导体可以用来传送一个或多个各种类型的信息，例如数据、地址、控制或状态。如本文中所论述的导体可参考单个导体、多个导体、单向导体或双向导体示出或描述。然而，不同实施例可改变导体的实施方案。例如，可使用单独的单向导体而不是双向导体，且反之亦然。并且，可以用以连续方式或以时分复用方式传送多个信号的单个导体来代替多个导体。同样，携载多个信号的单个导体可以被分成携载这些信号的子集的各种不同导体。因此，存在用于传送信号的许多选项。
本文中在提及使信号、状态位或类似装置呈现为其逻辑真或逻辑假状态时分别使用术语“断言”或“设置”和“取消”(或“撤销断言”或“清除”)。如果逻辑真状态为逻辑电平1，那么逻辑假状态为逻辑电平0。并且如果逻辑真状态为逻辑电平0，则逻辑假状态为逻辑电平1。
由于实施本发明的装置大部分由本领域的技术人员已知的电子组件和电路组成，因此为了理解和了解本发明的基本概念并且为了不混淆或偏离本发明的教示，将不会以比以上图示认为必要的任何更大程度阐述电路细节。
虽然本发明已关于特定导电类型或电位的极性进行描述，但本领域的技术人员应了解到，可颠倒导电类型或电位的极性。
根据需要，上述实施例中的一些实施例可使用各种不同的处理系统来实施。当然，出于论述的目的，该架构的描述已被简化，并且其只是可根据本发明使用的适当架构的许多不同类型中的一种类型。本领域的技术人员应认识到，逻辑块之间的边界仅为例示性的，且替代实施例可合并逻辑块或电路元件，或对各种逻辑块或电路元件强加功能的替代分解。
因此，应理解，在本文中描绘的架构仅为示例性的，并且实际上，可以实施实现相同功能的许多其它架构。从抽象角度但仍具有明确意义来说，实现相同功能的任何组件布置实际上“相关联”，使得所希望的功能得以实现。因此，在本文中被组合以实现特定功能的任何两个组件都可以被视为彼此“相关联”，从而实现所希望的功能，而不管架构或中间组件如何。同样，如此相关联的任何两个组件还可以被视为“可操作地连接”或“可操作地耦合”到彼此以实现所希望的功能。
虽然本文中参考具体实施例描述了本发明，但是在不脱离如所附权利要求书所阐述的本发明的范围的情况下可以进行各种修改和改变。因此，说明书和附图应视为例示性而不具有限制性意义，并且所有此些修改旨在都包括在本发明的范围内。并不希望将本文中关于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或要素。
如本文中所使用，术语“耦合”并不旨在局限于直接耦合或机械耦合。
此外，如本文中所用，术语“一”被定义为一个或一个以上。而且，权利要求书中介绍性短语例如“至少一个”和“一个或多个”的使用不应解释为暗示由不定冠词“一”引入的另一权利要求要素将包含此引入的权利要求要素的任何特定权利要求限制为仅包含一个此要素的发明，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和不定冠词例如“一”时。对于定冠词的使用也是如此。
除非另外说明，否则术语例如“第一”和“第二”用于任意地区分此类术语所描述的要素。因此，这些术语不一定意欲指示此些要素的时间或其它优先级。

Claims (18)

1.一种用于测试模/数转换器（ADC）的方法，其特征在于，所述方法包括：
将模拟信号源的单端输出端耦合至放大器的差分输入端；
将所述放大器的差分输出端耦合至所述ADC的差分输入端；
从所述模拟信号源的所述单端输出端向所述放大器的所述差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号；
放大所述第一测试信号和第二测试信号以在所述放大器的所述差分输出端生成放大差分信号；
向所述ADC的所述差分输入端提供所述放大差分信号；并且
确定所述ADC的输出是否为所预期的；
所述方法进一步包括：在向所述放大器的所述差分输入端的第一输入端子和第二输入端子交替地提供所述第一测试信号和第二测试信号的步骤之后，将偏置电压耦合至所述放大器的所述差分输出端。
2.根据权利要求1所述的方法，其特征在于，确定所述ADC的输出是否为所预期的进一步包括：确定所述ADC的所述输出的积分非线性、差分非线性、偏置误差和增益误差中的一个或多个误差在预定标准内。
3. 根据权利要求1所述的方法，其特征在于，耦合所述偏置电压进一步包括：
向所述放大器的所述差分输出端的第一输出端子提供第一偏置电压；并且
向所述差分输出端的第二端子提供不同于所述第一偏置电压的第二偏置电压。
4.根据权利要求1所述的方法，其特征在于，所述模拟信号源和所述ADC两者在单个集成电路上实施。
5.根据权利要求1所述的方法，其特征在于，交替地提供第一测试信号和第二测试信号进一步包括向所述放大器的所述差分输入端提供斜变电压。
6.根据权利要求1所述的方法，其特征在于，所述模拟信号源为数/模转换器（DAC）。
7.根据权利要求1所述的方法，其特征在于，交替地提供第一测试信号和第二测试信号进一步包括：交替地提供所述第一测试信号和第二测试信号的同时，将共模电压耦合至所述放大器的所述差分输入端的所述第一输入端子和第二输入端子。
8.根据权利要求1所述的方法，其特征在于，所述第一测试信号和第二测试信号模拟全轨差分模拟信号。
9.一种用于测试模/数转换器（ADC）的方法，其特征在于，所述方法包括：
将模拟信号源的输出端耦合至放大器的差分输入端；
将所述放大器的差分输出端耦合至所述ADC的差分输入端；
从所述模拟信号源的所述输出端向所述放大器的所述差分输入端提供测试信号；
将偏置电压耦合至所述放大器的所述差分输出端；
放大所述测试信号以在所述放大器的所述差分输出端生成放大和偏置差分信号；
向所述ADC的所述差分输入端提供所述放大和偏置差分信号；并且
确定所述ADC的输出是否为所预期的。
10.根据权利要求9所述的方法，其特征在于，所述模拟信号源的所述输出端被表征为单端输出端。
11.根据权利要求9所述的方法，其特征在于，所述模拟信号源和所述ADC两者在单个集成电路上实施。
12.根据权利要求10所述的方法，其特征在于，从所述模拟信号源的所述输出端向所述放大器的所述差分输入端提供测试信号进一步包括：从所述模拟信号源的所述单端输出端向所述放大器的所述差分输入端的第一输入端子和第二输入端子交替地提供第一测试信号和第二测试信号。
13.根据权利要求12所述的方法，其特征在于，提供第一测试信号和第二测试信号进一步包括：向作为所述模拟信号源的数/模转换器（DAC）提供一系列测试代码。
14.根据权利要求12所述的方法，其特征在于，进一步包括：在交替地提供所述第一测试信号和第二测试信号时，向所述放大器的所述差分输入端提供共模电压。
15.一种配置为测试模数转换器ADC的差分放大器级，其特征在于，包括：
用于耦合至数/模转换器（DAC）的单端输出端的单端输入端；
第一开关，所述第一开关具有第一端子和第二端子，所述第一端子耦合至所述单端输入端；
第一电容器，所述第一电容器具有第一端子和第二端子，所述第一端子耦合至所述第一开关的所述第二端子；
第二开关，所述第二开关具有第一端子和第二端子，所述第一端子耦合至所述单端输入端；
第二电容器，所述第二电容器具有第一端子和第二端子，所述第一端子耦合至所述第二开关的所述第二端子；
差分放大器，所述差分放大器具有耦合至所述第一电容器的所述第二端子的第一差分输入端，和耦合至所述第二电容器的所述第二端子的第二差分输入端，所述差分放大器另外包括差分输出端；
第三开关，所述第三开关耦合在第一参考电压和第三电容器的第一端子之间，所述第三电容器的第二端子连接到所述差分放大器的第一差分输入端和所述第一电容器的第二端子；以及
第四开关，所述第四开关耦合在第二参考电压和第四电容器的第一端子之间，所述第四电容器的第二端子连接到所述差分放大器的第二差分输入端和所述第二电容器的第二端子；
其中所述第三开关和所述第四开关的每一个配置为将偏置电压耦合到所述差分放大器的差分放出端。
16.根据权利要求15所述的差分放大器级，其特征在于，所述差分放大器被表征为单位增益放大器。
17.根据权利要求15所述的差分放大器级，其特征在于，所述差分放大器级的所述差分输出端用于向模/数转换器（ADC）的差分输入端提供测试信号。
18.根据权利要求17所述的差分放大器级，其特征在于，用于测试所述ADC的差分测试信号使用所述第一开关和第二开关以及所述DAC的所述单端输出端生成。
CN201610452296.XA 2015-06-22 2016-06-21 用于测试差分模/数转换器的方法及其对应系统 Active CN106257837B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/745,653 2015-06-22
US14/745,653 US9438262B1 (en) 2015-06-22 2015-06-22 Method for testing differential analog-to-digital converter and system therefor

Publications (2)

Publication Number Publication Date
CN106257837A CN106257837A (zh) 2016-12-28
CN106257837B true CN106257837B (zh) 2021-06-29

Family

ID=56148255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610452296.XA Active CN106257837B (zh) 2015-06-22 2016-06-21 用于测试差分模/数转换器的方法及其对应系统

Country Status (3)

Country Link
US (1) US9438262B1 (zh)
EP (1) EP3110008A1 (zh)
CN (1) CN106257837B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3415925A1 (en) * 2017-06-15 2018-12-19 EM Microelectronic-Marin SA An interface circuit for a capacitive accelerometer sensor
US10892768B2 (en) * 2017-09-11 2021-01-12 Texas Instruments Incorporated Low noise and low distortion test method and system for analog-to-digital converters
CN112311399A (zh) * 2020-01-04 2021-02-02 成都华微电子科技有限公司 一种模数转换器测试装置和方法
US11489537B2 (en) * 2020-04-16 2022-11-01 Semiconductor Components Industries, Llc Systems with ADC circuitry and associated methods
CN112152623B (zh) * 2020-11-25 2023-11-24 杭州晶华微电子股份有限公司 用于测试模数转换器的系统和方法
KR20220094486A (ko) 2020-12-29 2022-07-06 삼성전자주식회사 반도체 집적 회로 및 반도체 집적 회로의 테스트 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220286A (en) * 1991-06-28 1993-06-15 International Business Machines Corporation Single ended to fully differential converters
CN101107675A (zh) * 2005-01-26 2008-01-16 模拟装置公司 采样保持设备
CN101783687A (zh) * 2009-01-19 2010-07-21 北京大学 一种全数字的开关电容sigma-delta调制器可测性设计电路及方法
CN101826876A (zh) * 2009-02-05 2010-09-08 詹姆斯·加勒特 用于采样与保持电路的零输入偏置电流、自动调零缓冲器
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法
CN102904571A (zh) * 2011-07-29 2013-01-30 比亚迪股份有限公司 一种余量增益电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049831A (en) 1990-03-29 1991-09-17 Motorola, Inc. Single-ended input to differential output amplifier with integral two-pole filter
CA2027083C (en) * 1990-10-05 1996-05-28 Kuang-Lu Lee Fully differential sample and hold adder circuit
US5283484A (en) * 1992-10-13 1994-02-01 Motorola, Inc. Voltage limiter and single-ended to differential converter using same
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
WO2004106956A1 (en) 2003-05-23 2004-12-09 Iowa State University Research Foundation, Inc. A method for testing analog and mixed-signal circuits using funtionally related excitations and functionally related measurements
US7477100B2 (en) 2004-04-27 2009-01-13 Broadcom Corporation Method and system for single ended to differential ended demodulation
JP2006115003A (ja) * 2004-10-12 2006-04-27 Sony Corp サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
CN101802926B (zh) 2007-09-12 2013-07-10 Nxp股份有限公司 时间交织的跟踪和保持
US7868795B2 (en) * 2008-09-30 2011-01-11 Freescale Semiconductor, Inc. Data conversion circuitry with an extra successive approximation step and method therefor
US7852252B2 (en) 2008-12-31 2010-12-14 Intel Corporation Single-ended to differential amplification and pipeline analog-to-digital conversion for digitally controlled DC-DC converters
US8605173B2 (en) 2010-08-16 2013-12-10 SK Hynix Inc. Differential column ADC architectures for CMOS image sensor applications
JP5624501B2 (ja) * 2011-02-25 2014-11-12 キヤノン株式会社 フィルタ回路
US8198937B1 (en) 2011-03-15 2012-06-12 Freescale Semiconductor, Inc. Switched-capacitor amplifier circuit
US8344798B2 (en) 2011-03-30 2013-01-01 Freescale Semiconductor, Inc. Correlated-double-sampling switched-capacitor gain stages, systems implementing the gain stages, and methods of their operation
US8400339B2 (en) 2011-03-30 2013-03-19 Freescale Semiconductor, Inc. Correlated-level-shifting and correlated-double-sampling switched-capacitor gain stages, systems implementing the gain stages, and methods of their operation
US8922261B2 (en) 2012-07-24 2014-12-30 Forza Silicon Corporation Low noise, glitch free accelerated continuous-time ramp generator
US8614639B1 (en) * 2012-08-24 2013-12-24 Himax Imaging, Inc. Integrator ramp generator with DAC and switched capacitors
US8723712B1 (en) * 2013-01-16 2014-05-13 Freescale Semiconductor, Inc. Digital to analog converter with current steering source for reduced glitch energy error
US9319033B1 (en) 2015-06-22 2016-04-19 Freescale Semiconductor, Inc. Ramp voltage generator and method for testing an analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220286A (en) * 1991-06-28 1993-06-15 International Business Machines Corporation Single ended to fully differential converters
CN101107675A (zh) * 2005-01-26 2008-01-16 模拟装置公司 采样保持设备
CN102171931A (zh) * 2008-09-30 2011-08-31 飞思卡尔半导体公司 数据转换电路及其方法
CN101783687A (zh) * 2009-01-19 2010-07-21 北京大学 一种全数字的开关电容sigma-delta调制器可测性设计电路及方法
CN101826876A (zh) * 2009-02-05 2010-09-08 詹姆斯·加勒特 用于采样与保持电路的零输入偏置电流、自动调零缓冲器
CN102904571A (zh) * 2011-07-29 2013-01-30 比亚迪股份有限公司 一种余量增益电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高速低功耗模数转换器研究与设计;夏杰峰;《中国优秀硕士学位论文全文数据库 信息科技辑》;20130315;第I135-399页 *

Also Published As

Publication number Publication date
US9438262B1 (en) 2016-09-06
EP3110008A1 (en) 2016-12-28
CN106257837A (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
CN106257837B (zh) 用于测试差分模/数转换器的方法及其对应系统
CN106257838B (zh) 斜坡电压产生器以及用于测试模/数转换器的方法
US9781368B2 (en) Ramp voltage generator, image sensing device including the same and method for driving the image sensing device
US8587466B2 (en) System and method for a successive approximation analog to digital converter
US8081097B2 (en) Analog-to-digital converter and related calibrating comparator
US7236014B1 (en) Circuit and method for peak detection of an analog signal
US20110205099A1 (en) Successive approximation type a/d converter circuit
US10591512B2 (en) Measurement apparatus
US10181857B1 (en) Analog-to-digital converter error correction
US8570205B2 (en) Analog to digital converter with leakage current correction circuit
TW202218340A (zh) 類比數位轉換器以及用於抵消偏移之自動歸零殘餘放大電路
US20150188557A1 (en) Semiconductor device
US10148281B1 (en) Analog-to-digital converter and wireless communication device
EP2940862B1 (en) Reference buffer with wide trim range
US9013344B2 (en) High speed dynamic comparator
US11374559B2 (en) Low power comparator
US10819365B1 (en) Utilizing current memory property in current steering digital-to-analog converters
US8232904B2 (en) Folding analog-to-digital converter
US8669897B1 (en) Asynchronous successive approximation register analog-to-digital converter and operating method thereof
US7479915B1 (en) Comparator architecture
JP2005268895A (ja) スイッチ回路
US10354741B2 (en) Low distortion sample and hold (S/H) circuits and associated methods for use with analog-to-digital converters (ADCs)
US9667266B1 (en) VDD-referenced sampling
US10277237B2 (en) Successive approximation type A/D conversion circuit
WO2017081890A1 (ja) 電圧変換回路、および、電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20170921

Address after: American Texas

Applicant after: NXP America Co Ltd

Address before: texas

Applicant before: Fisical Semiconductor Inc.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant