CN101107675A - 采样保持设备 - Google Patents
采样保持设备 Download PDFInfo
- Publication number
- CN101107675A CN101107675A CNA2006800030142A CN200680003014A CN101107675A CN 101107675 A CN101107675 A CN 101107675A CN A2006800030142 A CNA2006800030142 A CN A2006800030142A CN 200680003014 A CN200680003014 A CN 200680003014A CN 101107675 A CN101107675 A CN 101107675A
- Authority
- CN
- China
- Prior art keywords
- sampling
- sample
- capacitor
- during
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 177
- 239000003990 capacitor Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 6
- 238000011067 equilibration Methods 0.000 claims description 3
- 238000012935 Averaging Methods 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
提供了一种采集和平均电路,其中,在采样阶段期间,采样块4和6中的电容器顺序连接到输入信号以对其进行采样,然后电容器被隔离以保持样本。然后电容器连接到组合/平均装置,以便形成样本值的平均值。
Description
技术领域
本发明涉及用于采样信号的方法和设备。
背景技术
通常,数据采集系统执行模拟域和数字域之间的转换。典型地,这种转换是通过在瞬时对输入信号进行采样,然后对其进行保持,同时进行模拟到数字的转换过程来执行的。理想化的采样保持操作获取信号值的瞬时“快照”。这样的输入信号的样本会包含被加到信号值的瞬时噪声值。这会影响从模拟到数字域的转换的准确性。为了减少噪声的影响,众所周知的是取信号的多个样本,数字化每个样本并找到其算术平均值。但是这样需要相应更快的模数转换器。
发明内容
根据本发明的第一方面,提供了一种采样保持设备,包括:
第一采样装置,用于在第一采样周期期间对第一输入信号进行采样,并在第一采样周期完成后保持所述第一输入信号的第一样本;
第二采样装置,用于在第二(即不同于第一)采样周期期间对第一输入信号进行采样,并在第二采样周期完成后保持所述第一输入信号的第二样本;以及
其中第一和第二采样装置还用于在第一输出周期期间将第一和第二样本输出到组合装置。
这样,可以设置多个采样装置,亦即有效单独的采样保持电路,以在不同的时间点获得输入信号的多个样本,然后设置所述采样保持电路以便以这样的方式同时输出它们的采样值:导出平均采样值的模拟表示。在设备仅取第一和第二样本的情况下,平均值位于第一和第二个值之间。但是也可以看到,由于比例因数的引入,所述“平均值”也可以仅通过将第一和第二个值相加到一起而形成。在这种情况下,根据定义,第一和第二个值的和将是所述平均值的两倍。然后模拟表示可以通过模数转换器被转换到数字域,该模数转换器不必与现有技术中所需的相应转换器一样快,在现有技术中,有多个样本被获取并且被数字化,然后在数字域中被平均。
有利的是,每个采样装置包括与多个电子控制开关相关联的采样电容器。
考虑在采样装置之内并且与电容器相关联的开关,有利的是,可以被认为是“采样开关”的第一开关用于在所述电容器的采样期间将该电容器的第一极板连接到输入信号线,但在其它情况下将所述电容器的第一极板与输入信号线隔离。第一输出开关用于在第一输出周期期间将所述电容器的第一极板连接到第一输出节点,但在其它情况下将电容器的第一极板与第一输出节点隔离。在本发明的一些实施例中仅需要这两个开关,并且所述电容器的第二极板可以永久地连接到参考或接地轨。但是在本发明的优选实施例中还提供了另外两个开关。可以被认为是“参考”开关的第三开关,用于在所述采样开关将电容器的第一极板连接到信号输入线期间选择性地将该电容器的第二极板连接到接地或参考线,但在其它情况下将电容器的第二极板与接地或参考线隔离。第二输出开关可以仅在第一输出周期期间选择性地将电容器的第二极板连接到第二输出节点,而在其它情况下使电容器的第二极板与第二输出节点隔离。
在具有N个采样装置的实施例中,所述N个采样装置用1到N指示,并且布置用于获取信号的N个样本,然后在第一采样周期中,所述第一采样装置的采样开关和参考开关被闭合(置于低阻抗状态),使得通过第一采样装置的电容器对输入信号进行采样。在第一采样周期结束时,所述第一采样装置的采样开关和参考开关被断开(置于高阻抗状态),使得采样信号被保持在所述电容器上。在第二采样周期期间,所述第二采样装置的采样和参考开关被闭合,以将输入信号采样到第二采样块的电容器上。然后在第二采样周期结束时这些开关被断开,以保持所述采样信号。该过程可以被重复,直到所有N个采样装置均已对信号采样为止。
优选地所述采样周期是离散的。但是所述采样周期可以“重叠”。
优选地,在本发明的第一实施例中,第一和第二(以及任何另外的)采样装置中的电容器在第一输出周期期间被并联连接,使得所述电容器之间电荷的重新分布使第一输出节点处的电压成为第一信号的采样值的平均值。
优选地,所述电容器具有预定误差容限之内的相同的值。尽管制造商可以从能够经由电子开关选择性地连接在一起的多个电容器当中选择建立每个电容器,但是为了简单起见,可以认为所述电容器是单个实体。所述电容器可以有不同的尺寸,以便可以选择电容器的组合来实现标称目标尺寸。典型地,所述电容器可以进行二进制加权(基数=2)或所述电容器可以用小于2的基数加权,从而给出电容器加权方案中的冗余,以克服由制造公差产生的变化。
有利的是,所述组合装置为平均装置,其包括具有反相输入端、非反相输入端和输出端的差分放大器,并且能够操作每个采样装置中的第一和第二输出开关,以将所述电容器并联设置于所述差分放大器的输出端和反相输入端之间。
如前面提到的,还可以提供第三采样装置,实际上可以提供更多的采样装置,并且可以对所述采样装置依次进行操作,以便每个采样装置获取样本,然后在所述采样序列结束时,在输出阶段将它们的输出并联连接,以便实现所述输入序列的平均。然而,也可以有其它操作方式,并且为了形成移动平均值,所述采样装置能够以循环方式进行操作。这样,如果我们举简单的例子,其包含三个采样保持装置,则在第一采样周期,采样保持可以获取输入信号的样本。在第二采样周期,第二采样保持可以获取输入信号的样本。在第三采样周期,第三采样保持可以获取输入信号的样本,但是同时,第一和第二采样保持可以将它们的输出提供给平均电路以输出第一平均信号。在第四采样周期期间,能够再次操作第一采样电路以获取第一输入信号的样本,但是同时第二和第三采样保持可以将它们的输出连接到一起以得到第二输出信号。在第五采样周期期间,第二采样保持被操作以获取所述输入信号的样本,同时第一和第三采样保持将它们的输出连接到一起,以输出第三输出信号。
可以提供更多的采样保持电路对第二、第三和后续输入信号进行采样,因此可以以多路复用的方式使用一个缓冲放大器和一个模数转换器以提供多个输入信号的平均值。
此外,仅通过在第二输入通道之内包括更多的采样装置,所述采样保持可以被实现为单端或差分设备,所述更多的采样装置在输出阶段将其电容器并联连接到所述差分放大器的非反相输入端。
在本发明的进一步的实施例中,所述采样装置可以以相加的方式连接。这可以通过串联连接采样装置的电容器实现,更优选地,也可以通过将其中一个采样信号的表达提供给模数转换器的非反相输入端,并且将所述采样信号中的另一个信号的表达提供给模数转换器的反相输入端来实现,其中,所述表达中的一个被反相。这种“差分”方法有效地将信号电压加倍,并可用于驱动差分模数转换器以使信噪比最大化。
附图说明
参考附图,经由例子来进一步说明本发明,其中:
图1示意性图示了构成本发明第一实施例的单端单输入采样装置;
图2示出了图1所示的开关操作前的第一时序图;
图3示出了用于具有三个采样保持块的图1所示类型的采集电路的操作的进一步的时序图;
图4示出了用于图1所示的开关的操作的备选时序图;
图5是布置用于对第一通道和第二通道上的信号进行采集和平均的两通道采集电路的电路图;
图6为本发明实施例的示意图,其中第一和第二样本被相加;
图7示出了对图6所示配置的备选配置;以及
图8示出了使用单端电路的求和配置。
具体实施方式
图1是图示第一数据采集电路的电路图,通常用2指示,其构成了本发明的实施例。该电路具有输入节点I,向该节点施加将被采样保持的输入信号。多个采样装置连接到输入端I,其中示出了两个以4和6指示的采样装置。也可以将更多的采样装置连接到输入端I。每个采样装置都是相同的,因此为了简单起见,仅对第一采样装置4进行详细描述。第一采样装置4包括采样设备,其作为采样电容器10而实现,所述采样电容器10具有第一和第二电容器极板12和14。第一电子控制开关20串联连接在第一电容器极板12和输入端I之间。充当采样开关的这个第一电子开关20用于在第一采样保持装置4的采样期间将第一电容器极板12连接到输入端。第二电子开关22串联布置在第一电容器极板12和输出节点O1之间。除了在希望从电容器10读取采样电荷的输出阶段以外,可以被看作第一输出开关的所述开关22被设置于高阻抗状态。第三电子开关24串联布置在电容器10的第二极板14与接地26之间。可以被认为是参考开关的开关24在第一开关或采样开关20为低阻抗的同时为低阻抗,并且在采样开关20为高阻抗的同时为高阻抗。可以被认为是第二输出开关的第四开关28串联提供在电容器10的第二极板14和第二输出节点O2之间。所述第二输出开关在第一输出开关22为低阻抗期间被设置为低阻抗,并且在第一输出开关22处于高阻抗状态期间其处于高阻抗状态。
第一采样保持块4中的采样开关20和参考开关24连接到公共控制线,其用L11指示,其中第一个数字指示采样保持块号,第二个数字指示该采样保持块中的控制线号。第一和第二输出开关22和28同样连接到用L12指示的公共控制线。
第二采样保持块6具有与第一采样保持块4相同的构造,并且与这里所采用的术语一致,用于采样和参考开关的控制线用L21指示,用于第二采样保持块中的第一和第二输出开关的控制线用L22指示。
现在参考图2所示的时序图对如图1所示的电路的操作进行说明。图2示出了信号线L11、L21、L12和L22上的信号状态。在这个实例中,信号线L12和L22可以连接在一起。在跨越周期时间T=0到T=1的第一采样周期期间,信号L11取为高,因此将第一采样块4的采样开关和参考开关20和24切换为低阻抗状态,从而有效地将电容器10插入到输入节点I和接地26之间。在此期间,所述电容器10充电到或由输入节点I处的电压或由流经节点I的电流确定的值,这取决于设计者使用该电路是采样电压还是采样电流。在时间T=1时,信号L11返回为低值以将第一块4中的采样和参考开关切换为高阻抗状态,从而使电容器10与电路的其它部分隔离并保持其充电状态。在从T=1到T=2的时间周期期间,信号L21被维持为高,第二采样块6中的采样和参考开关被切换到低阻抗状态以将第二采样块的采样电容器40连接到输入节点I和接地26之间,从而使其能够获得输入信号的样本。在T=2时,信号L21被清零,从而将第二块6的采样和参考开关切换到的高阻抗状态以隔离所述电容器40,使得其上捕捉的电荷保持隔离。在从T=2到T=3的时间周期中,信号L12和L22被维持为高,每个采样块中的第一和第二输出开关被切换到低阻抗状态以在输出节点O1和O2之间并联连接各自的电容器。此时,在输出节点O1和O2之间的电压表示由第一和第二采样块4和6获取的输入信号样本的模拟平均。为了将其变为单端输出,提供运算放大器50,该运算放大器50的非反相输入端与地连接,反相输入端与节点O2连接,并且输出端与节点O1连接。这样,第一和第二采样块的并联连接的电容器被放置于运算放大器50的反相输入端与输出端之间的反馈环中,从而使输出电压呈现出与第一和第二采样保持块4和6的电容器上采样并保持的电荷的平均值成比例的值。这在这个实例中将随机噪声成分减少了。
所述电路也可以用于减小来自诸如斩波放大器之类的在先信号处理电路的相关噪声或偏移的影响,其中第二采样周期中的噪声与第一采样周期中的噪声值基本上量值相等而符号相反,因此其平均值基本上无噪声。
要意识到,图1中所示的电路可以被扩展为三个或者更多的采样块以进一步减小随机噪声的影响。
下面将参考图3对图1所示电路的进一步的操作模式进行说明,并且为了说明的目的,假设还包括与第一和第二采样块相同的以及具有信号控制线L31和L32的第三采样块。
在这个进一步的操作模式中,在T=0到T=1的时间周期中信号L11被维持为高,以获取输入信号的第一样本。在时间T=1处,信号L11被清零,从而导致第一采样保持块保持输入信号的样本。在时间T=2处,信号L21被维持为高,因此第二采样保持块的采样和参考开关被切换到低阻抗状态以开始采样输入信号,并且在时间T=3处,信号L21被再次清零以使第二采样保持块保持输入信号的样本。在时间T=4处,信号L31被维持为高,使第三采样保持块开始其采样序列,并且在时间T=5处,信号L31被清零以使第三采样保持块保持其样本。在时间T=6处,在每个采样保持块的第一和第二输出开关上进行切换,信号L12、L22和L32均被维持为高,以在输出节点O1和O2之间并联连接三个采样保持块中的电容器,从而将它们放置在运算放大器50的反馈环中,使得放大器50的输出在T=6到T=7的周期时间中为由采样保持块采集并保持的三个样本的平均值。然后从时间周期T=8开始重复该过程。
图4示出了形成所述平均值的又一种备选方式。关于图3描述的过程局限在于取三个样本然后形成平均值。然后重复该过程。但是也可以形成移动平均值,其中将最近的信号与较早信号的表达相加。关于图4可以看出,采样序列基本上保持不变,其中,第一采样保持块在T=0到T=1期间获取其样本,第二采样保持块在T=2到T=3期间获取其样本,并且第三采样保持块在T=4到T=5期间获取其样本。但是当一个块在采样时,其它块或其它采样保持块的子集可以处于输出模式。这样,在如图4所示的实例中,在T=0到T=1周期时间期间,信号L22和L32被维持为高以在输出节点O1和O2之间并联连接第二和第三块中的电容器。同样地,当第二采样块在采样时,信号L12和L32被维持为高以在输出节点O1和O2之间并联连接第一和第三采样块中的电容器。最后,当第三采样块在采样时,信号L12和L22被维持为高以在输出节点O1和O2之间并联放置第一和第二采样保持块中的电容器。
如果我们认为采样开始于T=0时刻,并且所有电容器在开始时被放电,则很明显,在T=2到T=3的时间周期期间,第一采样块中的充电电容器10与第三采样块中的放电过的电容器并联连接,因此在这些电容器之间产生了一些电荷的重新分布。这样,在L12和L22被维持为高的T=4到T=5的采样周期期间,输出不再是最近样本和在先样本的相等等待,取而代之的是,在先三个样本被叠加到一起而最近样本具有两倍于其它两个样本的等待。但是在某些应用中,这可以被很好地接受。
图5示出了进一步的实施例,与在图1中所示的实施例相似,其中第一和第二采样块4和6配合获取施加于第一通道输入端的信号的平均值。然而还使用进一步的块4a和6a形成了相同的进一步的电路布置,以对施加于指示为通道2的第二通道的信号进行平均。
对于上述布置,信号L11和L31被同时维持为高,以同时将通道1和通道2的输入采样到采样保持块4和4a上。当样本被获取后,信号L11和L31被清零,然后信号L21和L41被维持为高,以同时将来自通道1和通道2的输入信号采样到采样保持块6和6a上。然后信号L21和L41将被清零。在输出阶段,信号L12和L22被维持为高以并联连接块4和6中的电容器并将所述电容器接入运算放大器50的反馈环中,以获得与来自通道1的采样信号的平均值对应的第一模拟平均值。在所述信号已被维持为高充分长时间以至模数转换完成后,信号L12和L22被清零。接下来,信号L32和L42被维持为高,以便将第二通道的块4a和6a中的电容器并联连接到运算放大器50的反馈环中,使得运算放大器的输出表示从第二通道获取的采样的平均值。该过程然后可以被重复。很清楚,这可以被扩展以包括更多的输入通道。
在截止到目前所描述的实施例中,采样电容器已被并联连接,使得电容器之间的电荷的重新分布形成了采样信号的数值平均。图6示出了一种相关电路,但在这种电路中不产生电荷的重新分布,而是利用差分模数转换器的特性以将采样值相加。这导致了两倍于平均值的输出值,因此其表示了全都在模拟域中的平均信号和两倍增益应用的同时形成。
图6所示的布置与图1所示的电路有概念上的相似性,并且一些同样的部件被标以相同的参考标号以使其明显。输入信号线I被分别提供给用4和6指示的第一和第二采样电路。第一采样电路具有采样电容器C1(执行与图1中的电容器10相同的任务),以及两个采样开关20和24,它们被如此布置:开关20串联连接地布置在输入线I和电容器C1的一个极板之间,并且开关24布置在电容器C1的另一个极板和向其施加参考电压“Ref+”的参考节点之间。当希望将信号采样到电容器C1上时,开关20和24均被置为低阻抗,但在其它情况下这两个开关均处于高阻抗状态。另外两个开关22和28使电容器C1能够被接入运算放大器80的反馈环中。运算放大器80具有可通过开关22连接到电容器C1的一个极板的反相输入端,其输出端可通过开关28连接到电容器C1的另一个极板,并且其非反相输入端连接接收参考电压“Ref-”。对第二采样电路进行类似的配置并使其与第二运算放大器82相关联。所述第二运算放大器也使其非反相输入端连接到“Ref-”。对于第一采样电路,运算放大器的反相输入端连接到电容器C1和输入线之间的节点,而在第二采样电路中,放大器的反相输入端则连接在电容器C2和参考电压“Ref-”之间,但是是在开关24’的电容器侧,使得开关24’可以将反相输入端与参考电压“Ref-”隔离。
在使用中开关20和24闭合以将第一电压采样到C1上。一旦采样周期结束,所述开关被再次断开以进入高阻状态。执行类似的过程,将第二电压采样到C2上。
当需要形成平均值时,开关22、28、22’和28’闭合(变为低阻抗),同时开关20、24、20’和24’被断开。
假设第一周期期间的采样电压为V1并且第二周期期间的采样电压为V2。所述电路的操作是形成值为V1+V2的输出。这用工作实例来示范。假设“Ref+”为5v,“Ref-”为-5v,而且我们有两个1v的输入样本。
我们可以看到,C1充电到+4v而C2充电到+6v。放大器80的反相输入端的电压将是-5伏(由于运算放大器的将它们输入端之间的差减小到零的工作方式),以实现-1v的输出。
对于运算放大器82,它也设法将它的反相输入端设置为-5伏,因此该放大器的输出将是+1v(跨越C2下降6伏)。所以ADC 84的非反相输入端为-1v而反相输入端为+1v。从而ADC的输入信号为2伏。Ref+和Ref-不需要围绕0V对称地设置。
图7示出了基本上相同的电路,但其使用了单个具有差分输入端和差分输出端的运算放大器90来实现。
图8示出了基于图1的进一步的布置,但其内部连接是这样重新设置的:开关22、22’和28的操作使采样电容器10和40被串联连接地置于缓冲放大器50的反馈环中。
为了清楚起见,在图6、7和8中用于开关的控制线已被省略。
因此,本发明可以提供有效但便宜的采集装置,其允许在模拟域中进行信号的平均,从而降低了对模数转换器的转换速度要求。很明显,尽管采样时间和输出时间在此被描述为具有相同的持续时间,但这并不是必要条件,设计者可以取决于其自身的要求选择缩短或延长相对于采样时间的输出时间。这样,为了进一步降低对模数转换器的性能要求,可以进一步增加输出时间。
Claims (18)
1.一种采样保持设备,包括:
第一采样装置,用于在第一采样周期期间对第一输入信号进行采样,并在所述第一采样周期完成后保持所述第一输入信号的第一样本;
第二采样装置,用于在不同于所述第一采样周期的第二采样周期期间对所述第一输入信号进行采样,并在所述第二采样周期完成后保持所述第一输入信号的第二样本;并且,
其中所述第一和第二采样装置还用于在第一输出周期期间将所述第一和第二样本输出到组合装置。
2.如权利要求1所述的采样保持设备,其中每个采样装置包括:电容器,用于采样所述第一输入信号;采样开关,用于将所述电容器的第一极板连接到输入端;以及第一输出开关,用于将所述电容器的所述第一极板连接到第一输出节点。
3.如权利要求2所述的采样保持设备,其中每个采样装置还包括:参考开关,用于将所述电容器的第二极板连接到参考节点;以及第二输出开关,用于将所述电容器的所述第二极板连接到第二输出节点。
4.如权利要求2所述的采样保持设备,其中,在所述第一输出周期期间,所述第一和第二采样装置中的所述电容器并联连接。
5.如权利要求3或权利要求19所述的采样保持设备,其中所述组合装置为平均装置,其包括具有反相输入端、非反相输入端和输出端的差分放大器,并且在所述第一输出周期期间,所述第一和第二采样装置中的每一个的所述第一和第二输出开关将所述电容器并联连接在所述平均装置的所述输出端和所述反相输入端之间。
6.如权利要求2所述的采样保持电路,其中,在所述第一采样周期期间,仅所述第一采样装置中的所述电容器连接到所述第一输入信号。
7.如权利要求2所述的采样保持电路,其中,在所述第二采样周期期间,仅所述第二采样装置中的所述电容器连接到所述第一输入信号。
8.如权利要求1所述的采样保持设备,包括至少一个另外的采样装置,用于在相应的采样周期期间采样所述第一输入信号。
9.如权利要求1所述的采样保持设备,包括多个通道,用于采样多个输入信号。
10.如权利要求1所述的采样保持设备,还包括第三和第四采样装置,用于采样差分输入信号。
11.如权利要求1所述的采样保持设备,其中所述组合装置用于形成所述第一和第二样本的和。
12.如权利要求11或权利要求25所述的采样保持装置,其中所述组合装置向差分设备的输入端提供所述第一和第二样本的版本。
13.如权利要求12所述的采样保持装置,其中所述差分设备为差分模数转换器。
14.如权利要求3或权利要求19所述的采样保持装置,其中,在所述第一采样周期期间,所述第一采样装置中的所述电容器连接到具有第一参考电压的第一参考节点,并且在所述第二采样周期期间,所述第二采样装置中的所述电容器连接到具有第二参考电压的第二参考节点。
15.如权利要求14所述的采样保持装置,其中所述第二参考电压与所述第一参考电压不同。
16.如权利要求14所述的采样保持装置,其中,在所述第一输出周期期间,所述第一采样装置中的所述电容器被设置于第一运算放大器的反馈环中,并且所述第二采样装置中的所述电容器被设置于第二运算放大器的反馈环中。
17.如权利要求16所述的采样保持装置,其中提供给所述放大器的非反相输入端的参考电压是相同的。
18.一种对输入信号进行平均的方法,包括以下步骤:
a)在第一周期期间对输入信号进行采样并将第一样本保持在第一采样装置上;
b)在不同于所述第一采样周期的第二周期期间对所述输入信号进行采样并将第二样本保持在第二采样装置上;
c)对所述第一和第二样本进行组合或平均。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/045,672 | 2005-01-26 | ||
US11/045,672 US7113116B2 (en) | 2005-01-26 | 2005-01-26 | Sample and hold apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101107675A true CN101107675A (zh) | 2008-01-16 |
CN100543880C CN100543880C (zh) | 2009-09-23 |
Family
ID=36123246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006800030142A Expired - Fee Related CN100543880C (zh) | 2005-01-26 | 2006-01-20 | 采样保持设备 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7113116B2 (zh) |
EP (1) | EP1842204B1 (zh) |
JP (1) | JP5265200B2 (zh) |
CN (1) | CN100543880C (zh) |
DE (1) | DE602006019198D1 (zh) |
WO (1) | WO2006081131A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104507105A (zh) * | 2014-12-29 | 2015-04-08 | 上海大唐移动通信设备有限公司 | 一种参数自适应过滤方法及装置 |
CN105247783A (zh) * | 2013-03-15 | 2016-01-13 | 李海升 | 缓冲放大器电路 |
CN106257837A (zh) * | 2015-06-22 | 2016-12-28 | 飞思卡尔半导体公司 | 用于测试差分模/数转换器的方法及其对应系统 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7375664B2 (en) * | 2006-06-07 | 2008-05-20 | Texas Instruments Incorporated | Systems and methods for providing anti-aliasing in a sample-and-hold circuit |
KR100755681B1 (ko) * | 2006-06-30 | 2007-09-05 | 삼성전자주식회사 | 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및방법 |
JP4900065B2 (ja) * | 2006-10-19 | 2012-03-21 | 株式会社デンソー | マルチチャネルサンプルホールド回路およびマルチチャネルa/d変換器 |
US7400283B1 (en) | 2006-12-19 | 2008-07-15 | Actel Corporation | Mixed signal system-on-a-chip integrated simultaneous multiple sample/hold circuits and embedded analog comparators |
US7941471B2 (en) * | 2007-01-29 | 2011-05-10 | International Business Machines Corporation | Differential approach to current-mode chaos based random number generator |
US7683677B2 (en) * | 2007-08-06 | 2010-03-23 | Mediatek Inc. | Sample-and-hold amplification circuits |
US20090039924A1 (en) * | 2007-08-09 | 2009-02-12 | Alfio Zanchi | Systems and methods for reducing distortion in semiconductor based sampling systems |
JP5321126B2 (ja) * | 2009-02-24 | 2013-10-23 | 富士通セミコンダクター株式会社 | アナログスイッチ回路 |
JP5409122B2 (ja) * | 2009-05-27 | 2014-02-05 | 株式会社エーシーティー・エルエスアイ | 入力信号の移動平均を出力する平均化回路 |
GB2479594A (en) * | 2010-04-16 | 2011-10-19 | St Microelectronics | A sample and hold circuit with internal averaging of samples |
WO2011151671A1 (en) * | 2010-06-02 | 2011-12-08 | Indian Institute Of Technology Bombay | Successive approximation register analog to digital converter circuit |
EP2437268B1 (en) * | 2010-09-30 | 2013-01-02 | ST-Ericsson SA | Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs |
US8581636B2 (en) * | 2011-12-24 | 2013-11-12 | St-Ericsson Sa | Sample-and-hold circuit arrangement |
US8513982B1 (en) * | 2012-03-19 | 2013-08-20 | Freescale Semiconductor, Inc. | Sample and hold circuit and differential sample and hold circuit |
EP2847868B1 (en) | 2012-03-30 | 2018-09-12 | Intel Corporation | Inverter-and-switched-capacitor-based squelch detector apparatus and method |
JP5928130B2 (ja) * | 2012-04-25 | 2016-06-01 | 富士通株式会社 | 補間回路および受信回路 |
WO2014023994A1 (en) * | 2012-08-08 | 2014-02-13 | Freescale Semiconductor, Inc. | Sample-and-hold circuit, capacitive sensing device, and method of operating a sample-and-hold circuit |
TWI646782B (zh) * | 2014-04-11 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置 |
US9600707B1 (en) * | 2015-11-30 | 2017-03-21 | Fingerprint Cards Ab | Analog sampling system and method for noise supression |
KR101626876B1 (ko) | 2015-12-17 | 2016-06-02 | 서울대학교 산학협력단 | 빔포밍 장치 및 이를 포함하는 시스템 |
US9680453B1 (en) | 2016-08-09 | 2017-06-13 | Nxp Usa, Inc. | Oscillator circuit |
US10050526B2 (en) | 2016-08-09 | 2018-08-14 | Nxp Usa, Inc. | Switching power converter |
US9741449B1 (en) * | 2016-08-09 | 2017-08-22 | Nxp Usa, Inc. | Sample and hold circuit |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4325027A (en) * | 1979-11-28 | 1982-04-13 | Compass Electronics | Metal detector for locating objects with full sensitivity in the presence of distributed mineral material |
US4331894A (en) * | 1980-05-29 | 1982-05-25 | American Microsystems, Inc. | Switched-capacitor interolation filter |
FI63635C (fi) * | 1981-06-22 | 1983-07-11 | Instrumentarium Oy | Filtrationsarrangemang foer eliminering av naetstoerningar |
JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
US4591832A (en) * | 1984-07-18 | 1986-05-27 | Rca Corporation | Digital-to-analog conversion system as for use in a digital TV receiver |
US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
US5061865A (en) * | 1990-07-23 | 1991-10-29 | Grumman Aerospace Corporation | Non-linear transimpedance amplifier |
JPH04345277A (ja) | 1991-05-23 | 1992-12-01 | Matsushita Electric Ind Co Ltd | 電圧ホールド回路 |
JPH0685670A (ja) | 1992-09-03 | 1994-03-25 | Hitachi Ltd | サンプリング方法及びサンプリング・システム |
US5541599A (en) * | 1993-06-30 | 1996-07-30 | Crystal Semiconductor Corporation | Data independent loading of a reference in a discrete time system |
US5408192A (en) * | 1993-10-12 | 1995-04-18 | International Business Machines Corporation | Monolithic broadband phase shifting circuit for analog data signals |
JP2708007B2 (ja) * | 1995-03-31 | 1998-02-04 | 日本電気株式会社 | サンプル・ホールド回路 |
US5689201A (en) * | 1995-08-08 | 1997-11-18 | Oregon State University | Track-and-hold circuit utilizing a negative of the input signal for tracking |
DE69625192D1 (de) | 1996-08-07 | 2003-01-16 | St Microelectronics Srl | Präzisionsservodemodulator |
US5872470A (en) * | 1996-11-29 | 1999-02-16 | Varian Associates, Inc. | Pipelined sample and hold circuit with correlated double sampling |
US6636084B2 (en) * | 1999-12-22 | 2003-10-21 | Texas Instruments Incorporated | Sample and hold circuit |
JP3479506B2 (ja) * | 2000-10-18 | 2003-12-15 | 有限会社リニアセル・デザイン | 加重平均値演算回路 |
US6529049B2 (en) * | 2001-05-10 | 2003-03-04 | National Semiconductor Corporation | Pre-charged sample and hold |
US6542017B2 (en) * | 2001-06-13 | 2003-04-01 | Texas Instruments Incorporated | Feed-forward approach for timing skew in interleaved and double-sampled circuits |
JP3497495B2 (ja) * | 2001-11-21 | 2004-02-16 | 株式会社半導体理工学研究センター | サンプルホールド回路 |
US7623171B2 (en) * | 2003-05-07 | 2009-11-24 | Aptina Imaging Corporation | Multiple crawbar switching in charge domain linear operations |
US6992509B2 (en) * | 2003-10-02 | 2006-01-31 | Supertex, Inc. | Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements |
-
2005
- 2005-01-26 US US11/045,672 patent/US7113116B2/en active Active
-
2006
- 2006-01-20 DE DE602006019198T patent/DE602006019198D1/de active Active
- 2006-01-20 EP EP06718939A patent/EP1842204B1/en not_active Expired - Fee Related
- 2006-01-20 WO PCT/US2006/001940 patent/WO2006081131A1/en active Application Filing
- 2006-01-20 CN CNB2006800030142A patent/CN100543880C/zh not_active Expired - Fee Related
- 2006-01-20 JP JP2007553140A patent/JP5265200B2/ja active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105247783A (zh) * | 2013-03-15 | 2016-01-13 | 李海升 | 缓冲放大器电路 |
CN105247783B (zh) * | 2013-03-15 | 2018-02-27 | 李海升 | 缓冲放大器电路 |
CN104507105A (zh) * | 2014-12-29 | 2015-04-08 | 上海大唐移动通信设备有限公司 | 一种参数自适应过滤方法及装置 |
CN104507105B (zh) * | 2014-12-29 | 2019-03-01 | 上海大唐移动通信设备有限公司 | 一种参数自适应过滤方法及装置 |
CN106257837A (zh) * | 2015-06-22 | 2016-12-28 | 飞思卡尔半导体公司 | 用于测试差分模/数转换器的方法及其对应系统 |
CN106257837B (zh) * | 2015-06-22 | 2021-06-29 | 恩智浦美国有限公司 | 用于测试差分模/数转换器的方法及其对应系统 |
Also Published As
Publication number | Publication date |
---|---|
EP1842204A1 (en) | 2007-10-10 |
WO2006081131A1 (en) | 2006-08-03 |
JP2008529415A (ja) | 2008-07-31 |
JP5265200B2 (ja) | 2013-08-14 |
DE602006019198D1 (de) | 2011-02-10 |
US20060164279A1 (en) | 2006-07-27 |
US7113116B2 (en) | 2006-09-26 |
EP1842204B1 (en) | 2010-12-29 |
CN100543880C (zh) | 2009-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100543880C (zh) | 采样保持设备 | |
JP3337241B2 (ja) | 改良型多重チャンネル・センサーインターフェース回路とその製造方法 | |
DE102015121385B4 (de) | Kalibrierungstechniken für SAR-ADCs mit Reservoirkondensatoren auf-dem-Chip | |
US8952839B2 (en) | Successive approximation register analog-to-digital converter with multiple capacitive sampling circuits and method | |
US5973536A (en) | Switched capacitor filter | |
GB2149990A (en) | A semiconductor integrated circuit | |
US4471341A (en) | Pipe-lined CCD analog-to-digital converter | |
EP2270987B1 (en) | Capacitive integrate and fold charge-to-digital converter | |
KR20070042532A (ko) | 높은 동작 주파수에서 전하결합소자 안의 일정한 전하량을감산/부가하기 위한 장치 | |
DE102011005325A1 (de) | Zyklischer Analog/Digital-Wandler | |
CN103901260A (zh) | 电池组的电压检测设备 | |
CN205670297U (zh) | 指纹检测装置 | |
CN102098049A (zh) | 开关电容输入电路和包含开关电容输入电路的模数转换器 | |
US8350743B2 (en) | AD converter | |
JPH0456519A (ja) | A/d変換器 | |
WO2008097400A1 (en) | Low-voltage comparator-based switched-capacitor networks | |
CN106257837A (zh) | 用于测试差分模/数转换器的方法及其对应系统 | |
JPS58111414A (ja) | 増幅器システム | |
SE441713B (sv) | Laddningsoverforingsanordning | |
JP3458634B2 (ja) | 多段比較器 | |
Lubaszewski et al. | Concurrent error detection in analog and mixed-signal integrated circuits | |
CN101388669A (zh) | 并联式模数转换电路、采样电路以及比较放大电路 | |
JPS63153907A (ja) | スイツチトキヤパシタフイルタ | |
JP3916560B2 (ja) | キャパシタ切替えパイプライン・アナログデジタル変換器 | |
KR101791243B1 (ko) | 홀 센서 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: ANALOG DEVICES INC. Free format text: FORMER NAME: ANALOG DEVICES, INC. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Massachusetts, USA Patentee after: ANALOG DEVICES, Inc. Address before: Massachusetts, USA Patentee before: Analog Devices, Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090923 |
|
CF01 | Termination of patent right due to non-payment of annual fee |