KR101791243B1 - 홀 센서 장치 - Google Patents

홀 센서 장치 Download PDF

Info

Publication number
KR101791243B1
KR101791243B1 KR1020160037101A KR20160037101A KR101791243B1 KR 101791243 B1 KR101791243 B1 KR 101791243B1 KR 1020160037101 A KR1020160037101 A KR 1020160037101A KR 20160037101 A KR20160037101 A KR 20160037101A KR 101791243 B1 KR101791243 B1 KR 101791243B1
Authority
KR
South Korea
Prior art keywords
switching
output terminal
switch
signal
clock signal
Prior art date
Application number
KR1020160037101A
Other languages
English (en)
Other versions
KR20170111516A (ko
Inventor
채형일
Original Assignee
국민대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국민대학교산학협력단 filed Critical 국민대학교산학협력단
Priority to KR1020160037101A priority Critical patent/KR101791243B1/ko
Publication of KR20170111516A publication Critical patent/KR20170111516A/ko
Application granted granted Critical
Publication of KR101791243B1 publication Critical patent/KR101791243B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0029—Treating the measured signals, e.g. removing offset or noise
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/602—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using delta-sigma sequences

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명에 따른 홀 센서 장치는, 서로 마주보는 한 쌍의 제1단자 및 제3단자와, 서로 마주하는 다른 한 쌍의 제2단자 및 제4단자는 단자를 포함하여 미리 설정된 복수의 검출방향에 따라 자계를 전압신호로 검출하는 홀소자; 상기 제1 내지 제4 단자에 각각 연결된 제1 내지 제4 스위치를 포함하고, 상기 제1단자 및 제3단자에서 각각 검출되는 제1전압신호 및 제3 전압신호 또는 상기 제2단자 및 제4단자에서 각각 검출되는 제2전압신호 및 제4 전압신호를 선택적으로 스위칭하는 스위치회로부; 상기 제1스위치 및 제2스위치의 제1공통출력단에 서로 병렬연결되는 제1스위칭모듈 및 제2스위칭모듈과 상기 제3스위치 및 제4스위치의 제2공통출력단에 서로 병렬연결되는 제3스위칭모듈 및 제4스위칭모듈을 포함하고 상기 제1공통출력단에서 출력되는 제1출력신호 및 상기 제2공통출력단에서 출력되는 제2출력신호를 선택적으로 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력하는 델타 시그마 변환부; 및 상기 스위치회로부의 제1 내지 제4 스위치 및 상기 델타시그마 변환부의 제1 내지 제4 스위칭모듈의 스위칭을 제어하는 스위칭제어부를 포함한다.

Description

홀 센서 장치{Magnetic sensor apparatus}
본 발명은 홀 센서 장치에 관한 것으로서, 특히 홀 소자의 각 단자로부터 출력되는 아날로그 전압신호를 델타-시그마 변환기(△Σ ADC)를 통해 오프셋 전압 신호 및 잡음 신호를 제거함으로써 홀 소자의 전압검출 신뢰성을 향상시키는 홀 센서 장치에 관한 것이다.
홀 센서(hall sensor)는 홀 효과(hall effect)를 이용하여 외부의 자계의 변화를 감지하여 전기적 신호로 출력하는 마그네틱 센서의 일종이다.
이러한 홀 센서는 반도체 기판에 전류를 흘리고 그 전류의 흐름과 수직인 방향으로 자계를 가할 경우 전류와 자계에 수직방향으로 생성되는 전위차, 즉 홀 전압의 변화를 이용하는 센서이며 브릿지(bridge) 형태의 내부저항으로 구성된다.
종래의 홀 센서에는 자장이 0인 상태, 즉, 무자장의 상태이어도 검출전압이 0이 아닌 일정한 오프셋 전압(offset voltage)이 출력된다. 이러한 오프셋 전압은 홀 센서의 측정값에 오차를 발생시키므로 오프셋 전압를 제거하기 위해 스피닝 커런트(Spinning current) 방법이 적용된 홀 센서의 구동 방법이 존재한다.
하지만, 이러한 종래의 홀 센서에서는 홀 전압 신호가 낮은 주파수를 가지므로 홀 센서 장치의 작동속도가 느리다는 문제점이 있다.
대한민국 등록특허공보 제0676212호 대한민국 등록특허공보 제1519320호 미국 공개특허공보 제2010/0052665호 일본 공개특허공보 제2015-508168호
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 홀 소자에서 출력되는 전압신호에 포함된 오프셋 전압신호를 제거하여 전압신호만 출력되도록 하는 홀 센서 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은 홀 소자의 각 단자로부터 출력되는 아날로그 전압신호를 교대로 델타-시그마 변환기(△Σ ADC)로 입력하여 오프셋 전압신호 및 잡음신호를 제거함으로써 홀 소자의 전압검출 신뢰성을 향상시키는 홀 센서 장치를 제공한다.
본 발명의 일 실시 예에 따른 홀 센서 장치는, 서로 마주보는 한 쌍의 제1단자 및 제3단자와, 서로 마주하는 다른 한 쌍의 제2단자 및 제4단자는 단자를 포함하여 미리 설정된 복수의 검출방향에 따라 자계를 전압신호로 검출하는 홀소자; 상기 제1 내지 제4 단자에 각각 연결된 제1 내지 제4 스위치를 포함하고, 상기 제1단자 및 제3단자에서 각각 검출되는 제1전압신호 및 제3 전압신호 또는 상기 제2단자 및 제4단자에서 각각 검출되는 제2전압신호 및 제4 전압신호를 선택적으로 스위칭하는 스위치회로부; 상기 제1스위치 및 제2스위치의 제1공통출력단에 서로 병렬연결되는 제1스위칭모듈 및 제2스위칭모듈과 상기 제3스위치 및 제4스위치의 제2공통출력단에 서로 병렬연결되는 제3스위칭모듈 및 제4스위칭모듈을 포함하고 상기 제1공통출력단에서 출력되는 제1출력신호 및 상기 제2공통출력단에서 출력되는 제2출력신호를 선택적으로 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력하는 델타 시그마 변환부; 및 상기 스위치회로부의 제1 내지 제4 스위치 및 상기 델타시그마 변환부의 제1 내지 제4 스위칭모듈의 스위칭을 제어하는 스위칭제어부를 포함한다.
본 발명에서, 상기 스위치회로부는 상기 제1스위치 및 제2스위치의 출력단은 공통(common)되어 제1공통출력단으로 설정되고 상기 제3스위치 및 제4스위치의 출력단은 공통되어 제2공통출력단으로 설정된다.
본 발명에서, 상기 스위칭제어부는 상기 제1스위치 및 제3스위치로 동일한 제1클럭신호를 출력하고 상기 제2스위치 및 제4스위치로 동일한 제2클럭신호를 출력한다.
본 발명에서, 상기 제1클럭신호 및 제2클럭신호는 기설정된 동일한 주파수를 가지며 서로 반대 위상을 갖는다.
또한, 본 발명의 다른 실시 예에 따른 홀 센서 장치는, 서로 마주보는 한 쌍의 제1단자 및 제3단자와, 서로 마주하는 다른 한 쌍의 제2단자 및 제4단자는 단자를 포함하여 미리 설정된 복수의 검출방향에 따라 자계를 전압신호로 검출하는 홀소자; 상기 제1 내지 제4 단자에 각각 직접 연결된 제1 내지 제4 스위칭모듈을 포함하고 상기 제1단자 및 제3단자에서 각각 검출되는 제1전압신호 및 제3 전압신호 또는 상기 제2단자 및 제4단자에서 각각 검출되는 제2전압신호 및 제4 전압신호를 선택적으로 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력하는 델타 시그마 변환부; 및 상기 델타시그마 변환부의 제1 내지 제4 스위칭모듈의 스위칭을 제어하는 스위칭제어부를 포함하고, 상기 제1 내지 제4 스위칭모듈은 각각 서로 직렬로 연결된 한쌍의 제1 및 제2 스위치소자 사이에 제1 커패시터가 직렬로 연결되고, 상기 제1 내지 제4 스위칭모듈 중 제1 및 제2 스위칭모듈의 각 제2 스위치소자의 각 출력단은 제3 공통출력단으로 연결되고 상기 제3 및 제4 스위칭모듈의 각 제2 스위치소자의 각 출력단은 제4 공통출력단으로 연결되며, 상기 홀소자의 제1 내지 제4 단자는 각각 제1 내지 제4 스위칭모듈의 각 제1 스위치소자에 직접 연결된다.
삭제
본 발명에서, 상기 스위칭제어부는 상기 제1스위칭모듈 및 제4스위칭모듈에 각각 포함된 2개의 각 스위치소자로 동일한 제3클럭신호를 출력하고 상기 제2스위칭모듈 및 제3스위칭모듈에 각각 포함된 2개의 각 스위치소자로 동일한 제4클럭신호를 출력한다.
본 발명에서, 상기 제3클럭신호 및 제4클럭신호는 기설정된 동일한 주파수를 가지며 서로 반대 위상을 갖는다.
삭제
본 발명에서, 상기 델타시그마 변환부는 상기 제3공통출력단의 출력신호와 상기 제4공통출력단의 출력신호를 증폭하는 증폭부를 포함한다.
본 발명에서, 상기 델타시그마 변환부는, 상기 제3공통출력단과 상기 증폭부의 출력단 사이에서 상기 제3공통출력단의 출력신호를 스위칭하는 제5스위칭모듈; 및 상기 제4공통출력단과 상기 증폭부의 출력단 사이에서 상기 제4공통출력단의 출력신호를 스위칭하는 제6스위칭모듈을 더 포함한다.
본 발명에서, 상기 제5스위칭모듈은 상기 제3공통출력단과 상기 증폭부의 일측 출력단 사이에 서로 직렬연결된 제3스위치소자 및 제4스위치소자와, 상기 제3 및 제4 스위치소자 사이에 직렬연결된 제2커패시터와, 일단이 상기 제4공통출력단에 연결되고 타단이 상기 제3스위치소자와 제2커패시터의 중성점에 연결되는 제5스위치소자와, 일단이 상기 제2커패시터와 제4스위치소자의 중성점에 연결되고 타단이 상기 증폭부의 타측 출력단에 연결되는 제6스위치소자를 포함하고, 상기 제6스위칭모듈은 상기 제4공통출력단과 상기 증폭부의 타측 출력단 사이에 서로 직렬연결된 제7스위치소자 및 제8스위치소자와, 상기 제7 및 제8 스위치소자 사이에 직렬연결된 제3커패시터와, 일단이 상기 제3공통출력단에 연결되고 타단이 상기 제7스위치소자과 제3커패시터의 중성점에 연결되는 제9스위치소자와, 일단이 상기 제3커패시터와 제8스위치소자의 중성점에 연결되고 타단이 상기 증폭부의 일측 출력단에 연결되는 제10스위치소자를 포함한다.
본 발명에서, 상기 스위칭제어부는 상기 제5스위치소자와 제6스위치소자, 그리고 상기 제9스위치소자와 제10스위치소자에는 제3클릭신호를 출력하고, 상기 제3스위치소자와 제4스위치소자, 그리고 상기 제7스위치소자와 제8스위치소자에는 제4클럭신호를 출력한다.
본 발명에 따르면 홀 소자의 출력신호에서 상대적으로 오프셋 전압 신호를 제거하기 때문에 홀 센서 장치의 검출감도가 향상되는 효과가 있다.
또한, 본 발명에 의하면 종래기술에 비해 구조가 간단하고 구현에 필요한 주파수를 최소화할 수 있어 크기와 전력 소모 측면에서 모두 우수한 효과가 있다.
도 1은 본 발명의 실시 예에 따른 홀 소자의 구성 예시도이다.
도 2는 본 발명의 일 실시 예에 따른 홀 센서 장치의 구성도이다.
도 3은 본 발명의 일 실시 예에 따른 스위치회로부의 클럭신호의 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 델타시그마 변환부의 클럭신호의 예시도이다.
도 5는 본 발명의 다른 실시 예에 따른 홀 센서 장치의 구성도이다.
도 6 및 도 7은 본 발명의 실시 예에 따라 델타시그마 변환부에서 클럭신호에 따른 신호흐름을 설명하기 위한 도면이다.
도 8은 본 발명의 실시 예에 따른 델타시그마 변환부에서 클럭신호에 따른 의 샘플링 및 전압출력 과정을 나타낸 타임차트도이다.
도 9는 본 발명의 실시 예에 따른 홀 센서 장치에서 전압신호의 주파수 변조에 따른 신호파형도이다.
이하, 본 발명의 일부 실시 예들을 예시적인 도면을 통해 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 실시 예의 구성요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성요소 사이에 또 다른 구성요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 실시 예에 따른 홀소자의 모델링 예시도이다.
도 1을 참조하면, 본 발명에 따른 홀소자(110)는 브릿지(bridge) 형태로 연결된 4개의 저항(R1,R2,R3,R4)을 포함하고, 각각의 저항들(R1,R2,R3,R4) 사이의 각 중성점에 4개의 단자(111,112,113,114)가 형성되도록 모델링될 수 있다. 이때, 도면에서와 같이 홀소자(110)는 제1 내지 제4 단자(111~114)를 포함하며, 이러한 단자들을 통해 미리 설정된 복수의 검출방향에 따라 자계를 검출하여 4개의 단자 중 2개의 단자를 통해 검출된 자계에 대응하는 전압신호로 출력하도록 한다.
이러한 4개의 단자(111~114) 중 서로 마주보는 한 쌍의 단자에는 구동전원을 공급하고 나머지 마주보는 다른 쌍의 단자에는 검출전압이 출력된다. 이러한 전원공급과 검출전압의 출력은 교대로 반복된다. 예컨대, 제1 및 제3 단자(111,113)에 구동전원을 공급하고 제2 및 제4 단자(112,114)는 검출전압을 출력한다. 이후 기설정된 시간간격으로 검출방향에 따라 제2 및 제4 단자(112,114)에 구동전원을 공급하고 제1 및 제3 단자(111,113)에서 검출전압을 출력하도록 한다. 이러한 과정은 홀 소자(110)에서의 자계 검출과정에서 계속 반복된다.
이때, 출력전압은 마주하는 두 단자에서 출력되는 전압신호의 차이로 결정된다. 예컨대, 제1단자(111)에는 Vout + 전압신호가 출력되고 제3단자(113)에는 Vout - 전압신호가 출력되는 경우 홀 소자(110)의 출력전압 Vout은 Vout + - Vout - 가 된다. 이때, 홀 소자(110)의 출력전압 Vout은 홀 전압(Vhall)과 오프셋 전압(Voffset)의 합으로 이루어진다.
도 2는 본 발명의 일 실시 예에 따른 홀 센서 장치의 구성도이고, 도 3은 본 발명의 일 실시 예에 따른 스위치회로부의 클럭신호의 예시도이며, 도 4는 본 발명의 일 실시 예에 따른 델타시그마 변환부의 클럭신호의 예시도이다.
도 2를 참조하면, 본 발명에 따른 홀 센서 장치(100)는 홀소자(110), 스위치회로부(120), 델타시그마 변환부(△Σ ADC)(130) 및 스위칭제어부(140)를 포함하여 구성된다.
홀소자(110)는 상술한 바와 같이 서로 마주보는 한 쌍의 제1단자 및 제3단자와, 서로 마주하는 다른 한 쌍의 제2단자 및 제4단자는 단자를 포함하여 사전에 설정된 복수의 검출방향에 따라 자계를 전압신호로 검출한다.
스위치회로부(120)는 홀소자(110)의 제1 내지 제4 단자(111,112,113,114)에 그 입력단이 각각 연결된 제1 내지 제4 스위치(121,122,123,124)를 포함한다. 제1스위치(121)와 제2스위치(122)의 출력단은 공통(common)되어 제1공통출력단(125)을 형성하고, 또한 제3스위치(123) 및 제4스위치(124)의 출력단은 공통되어 제2공통출력단(126)을 형성한다.
이와 같이 구성된 제1 내지 제4 스위치(121,122,123,124)는 제1단자(111) 및 제3단자(113)에서 각각 검출되는 제1전압신호(S1) 및 제3전압신호(S3) 또는 제2단자(112) 및 제4단자(114)에서 각각 검출되는 제2전압신호(S2) 및 제4전압신호(S4)를 선택적으로 스위칭한다. 구체적으로, 제1스위치(121)는 제1단자(111)로부터 출력되는 제1전압신호(S1)를 스위칭하고, 제2스위치(122)는 제2단자(112)로부터 출력되는 제2전압신호(S2)를 스위칭하고, 제3스위치(123)는 제3단자(113)로부터 출력되는 제3전압신호(S3)를 스위칭하며, 제4스위치(124)는 제4단자(114)로부터 출력되는 제4전압신호(S4)를 스위칭한다.
이때, 본 실시 예에서 제1스위치(121)와 제3스위치(123)는 서로 연동하여 스위칭되고, 제2스위치(122)와 제4스위치(124)는 서로 연동하여 스위칭된다. 이러한 스위칭을 위하여 스위칭제어부(140)는 제1스위치(121) 및 제3스위치(123)로 동일한 제1클럭신호(
Figure 112016029734387-pat00001
)를 출력하고 제2스위치(122) 및 제4스위치(124)로 동일한 제2클럭신호(
Figure 112016029734387-pat00002
)를 출력한다.
여기서, 제1클럭신호(
Figure 112016029734387-pat00003
)와 제2클럭신호(
Figure 112016029734387-pat00004
)는 도 3에 도시된 바와 같이 동일한 주파수를 가지며 서로 반대 위상을 갖는다. 도 3을 참조하면 제1클럭신호(
Figure 112016029734387-pat00005
)가 제1스위치(121)와 제3스위치(123)로 출력되는 동안에는 제2클럭신호(
Figure 112016029734387-pat00006
)가 제2스위치(122)와 제4스위치(124)로 출력된다. 반대로 제2클럭신호(
Figure 112016029734387-pat00007
)가 제2스위치(122)와 제4스위치(124)로 출력되는 동안에는 제1클럭신호(
Figure 112016029734387-pat00008
)가 제1스위치(121)와 제3스위치(123)로 출력된다.
이처럼 제1스위치(121)와 제3스위치(123)가 서로 연동하여 스위칭되고 제2스위치(122)와 제4스위치(124)가 서로 연동하여 스위칭되며, 이들 두 쌍의 스위치들은 서로 반대 위상의 클릭신호에 의해 스위칭되므로, 제1공통출력단(125)과 제2공통출력단(126)에는 특정 클럭신호에서는 제1전압신호(S1)와 제3전압신호(S3)가 각각 출력되며, 다음 클럭신호시에서 제2전압신호(S2)와 제4전압신호(S4)가 각각 출력되는 것이다.
이와 같이 본 발명에 따른 홀 센서 장치(100)에서는 스위치회로부(120)에 의해 홀소자(110)로부터 입력되는 전압신호를 기설정된 주파수의 클럭신호에 따라 연속적으로 1차적으로 샘플링하게 된다. 따라서, 클럭신호의 주파수에 따라 샘플링되는 전압신호의 개수를 조절할 수 있다.
델타시그마 변환부(130)는 제1스위치(121) 및 제2스위치(122)의 제1공통출력단(125)에 접속되고 서로 간에 병렬연결되는 제1스위칭모듈(131) 및 제2스위칭모듈(132)과, 제3스위치(123) 및 제4스위치(124)의 제2공통출력단(125)에 접속되고 서로 간에 병렬연결되는 제3스위칭모듈(133) 및 제4스위칭모듈(134)을 포함한다. 제1스위칭모듈(131)과 제2스위칭모듈(132)은 입력단과 출력단이 각각 공통(common)되고, 또한 제3스위칭모듈(133)과 제4스위칭모듈(134)의 입력단과 출력단도 각각 공통된다. 이러한 델타시그마 변환부(130)는 제1공통출력단(125)에서 출력되는 제1출력신호 및 제2공통출력단(126)에서 출력되는 제2출력신호를 선택적으로 각각 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력한다. 여기서, 제1출력신호는 제1전압신호(S1) 또는 제2전압신호(S2) 중 어느 하나의 전압신호가 되며, 제2출력신호는 제3전압신호(S3) 또는 제4전압신호(S4) 중 어느 하나의 전압신호가 되는 것이다.
구체적으로, 상기와 같이 구성된 제1 내지 제4 스위칭모듈(131,132,133,134)은 제1공통출력단(125)에서 출력되는 제1출력신호 및 제2공통출력단(126)에서 출력되는 제2출력신호를 선택적으로 스위칭한다. 즉, 제1스위칭모듈(131)과 제2스위칭모듈(132)은 제1출력신호를 스위칭하고, 제3스위칭모듈(133)과 제4스위칭모듈(134)은 제2출력신호를 스위칭한다.
이때, 본 실시 예에서 제1스위칭모듈(131)과 제4스위칭모듈(134)은 서로 연동하여 스위칭되고, 제2스위칭모듈(132)과 제3스위칭모듈(133)은 서로 연동하여 스위칭된다. 이러한 스위칭을 위하여 스위칭제어부(140)는 제1스위칭모듈(131) 내지 제4스위칭모듈(134)로 제3클럭신호(
Figure 112016029734387-pat00009
) 및 제4클럭신호(
Figure 112016029734387-pat00010
)를 선택적으로 반복해서 출력한다.
여기서, 구체적으로 제3클럭신호(
Figure 112016029734387-pat00011
)와 제4클럭신호(
Figure 112016029734387-pat00012
)는 도 4에 도시된 바와 같이 동일한 주파수를 가지며 서로 반대 위상을 갖는다. 도 4를 참조하면 제3클럭신호(
Figure 112016029734387-pat00013
)가 제1스위칭모듈(131)과 제4스위칭모듈(134)로 출력되는 동안에는 제4클럭신호(
Figure 112016029734387-pat00014
)가 제2스위칭모듈(132)와 제3스위칭모듈(133)로 출력되고, 이와 반대로 제4클럭신호(
Figure 112016029734387-pat00015
)가 제1스위칭모듈(131)과 제4스위칭모듈(134)로 출력되는 동안에는 제3클럭신호(
Figure 112016029734387-pat00016
)가 제2스위칭모듈(132)와 제3스위칭모듈(133)로 출력된다.
이처럼 제1스위칭모듈(131)과 제4스위칭모듈(134)이 서로 연동하여 스위칭되고 제2스위칭모듈(132)과 제3스위칭모듈(133)이 서로 연동하여 스위칭되며, 이들 두 쌍의 스위칭모듈들은 서로 반대 위상의 클릭신호에 의해 스위칭되므로, 제1스위칭모듈(131)과 제2스위칭모듈(132)의 제3공통출력단(135)과 제3스위칭모듈(133)과 제4스위칭모듈(134)의 제4공통출력단(136)에는 특정 클럭신호에서 제1전압신호(S1) 또는 제2전압신호(S2) 중 하나에 의한 제1출력신호와 제3전압신호(S3) 또는 제4전압신호(S4) 중 하나에 의한 제2출력신호가 각각 출력되며, 다음 클럭신호에서 앞서 출력된 전압신호와 다른 전압신호가 각각 출력되는 것이다.
이때, 본 발명에 따른 홀 센서 장치(100)에서는 델타시그마 변환부(130)에 의해 전압신호를 기설정된 주파수의 클럭신호에 따라 연속적으로 2차적으로 샘플링하게 된다. 따라서, 클럭신호의 주파수에 따라 샘플링되는 전압신호의 개수를 조절할 수 있다. 여기서, 제1,2클럭신호와 제3,4클럭신호의 주파수는 조정이 가능하다. 바람직하게는 제1 내지 제4 클럭신호가 동일한 주파수를 가질 수 있지만, 샘플링되는 전압신호의 개수에 따라 다르게 변경도 가능하다.
본 발명의 실시 예에서, 제1 내지 제4 스위칭모듈(131~134)은 각각 2개의 스위치소자, 즉 제1 및 제2 스위치소자(137,138)가 직렬로 연결되고, 이들 각각의 제1 및 제2 스위치소자(137,138) 사이에는 커패시터(139)가 각각 직렬로 연결된다. 이러한 각 커패시터(139)는 이들 각 제1 및 제2 스위치소자(137,138)의 스위칭에 따라 검출된 전압을 저장(충전)하거나 저장된 전압을 출력(방전)하도록 한다. 여기서, 상기와 같이 하나의 스위칭모듈에 2개의 제1 및 제2 스위치소자(137,138)와 1개의 커패시터(139)가 직렬로 연결되는 구성에서 이들 각 제1 및 제2 스위치소자(137,138)는 각각 동일한 주파수의 서로 반대 위상의 클럭신호가 각각 인가됨이 바람직하다. 이는 두 스위치소자(137,138)에 반대 위상의 클럭신호를 인가하여 커패시터(139)에서의 충전과 방전을 교대로 발생하도록 하기 위한 것이다. 이는 하기에서 상세히 설명한다.
스위칭제어부(140)는 스위치회로부(120)의 제1 내지 제4 스위치(121~124) 및 델타시그마 변환부(130)의 제1 내지 제4 스위칭모듈(131~134), 구체적으로 각 스위칭모듈(131~134)에 각각 포함된 2개의 스위치소자(137,138)의 스위칭을 제어한다. 이러한 스위칭 제어를 위하여 스위칭제어부(140)는 제1 내지 제4 클럭신호를 각각 대응되는 제1 내지 제4 스위치(121) 및 2개의 스위치소자(137,138)로 출력한다.
도 5는 본 발명의 다른 실시 예에 따른 홀 센서 장치의 구성도이다.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 홀 센서 장치는 도 1에 도시된 일 실시 예에 따른 홀 센서 장치와 비교할 때 스위치회로부(120)가 생략되고 홀소자(110)와 델타시그마 변환부(130)가 직접 결합된 형태이다. 이때, 이러한 홀소자(110)와 델타시그마 변환부(130)의 직접 결합은 제1,2클럭신호와 제3,4클럭신호가 동일한 주파수일 경우, 즉
Figure 112016029734387-pat00017
=
Figure 112016029734387-pat00018
인 경우에 가능하다. 여기서, 도 5에 도시된 홀소자(110), 델타 시그마 변환부(130) 및 스위칭제어부(140)의 구성은 도 1에 도시된 구성과 비교할 때 기본적으로 동일한 동작을 수행한다. 다만, 도 5에서는 홀소자(110)와 델타시그마 변환부(130)의 직접 결합에 따라 결합되는 구성연결과 델타시그마 변환부(130)의 제1 내지 제4 스위칭모듈(131~134)의 스위칭동작에서 일부 차이가 있다. 이하에서는 차이가 있는 부분을 중심으로 구체적으로 설명한다.
도 5에 도시된 바와 같이 델타시그마 변환부(130)의 제1 내지 제4 스위칭모듈(131,132,133,134)이 홀소자(110)의 제1 내지 제4 단자(111,112,113,114)에 각각 연결된다. 이러한 제1 내지 제4 스위칭모듈(131,132,133,134)은 홀소자(110)의 제1단자(111) 내지 제4단자(114)에서 각각 검출되는 제1전압신호(S1) 내지 제4전압신호(S4)를 선택적으로 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력한다.
보다 구체적으로, 제1스위칭모듈(131)은 제1단자(111)로부터 출력되는 제1전압신호(S1)를 스위칭하고, 제2스위칭모듈(132)은 제2단자(112)로부터 출력되는 제2전압신호(S2)를 스위칭하고, 제3스위칭모듈(133)은 제4단자(114)로부터 출력되는 제4전압신호(S4)를 스위칭하며, 제4스위칭모듈(134)은 제3단자(113)로부터 출력되는 제3전압신호(S3)를 스위칭한다.
이때, 본 실시 예에서 제1스위칭모듈(131)과 제3스위칭모듈(133)은 서로 연동하여 스위칭되고, 제2스위칭모듈(132)과 제4스위칭모듈(134)은 서로 연동하여 스위칭된다. 이러한 스위칭을 위하여 스위칭제어부(140)은 제1스위칭모듈(131) 내지 제4스위칭모듈(134)로 제3클럭신호(
Figure 112016029734387-pat00019
) 및 제4클럭신호(
Figure 112016029734387-pat00020
)를 선택적으로 반복해서 출력한다.
여기서, 구체적으로 제3클럭신호(
Figure 112016029734387-pat00021
)와 제4클럭신호(
Figure 112016029734387-pat00022
)는 도 4에 도시된 바와 같이 동일한 주파수를 가지며 서로 반대 위상을 갖는다. 도 4를 참조하면 제3클럭신호(
Figure 112016029734387-pat00023
)가 제1스위칭모듈(131)와 제4스위칭모듈(134)로 출력되는 동안에는 제4클럭신호(
Figure 112016029734387-pat00024
)가 제2스위칭모듈(132)와 제3스위칭모듈(133)로 출력된다. 이와 반대로 제4클럭신호(
Figure 112016029734387-pat00025
)가 제2스위칭모듈(132)와 제3스위칭모듈(133)로 출력되는 동안에는 제3클럭신호(
Figure 112016029734387-pat00026
)가 제1스위칭모듈(131)와 제4스위칭모듈(134)로 출력된다.
이처럼 제1스위칭모듈(131)와 제4스위칭모듈(134)이 서로 연동하여 스위칭되고 제2스위칭모듈(132)와 제3스위칭모듈(133)이 서로 연동하여 스위칭되며, 이들 두 쌍의 스위치들은 서로 반대 위상의 클릭신호에 의해 스위칭되므로, 제3공통출력단(135)과 제4공통출력단(136)에는 특정 클럭신호에서는 제1전압신호(S1)와 제3전압신호(S3)가 각각 출력되며, 다음 클럭신호시에서 제2전압신호(S2)와 제4전압신호(S4)가 각각 출력되는 것이다.
이와 같이 본 발명의 다른 실시 예에 따른 홀 센서 장치(100)에서는 델타시그마 변환부(130)에 의해 홀소자(110)로부터 입력되는 전압신호를 기설정된 주파수의 클럭신호에 따라 연속적으로 샘플링하게 된다. 따라서, 클럭신호의 주파수에 따라 샘플링되는 전압신호의 개수를 조절할 수 있다.
이를 위해 스위칭제어부(140)는 델타시그마 변환부(130)의 제1 내지 제4 스위칭모듈(131~134)의 스위칭을 제어하도록 한다.
한편, 상술한 바와 같이 도 1 및 도 5에 도시된 델타시그마 변환부(130)의 각 스위칭모듈(131~134)는 두 개의 스위치소자(137,138)과 커패시터(139)가 직렬로 연결된다. 이러한 2개의 스위치소자(137,138)는 커패시터(139)를 사이에 두고 커패시터(139)의 양측에 각각 직렬로 연결된다. 이때, 두 스위치소자(137,138)에는 스위칭제어부(140)로부터 동일한 주파수의 서로 반대 위상의 클럭신호가 각각 인가된다. 도 6 및 도 7을 참고하여 구체적으로 설명한다.
도 6 및 도 7은 본 발명의 실시 예에 따라 클럭신호에 의해 델타시그마 변환부에서의 신호흐름을 설명하기 위한 도면로서, 도 6은 제1 상(phase)에서의 전압신호의 흐름을 도시하고, 도 7은 제2 상(phase)에서의 전압신호의 흐름을 도시한다.
도 6을 참조하면, 제1 상(phase)에서는 제3클럭신호(
Figure 112016029734387-pat00027
)가 ON이고 제4클럭신호(
Figure 112016029734387-pat00028
)가 OFF인 일례가 도시된다. 이 경우 제1스위칭모듈(131)의 전단 스위치소자(137a)는 턴온되고 후단 스위치소자(138a)는 턴오프되어 전압신호는 제1스위칭모듈(131)의 출력단으로 출력되지 않고 커패시터(139a)에 충전되며, 제2스위칭모듈(132)의 전단 스위치소자(137b)는 턴오프되고 후단 스위치소자(137b)는 턴온되어 커패시터(139b)에 충전된 전압이 제2스위칭모듈(132)의 출력단으로 출력된다. 이와 동일하게, 제4스위칭모듈(134)의 커패시터(139d)에 충전되고 제3스위칭모듈(133)의 커패시터(139c)에 충전된 전압이 제3스위칭모듈(133)의 출력단으로 출력된다. 이와 반대로, 도 7에서는 제4클럭신호(
Figure 112016029734387-pat00029
)가 ON이고 제3클럭신호(
Figure 112016029734387-pat00030
)가 OFF인 일례가 도시되며, 이러한 경우에는 도 6a와 반대로 제1스위칭모듈(131) 및 제4스위칭모듈(134)의 각 출력단으로 전압이 출력된다.
이와 같이 델타시그마 변환부(130)에서는 제3클럭신호와 제4클럭신호의 ON 또는 OFF에 따라 제1 내지 제4 스위칭모듈(131~134)에서 샘플링되어 출력되는 신호가 달라진다.
도 8은 본 발명의 실시 예에 따른 제3 및 제4 클럭신호에 따른 델타시그마 변환부에서의 샘플링 및 전압출력 과정을 나타낸 타임차트도이다.
도 8을 참조하면, 초기의 T1구간에서 제3클럭신호가 ON이고 제4클럭신호가 OFF일 때는 제1스위칭모듈(131) 및 제4스위칭모듈(134)의 각 커패시터에 충전함으로써 전압을 1차 샘플링하도록 한다(샘플1). 이후에 T2구간에서 제3클럭신호가 OFF로 전환되고 제4클럭신호가 ON으로 전환되면 제1스위칭모듈(131) 및 제4스위칭모듈(134)의 각 커패시터에 충전된 전압은 출력됨(출력1)과 동시에 제2스위칭모듈(132) 및 제3스위칭모듈(133)의 각 커패시터에는 전압이 충전되어 2차 샘플링이 이루어진다(샘플2). 이와 같이 제3클럭신호 및 제4클럭신호가 ON과 OFF를 반복함으로써 샘플링 및 전압출력이 반복적으로 이루어진다. 이때, 제3클럭신호 및 제4클럭신호의 클럭 주파수의 크기를 변경함으로써 샘플링 및 전압출력 횟수를 조정할 수 있게 된다. 여기서, 상기한 초기의 T1구간에서 제3클럭신호가 OFF이고 제4클럭신호가 ON으로 설정할 수도 있으며, 이러한 경우에도 각 스위칭모듈의 순번에서 차이가 날 뿐 상기와 같은 원리로 샘플링 및 전압출력이 발생한다.
여기서, 도 8의 (a)와 (b)는 샘플링 및 전압출력을 어느 클럭신호에서 수행하는지를 설명하고 있다. 도 8의 (a)는 제3클럭신호가 ON일때 제1스위칭모듈(131) 및 제4스위칭모듈(134)에서 신호를 샘플링하고 제2스위칭모듈(132) 및 제3스위칭모듈(133)에서 전압출력을 수행하는 예시이다. 도 8의 (b)는 반대로 제4클럭신호가 ON일때 제2스위칭모듈(132) 및 제3스위칭모듈(133)에서 신호를 샘플링하고 제1스위칭모듈(131) 및 제4스위칭모듈(134)에서 전압출력을 수행하는 예시이다.
한편, 본 발명에서 델타시그마 변환부(130)는 제3공통출력단(135)의 출력신호와 제4공통출력단(136)의 출력신호를 증폭하는 증폭부(1310)를 포함한다. 또한, 본 발명의 델타시그마 변환부(130)는 도면에서와 같이 제3공통출력단(135) 및 제4공통출력단(136)과 증폭부(1310)의 두 출력단 사이에 제3공통출력단(135) 및 제4공통출력단(136)에서 각각 출력되는 출력신호를 스위칭하는 제5스위칭모듈(150) 및 제6스위칭모듈(160)을 더 포함한다.
제5스위칭모듈(150)은 제3공통출력단(135)과 증폭부(1310)의 일측 출력단 사이에 서로 직렬연결된 제3스위치소자(151) 및 제4스위치소자(152)가 연결되고 이들 두 스위치소자(151,152) 사이에 커패시터(153)가 직렬연결된다. 또한, 이러한 제5스위칭모듈(150)에서는 일단이 제4공통출력단(136)에 연결되고 타단이 제3스위치소자(151)과 커패시터(153)의 중성점에 연결되는 제5스위치소자(154)와 일단이 커패시터(153)와 제4스위치소자(152)의 중성점에 연결되고 타단이 증폭부(1310)의 타측 출력단에 연결되는 제6스위치소자(155)를 포함한다.
제6스위칭모듈(160)은 제4공통출력단(136)과 증폭부(1310)의 타측 출력단 사이에 서로 직렬연결된 제7스위치소자(161) 및 제8스위치소자(162)가 연결되고 이들 두 스위치소자(161,162) 사이에 커패시터(163)가 직렬연결된다. 또한, 이러한 제6스위칭모듈(160)에서는 일단이 제3공통출력단(135)에 연결되고 타단이 제7스위치소자(161)과 커패시터(163)의 중성점에 연결되는 제9스위치소자(164)와 일단이 커패시터(163)와 제8스위치소자(162)의 중성점에 연결되고 타단이 증폭부(1310)의 일측 출력단에 연결되는 제10스위치소자(165)를 포함한다.
여기서, 스위칭제어부(140)는 제5스위치소자(154)와 제6스위치소자(155), 그리고 제9스위치소자(164)와 제10스위치소자(165)에는 제3클릭신호(
Figure 112016029734387-pat00031
)를 출력하고, 제3스위치소자(151)와 제4스위치소자(152), 그리고 제7스위치소자(161)와 제8스위치소자(162)에는 제4클럭신호(
Figure 112016029734387-pat00032
)를 출력한다. 이로써 상기한 제3공통출력단(135) 및 제4공통출력단(136)에서 출력되는 출력신호는 제3 내지 제10 스위치소자의 스위칭에 의해 샘플링 및 전압출력이 이루어지게 된다. 이러한 샘플링 및 전압출력은 제3클럭신호 및 제4클럭신호의 샘플링 주파수에 의해 결정된다.
이와 같이 구성된 본 발명의 홀 센서 장치(100)에서는 도 9에 도시된 바와 같이 홀 센서 장치(100)에서 출력되는 출력신호에 포함된 전압신호와 오프셋 전압신호 중 저주파 신호인 전압신호를 상대적으로 높은 고주파 신호로 주파수 변조하도록 함으로써 홀 센서 장치(100)가 높은 주파수에서 작동이 가능하도록 하고, 하이패스필터 형태로 델타시그마 변환기(△Σ ADC)를 적용하여 상대적으로 저주파 신호인 오프셋 전압 신호를 제거하도록 할 수 있어 전압신호만을 출력하도록 한다. 또한, 본 발명에 따른 본 발명에서는 델타시그마 변환기(△Σ ADC)를 적용하기 때문에 도 9에서와 같이 고주파의 전압신호로 변조하기 때문에 상대적으로 저주파인 노이즈 신호를 분리할 수 있도록 한다. 이러한 과정을 통해 본 발명에 따른 홀 센서 장치(100)의 검출감도 및 검출 정확도가 향상되도록 한다.
이상에서, 본 발명의 실시 예를 구성하는 모든 구성 요소들이 하나로 결합하거나 결합하여 동작하는 것으로 설명되었다고 해서, 본 발명이 반드시 이러한 실시 예에 한정되는 것은 아니다. 즉, 본 발명의 목적 범위 안에서라면, 그 모든 구성 요소들이 하나 이상으로 선택적으로 결합하여 동작할 수도 있다. 또한, 이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재할 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110 : 홀소자 111,112,113,114 : 제1 내지 제4단자
120 : 스위치회로부 121,122,123,124 : 제1 내지 제4 스위치
130 : 델타시그마 변환부 131,132,133,134 : 제1 내지 제4 스위칭모듈
140 : 스위칭제어부 1310 : 증폭부

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 서로 마주보는 한 쌍의 제1단자 및 제3단자와, 서로 마주하는 다른 한 쌍의 제2단자 및 제4단자는 단자를 포함하여 미리 설정된 복수의 검출방향에 따라 자계를 전압신호로 검출하는 홀소자;
    상기 제1 내지 제4 단자에 각각 직접 연결된 제1 내지 제4 스위칭모듈을 포함하고 상기 제1단자 및 제3단자에서 각각 검출되는 제1전압신호 및 제3 전압신호 또는 상기 제2단자 및 제4단자에서 각각 검출되는 제2전압신호 및 제4 전압신호를 선택적으로 스위칭하여 델타시그마 변조를 통해 디지털 데이터로 출력하는 델타 시그마 변환부; 및
    상기 델타시그마 변환부의 제1 내지 제4 스위칭모듈의 스위칭을 제어하는 스위칭제어부; 를 포함하고
    상기 제1 내지 제4 스위칭모듈은 각각 서로 직렬로 연결된 한쌍의 제1 및 제2 스위치소자 사이에 제1 커패시터가 직렬로 연결되고, 상기 제1 내지 제4 스위칭모듈 중 제1 및 제2 스위칭모듈의 각 제2 스위치소자의 각 출력단은 제3 공통출력단으로 연결되고 상기 제3 및 제4 스위칭모듈의 각 제2 스위치소자의 각 출력단은 제4 공통출력단으로 연결되며, 상기 홀소자의 제1 내지 제4 단자는 각각 제1 내지 제4 스위칭모듈의 각 제1 스위치소자에 직접 연결되는 홀 센서 장치.
  6. 삭제
  7. 제5항에 있어서,
    상기 스위칭제어부는 상기 제1스위칭모듈 내지 제4스위칭모듈로 제3클럭신호 및 제4클럭신호를 교대로 반복해서 출력하되, 상기 제1스위칭모듈 및 제4스위칭모듈에 각각 포함된 2개의 각 스위치소자로 제3클럭신호를 출력하는 동안 상기 제2스위칭모듈 및 제3스위칭모듈에 각각 포함된 2개의 각 스위치소자로 제4클럭신호를 출력하고, 상기 제1스위칭모듈 및 제4스위칭모듈에 각각 포함된 2개의 각 스위치소자로 제4클럭신호를 출력하는 동안 상기 제2스위칭모듈 및 제3스위칭모듈에 각각 포함된 2개의 각 스위치소자로 제3클럭신호를 출력하는 홀 센서 장치.
  8. 제7항에 있어서,
    상기 제3클럭신호 및 제4클럭신호는 기설정된 동일한 주파수를 가지며 서로 반대 위상을 갖는 홀 센서 장치.
  9. 삭제
  10. 제5항에 있어서,
    상기 델타시그마 변환부는 상기 제3공통출력단의 출력신호와 상기 제4공통출력단의 출력신호를 증폭하는 증폭부를 포함하는 홀 센서 장치.
  11. 제10항에 있어서, 상기 델타시그마 변환부는,
    상기 제3공통출력단과 상기 증폭부의 출력단 사이에서 상기 제3공통출력단의 출력신호를 스위칭하는 제5스위칭모듈; 및
    상기 제4공통출력단과 상기 증폭부의 출력단 사이에서 상기 제4공통출력단의 출력신호를 스위칭하는 제6스위칭모듈을 더 포함하는 홀 센서 장치.
  12. 제11항에 있어서,
    상기 제5스위칭모듈은 상기 제3공통출력단과 상기 증폭부의 일측 출력단 사이에 서로 직렬연결된 제3스위치소자 및 제4스위치소자와, 상기 제3 및 제4 스위치소자 사이에 직렬연결된 제2커패시터와, 일단이 상기 제4공통출력단에 연결되고 타단이 상기 제3스위치소자와 제2커패시터의 중성점에 연결되는 제5스위치소자와, 일단이 상기 제2커패시터와 제4스위치소자의 중성점에 연결되고 타단이 상기 증폭부의 타측 출력단에 연결되는 제6스위치소자를 포함하고,
    상기 제6스위칭모듈은 상기 제4공통출력단과 상기 증폭부의 타측 출력단 사이에 서로 직렬연결된 제7스위치소자 및 제8스위치소자와, 상기 제7 및 제8 스위치소자 사이에 직렬연결된 제3커패시터와, 일단이 상기 제3공통출력단에 연결되고 타단이 상기 제7스위치소자과 제3커패시터의 중성점에 연결되는 제9스위치소자와, 일단이 상기 제3커패시터와 제8스위치소자의 중성점에 연결되고 타단이 상기 증폭부의 일측 출력단에 연결되는 제10스위치소자를 포함하는 홀 센서 장치.
  13. 제12항에 있어서,
    상기 스위칭제어부는 상기 제5스위치소자와 제6스위치소자, 그리고 상기 제9스위치소자와 제10스위치소자에는 제3클릭신호를 출력하고, 상기 제3스위치소자와 제4스위치소자, 그리고 상기 제7스위치소자와 제8스위치소자에는 제4클럭신호를 출력하는 홀 센서 장치.
KR1020160037101A 2016-03-28 2016-03-28 홀 센서 장치 KR101791243B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160037101A KR101791243B1 (ko) 2016-03-28 2016-03-28 홀 센서 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160037101A KR101791243B1 (ko) 2016-03-28 2016-03-28 홀 센서 장치

Publications (2)

Publication Number Publication Date
KR20170111516A KR20170111516A (ko) 2017-10-12
KR101791243B1 true KR101791243B1 (ko) 2017-10-27

Family

ID=60141620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037101A KR101791243B1 (ko) 2016-03-28 2016-03-28 홀 센서 장치

Country Status (1)

Country Link
KR (1) KR101791243B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283713A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路
JP2011169811A (ja) * 2010-02-19 2011-09-01 Asahi Kasei Electronics Co Ltd ホール起電力信号検出装置
WO2016036372A1 (en) * 2014-09-04 2016-03-10 The Timken Company Hall effect sensor circuit with offset compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283713A (ja) * 2009-06-08 2010-12-16 Sanyo Electric Co Ltd オフセットキャンセル回路
JP2011169811A (ja) * 2010-02-19 2011-09-01 Asahi Kasei Electronics Co Ltd ホール起電力信号検出装置
WO2016036372A1 (en) * 2014-09-04 2016-03-10 The Timken Company Hall effect sensor circuit with offset compensation

Also Published As

Publication number Publication date
KR20170111516A (ko) 2017-10-12

Similar Documents

Publication Publication Date Title
CN107076806B (zh) 具有偏移补偿的霍尔效应传感器电路
US9612266B2 (en) Capacity measuring circuit, sensor system and method for measuring a capacity using a sinusoidal voltage signal
CN110663187B (zh) 模数转换器、测量装置和模数转换方法
JP5108449B2 (ja) 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法
US9104266B2 (en) Signal processing circuit and signal processing system of touch screen
EP2848957B1 (en) Magnetism detection device and magnetism detection method
CN102301248B (zh) 电容至电压接口电路以及相关操作方法
CN107835018B (zh) 电路、模数转换器和方法
CN103593097A (zh) 一种终端设备的触摸检测系统及终端设备
EP2677661A1 (en) A/d converter, image sensor device, and method of generating digital signal from analog signal
CN115552798A (zh) 用于运行电容传感器的电路以及配属的传感器设备
CN103257324A (zh) 磁传感器装置
US20040183551A1 (en) Apparatus for detecting physical quantity
US10190890B2 (en) Capacitance-to-voltage conversion circuit
EP2403142A2 (en) Signal monitoring systems
KR101791243B1 (ko) 홀 센서 장치
CN101331405B (zh) 测试装置和插脚电子卡
JP2012037439A (ja) 静電容量検出回路
KR101997519B1 (ko) 디스플레이 패널로부터의 노이즈에 의한 영향 및 공정편차에 따른 에러를 제거하는 터치감지칩
EP3694006B1 (en) Input device
US11313886B2 (en) Voltage detection circuit measurement apparatus for use in assembled battery system
Nagarajan et al. A direct-digital converter for resistive sensor elements in bridge configuration
CN110146558A (zh) 应用于电容式湿度传感器的读出电路及其控制方法
CN106257839B (zh) 传感器装置以及检测方法
KR102440297B1 (ko) 노이즈 필터를 갖는 단일 누적연산증폭기를 이용한 정전용량 감지장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant