CN101331405B - 测试装置和插脚电子卡 - Google Patents
测试装置和插脚电子卡 Download PDFInfo
- Publication number
- CN101331405B CN101331405B CN2006800472932A CN200680047293A CN101331405B CN 101331405 B CN101331405 B CN 101331405B CN 2006800472932 A CN2006800472932 A CN 2006800472932A CN 200680047293 A CN200680047293 A CN 200680047293A CN 101331405 B CN101331405 B CN 101331405B
- Authority
- CN
- China
- Prior art keywords
- transfer path
- fet switch
- tested device
- comparer
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
提供一种测试装置,该装置包括:将测试信号输出给被测试器件的激励器;将激励器与被测试器件电连接的第一传送路径;设置在第一传送路径中,切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号的电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路出的、连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号、根据检测的输出信号对第一FET开关的电容成分进行充放电的电容补偿部。
Description
技术领域
本发明涉及测试装置和插脚电子卡。本发明特别涉及对半导体电路等被测试器件进行测试的测试装置以及在测试装置中使用的插脚电子卡。本申请与下述日本专利申请相关联。在参照文献确认进入的指定国中,根据参照将记载在下述申请中的内容包括在本申请中,成为本申请的一部分。
申请号:特愿2005-363384,申请日:2005年12月16日。
背景技术
作为对半导体电路等被测试器件进行测试的测试装置,已知的有包括与被测试器件进行信号转接的插脚电子卡的装置。插脚电子卡被设置在测试装置的本体部与被测试器件之间,将由测试装置施加的测试信号输入到被测试器件中,接收被测试器件的输出信号。
图4是表示现有的插脚电子卡300的结构例示图。插脚电子卡300包括激励器302、比较器304、FET开关312、传送路径314和参考电压输入部316。
激励器302从测试装置的本体部接收测试信号,输入到被测试器件DUT中。通过FET开关312和传送路径314连接激励器302和被测试器件DUT。激励器302具有电平切换开关306、启动开关308和输出电阻310。
比较器304接收被测试器件DUT的输出信号,比较该输出信号的信号电平和施加的参考电压。通过FET开关312和传送路径314连接比较器304和被测试器件DUT。而且,参考电压输入部316生成预先设定的参考电压,输入到比较器304中。
FET开关312是根据施加的栅极电压成为接通状态或者断开状态的开关,切换是否将激励器302和比较器304与被测试器件DUT连接。通过这样的结构,在测试装置的本体部与被测试器件DUT之间进行信号的转接。因为现在没有确认相关的专利文献等,所以省略其记载。
发明的内容
在接通状态时,FET开关312用串联设置在激励器302与被测试器件DUT之间的电阻、和设置在该电阻的两端与接地电位之间的电容成分的等效电路表示。在该等效电路中RC积为一定,不能同时实现低电阻和低电容。
其中,在降低FET开关312的接通电阻时,FET开关312接通时的电容变大。在该情形下,FET开关312不能使高频信号通过。因此,难以采用高频信号进行测试。
因此,为了采用高频信号进行测试,考虑使FET开关312的接通电阻变大。但是,比较器304通过FET开关312与被测试器件DUT连接。因此,在激励启动时比较器304中的电压比较受到FET开关312的接通电阻的影响。
例如,输入到比较器304的输出信号的信号电平被输出电阻310和FET开关312的接通电阻所分压。在FET开关312的接通电阻加大的情形下,该接通电阻的偏差也变大,从而使比较器304的电压比较精度变差。
而且,FET开关312的接通电阻随温度、源极·栅极电压、背栅电压等变化。该变化随着FET开关312的接通电阻的增大而加剧。因此,比较器304的电压比较精度进一步变差了。
因此,本发明一个方面的目的是提供一种能够解决上述问题的测试装置和插脚电子卡。通过请求范围的独立权利要求所述的特征的组合来实现该目的。而且从属权利要求规定了本发明更有利的具体实例。
解决问题的手段
为了解决上述问题,在本发明的第一方式中,提供一种对被测试器件进行测试的测试装置,该测试装置包括:将测试信号输出到被测试器件中的激励器;电连接激励器和被测试器件的第一传送路径;设置在第一传送路径中的、切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路,连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号,根据检测的输出信号,对第一FET开关的电容成分进行充放电的电容补偿部。
电容补偿部具有:在第二FET开关和比较器之间的第二传送路径中检测输出信号的检测部;和将根据检测部检测的输出信号产生的电流施加到激励器和第一FET开关之间的第一传送路径上的电流施加部。
激励器、比较器、第一FET开关和第二FET开关可以设置在同一个基板上。电流施加部可以与输出信号的上升边界相对应生成给第一FET开关的电容成分进行充电的电流,与输出信号的下降边界相对应生成给第一FET开关的电容成分进行放电的电流。
检测部可以具有生成输出信号的微分波形的微分电路,电流施加部可以具有电压电流转换电路,其生成与微分波形相对应的电流。测试装置还包括设置在第二FET开关和比较器之间的第二传送路径中的缓冲放大器,检测部可以在缓冲放大器和比较器之间的第二传送路径中检测输出信号。第二FET开关的接通电阻可以比第一FET开关的接通电阻大。
在本发明的第二方式中,提供一种对被测试器件进行测试的测试装置,包括:将测试信号输出到被测试器件中的激励器;电连接激励器和被测试器件的第一传送路径;设置在第一传送路径中的、切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路,连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测测试信号,根据检测的测试信号,对第二FET开关的电容成分进行充放电的电容补偿部。
在本发明的第3方式中,提供一种在对被测试器件进行测试的测试装置中,与所述被测试器件进行信号收发的插脚电子卡,包括:将测试信号输出到被测试器件中的激励器;电连接激励器和被测试器件的第一传送路径;设置在第一传送路径中的、切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路,连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号,根据检测的输出信号,对第一FET开关的电容成分进行充放电的电容补偿部。
在本发明的第4方式中,提供一种在对被测试器件进行测试的测试装置中,与所述被测试器件进行信号收发的插脚电子卡,包括:将测试信号输出到被测试器件中的激励器;电连接激励器和被测试器件的第一传送路径;设置在第一传送路径中的、切换是否连接激励器和被测试器件的第一FET开关;比较被测试器件的输出信号电压和预先设定的参考电压的比较器;在第一传送路径中,从第一FET开关和被测试器件之间分路,连接第一传送路径和比较器的第二传送路径;设置在第二传送路径中的、切换是否连接比较器和被测试器件的第二FET开关;检测输出信号,根据检测的输出信号,对第一FET开关的电容成分进行充放电的电容补偿部。
此外,上述发明的概要没有列举本发明的全部必要特征,这些特征群的组合也可构成发明。
附图说明
图1是表示基于本发明的实施方式的测试装置100的结构示意图。
图2是表示插脚电子卡20的结构示意图。
图3是表示第一FET开关38处于接通状态时的等效电路的示意图。
图4是表示现有的插脚电子卡300的结构示意图。
标记说明
10模式生成部、12判定部、20电子卡、22基板、24激励器、26电平切换开关、28第一启动开关、30输出电阻、32比较器、38第一FET开关、42参考电压输入部、44电阻、46、48电容成分、50传送路径、52第FET开关、54第一传送路径、56第二传送路径、60电容补偿部、62电压电流转换电路、64微分电路、100测试装置、200被测试器件、300现有的插脚电子卡、302激励器、304比较器、306电平切换开关、308启动开关、310输出电阻、312 FET开关、314传送路径、316参考电压输入部
具体实施方式
下面通过发明的实施方式说明本发明,但下面的实施方式不限定处于权利要求范围内的发明,而且在实施方式中说明的全部特征的组合不一定是本发明的解决手段所必须的。
图1是表示根据本发明的实施方式的测试装置100的结构示意图。测试装置100是对半导体电路等被测试器件200进行测试的装置,包括模式生成部10、插脚电子卡20和判定部12。
模式生成部10生成对被测试器件200进行测试的测试模式,输入到插脚电子卡20中。而且,模式生成部10生成被测试器件200应该输出的期望值信号,输入到判定部12中。
插脚电子卡20被设置在模式生成部10和被测试器件200之间。插脚电子卡20将与模式生成部10所施加的测试模式相对应的测试信号输入到被测试器件200中,接收被测试器件200的输出信号。
判定部12通过插脚电子卡20接收被测试器件200的输出信号,通过对该输出信号和期望值信号进行比较,判定被测试器件200是否合格。
图2是表示插脚电子卡20的结构示意图。插脚电子卡20具有基板22、激励器24、比较器32、第一FET开关38、第二FET开关52、第一传送路径54、第二传送路径56和参考电压输入部42。基板22至少设置了激励器24、比较器32、第一FET开关38和第二FET开关52。即,将激励器24、比较器32、第一FET开关38和第二FET开关52设置在同一个基板22上。
激励器24从模式生成部10中接收测试模式,将与该测试模式相对应的测试信号输出到被测试器件200中。在本例中,激励器24具有电平切换开关26、第一启动开关28和输出电阻30。
电平切换开关26选择施加的多个电压中的任意一个。在本例中,给激励器24施加高电平电压VH、低电平电压VL和终端电压VT。在从激励器24输出测试信号的情形下,电平切换开关26选择高电平电压VH或低电平电压VL。例如,通过与测试模式相对应地将电平切换开关26与高电平电压VH或低电平电压VL相连接,能够生成与测试模式相对应的测试信号波形。
而且,在由比较器32检测输出信号的情形下,将电平切换开关26连接到终端电压VT上。而且,通过控制第一启动开关28,能够切换输出电阻30以终端电压VT还是以高阻抗为终端。
第一传送路径54电连接激励器24和被测试器件200。也可以将第一传送路径54设置在激励器24和传送路径50之间。传送路径50是连接例如插脚电子卡20和被测试器件200的路径。
第一FET开关38设置在第一传送路径54中,切换是否连接激励器24和被测试器件200。第一FET开关38例如是场效应晶体管,通过施加到栅极端子上的电压成为接通状态或断开状态。测试装置100还可以包括控制第一FET开关38的栅极电压的控制部。
比较器32具有两个输入端子,对输入到各个输入端子中的信号的电压电平进行比较。在本例中,第一输入端子通过第二传送路径56和第二FET开关52接收被测试器件200的输出信号。而且第二输入端子从参考电压输入部42接收参考电压。
也就是说,比较器32对该输出信号的电压和预先设定的参考电压进行比较。例如比较器32在输出信号的电压电平比参考电压大的情形下输出H逻辑信号,在输出信号的电压电平比参考电压小的情形下输出L逻辑信号。判定部12对比较器32输出的信号的模式和模式生成部10所施加的期望值模式进行比较。
参考电压输入部42生成预先设定的参考电压,输入到比较器32中。参考电压生成部42例如也可以是输出与所给定的数值相对应的电压的数字模拟转换器。
将第二传送路径56在第一FET开关38和被测试器件200之间,与第一传送路径54分路设置,连接第一传送路径54和比较器32。第二FET开关52设置在第二传送路径56中,切换是否连接比较器32和被测试器件200。
第二FET开关52例如是场效应晶体管,通过施加到栅极端子上的电压成为接通状态或断开状态。测试装置100还可以包括控制第一FET开关38的栅极电压的控制部。而且,该控制部可以控制第一FET开关38和第二FET开关52几乎同时处于接通状态,几乎同时处于断开状态。
本例中的插脚电子卡20在第一FET开关38和被测试器件200之间,连接第一传送路径54和第二传送路径56。因此,输入到比较器32中的输出信号没有被第一FET开关38和输出电阻30所分压。因此,在为了能够传送高频信号而使第一FET开关38的接通电阻变大的情形下,即使在该接通电阻改变时,比较器32也不会受到该接通电阻的改变的影响,从而能够进行高精度的电压比较。因此,即使在为了能够传送高频信号而使第一FET开关38的接通电阻变大的情形下,也能够进行高精度的测试。而且,因为将第二FET开关52设置在第二传送路径56中,所以能够切断比较器32和外部的被测试器件200等。
而且,在比较器32中检测被测试器件200的输出信号的情形下,会发生在第一FET开关38中产生信号反射的情形。也就是说,由于与被测试器件200的输出信号相对应的电流流入到第一FET开关38的电容成分中,所以在第一FET开关38中产生了反射的情形。
与此相对应,本例中的插脚电子卡20还具有电容补偿部60和缓冲放大器58。电容补偿部60检测被测试器件200的输出信号,根据该检测的输出信号对第一FET开关38的电容成分进行充放电。缓冲放大器58设置在第二FET开关52和比较器32之间的第二传送路径56中,将通过了第二FET开关52的信号输入到比较器32中。
电容补偿部60在第二FET开关52和比较器32之间的第二传送路径56中,具有检测该输出信号的检测手段。本例中的电容补偿部60在缓冲放大器58和比较器32之间的第二传送路径56中检测该输出信号。而且,电容补偿部60具有将根据该输出信号产生的电流施加到激励器24和第一FET开关38之间的第一传送路径54上的电流施加手段。
由此从激励器24一侧将与输出信号相对应的电流提供给第一FET开关38,从而能够使从被测试器件200角度看的第一FET开关38的电容成分变小。因此,能够降低第一FET开关38中信号的反射。
本例中的电容补偿部60具有微分电路64和电压电流转换电路62。微分电路64可以起到上述的检测手段的作用,电压电流转换电路62可以起到上述的电流施加手段的作用。
微分电路64生成检测的输出信号的微分波形。在本例中,微分电路64生成对输出信号的电压波形进行微分的微分波形。电压电流转换电路62生成与微分电路64所生成的微分波形相对应的电流,提供给第一FET开关38的电容成分。例如,电压电流转换电路62将具有与该微分波形相似的波形的电流提供给第一FET开关38的电容成分。电容补偿部60还可以具有对电压电流转换电路62中电压-电流转换的增益进行控制的控制部。优选将电压电流转换的增益预先校准为使第一FET开关38中的反射变为最小。
根据这样的结构,电压电流转换电路62与输出信号的上升边界相对应,生成对第一FET开关38的电容成分进行充电的电流。而且,电压电流转换电路62与输出信号的下降边界相对应,生成对第一FET开关38的电容成分进行放电的电流。由此能够降低第一FET开关38中输出信号的反射。
而且,在本例中,对第一FET开关38的电容成分进行充放电的电流由电压电流转换电路62生成。在其它例子中,该电流也可以由激励器24来生成。在该情形下,电容补偿部60通过控制与检测的输出信号相对应的激励器24,使得在激励器24中生成该电流。
上面说明了被测试器件200的输出信号在第一FET开关38中发生反射的情形。同样地,存在激励器24所输出的测试信号在第二FET开关52中发生反射的情形。在这样的情形下,电容补偿部60对测试信号进行检测,根据检测的测试信号对第二FET开关52的电容成分进行充放电。
在这样的情形下,电容补偿部60在激励器24和第一FET开关38之间的第一传送路径54中对测试信号进行检测。该测试信号也可以由微分电路64进行检测。而且,电容补偿部60将对第二FET开关52的电容成分进行充放电的电流提供给比较器32和第二FET开关52之间的第二传送路径56。本例中的电容补偿部60将对第二FET开关52的电容成分进行充放电的电流提供给缓冲放大器58和第二FET开关52之间的第二传送路径56。该电流可以由电压电流转换电路62生成。
根据测试信号对第二FET开关52的电容成分进行充放电时的微分电路64和电压电流转换电路62的作用和运行,与根据输出信号对第一FET开关38的电容成分进行充放电时的微分电路64和电压电流转换电路62的作用和运行相同。
根据这样的结构,电压电流转换电路62根据测试信号的上升边界生成对第二FET开关52的电容成分进行充电的电流。而且,电压电流转换电路62根据测试信号的下降边界生成对第二FET开关52的电容成分进行放电的电流。由此能够降低第二FET开关52中测试信号的反射。
图3是表示第一FET开关38处于接通状态时的等效电路的示意图。在接通状态时第一FET开关38由电阻44、电容成分46和电容成分48来体现。电阻44串联设置在激励器24和传送路径50之间。而且电容成分46和电容成分48设置在电阻44的两端与接地电位之间。
在该等效电路中,电阻值和电容值的积为恒定值。即,第一FET开关38中的接通电阻和电容成分存在反比例的关系。将从激励器24输入到被测试器件200中的测试信号传送到第一FET开关38中。优选根据应该传送的测试信号的频率设定第一FET开关38的接通电阻值。
而且第一FET开关38和第二FET开关52在激励器24和被测试器件200之间并联设置。因此与采用一个FET开关的现有测试装置相比,电容成分增大了。但是在被测试器件200和比较器32之间没有电流流过。因此,第二FET开关52的接通电阻可以是使电容成分变得非常小的高电阻。由此能够抑制电容成分的增大。
上面采用具体实施方式说明了本发明,但是本发明的技术范围不限定于上述方式所述的范围内。本领域的技术人员可以明了的是,在上述实施方式中可以进行多种改变或改进。从权利要求范围的记载可以看出,进行了这样的改变或改进的方式也包含在本发明的技术范围内。
如上所述,根据本发明的实施方式,通过对激励器和比较器二者设置FET开关,能够防止由于FET开关的接通电阻的改变所造成的比较器电压比较精度的变差。而且能够降低FET开关中信号的反射。
Claims (10)
1.一种测试装置,用于测试被测试器件,其特征在于包括:
将测试信号输出到所述被测试器件中的激励器;
电连接所述激励器和所述被测试器件的第一传送路径;
设置在所述第一传送路径中的、切换是否连接所述激励器和所述被测试器件的第一FET开关;
比较所述被测试器件的输出信号电压和预先设定的参考电压的比较器;
在所述第一传送路径中,从所述第一FET开关和所述被测试器件之间分路,连接所述第一传送路径和所述比较器的第二传送路径;
设置在所述第二传送路径中的、切换是否连接所述比较器和所述被测试器件的第二FET开关;
检测所述输出信号,根据检测的所述输出信号,对所述第一FET开关的电容成分进行充放电的电容补偿部。
2.根据权利要求1所述的测试装置,其特征在于所述电容补偿部具有:在所述第二FET开关和所述比较器之间的所述第二传送路径中,检测所述输出信号的检测部;和
将根据所述检测部检测的所述输出信号的电流施加到所述激励器和所述第一FET开关之间的所述第一传送路径上的电流施加部。
3.根据权利要求2所述的测试装置,其特征在于所述激励器、所述比较器、所述第一FET开关和所述第二FET开关设置在同一个基板上。
4.根据权利要求2所述的测试装置,其特征在于所述电流施加部与所述输出信号的上升边界相对应生成给所述第一FET开关的电容成分进行充电的电流,与所述输出信号的下降边界相对应生成给所述第一FET开关的电容成分进行放电的电流。
5.根据权利要求4所述的测试装置,其特征在于所述检测部具有生成所述输出信号的微分波形的微分电路;
所述电流施加部具有电压电流转换电路,其生成与所述微分波形相对应的电流。
6.根据权利要求2所述的测试装置,其特征在于还包括设置在所述第二FET开关和所述比较器之间的所述第二传送路径中的缓冲放大器,
所述检测部在所述缓冲放大器和所述比较器之间的所述第二传送路径中检测所述输出信号。
7.根据权利要求3所述的测试装置,其特征在于所述第二FET开关的接通电阻比所述第一FET开关的接通电阻大。
8.一种对被测试器件进行测试的测试装置,其特征在于包括:
将测试信号输出到所述被测试器件中的激励器;
电连接所述激励器和所述被测试器件的第一传送路径;
设置在所述第一传送路径中的、切换是否连接所述激励器和所述被测试器件的第一FET开关;
比较所述被测试器件的输出信号电压和预先设定的参考电压的比较器;
在所述第一传送路径中,从所述第一FET开关和所述被测试器件之间分路,连接所述第一传送路径和所述比较器的第二传送路径;
设置在所述第二传送路径中的、切换是否连接所述比较器和所述被测试器件的第二FET开关;
检测所述测试信号,根据检测的所述测试信号,对所述第二FET开关的电容成分进行充放电的电容补偿部。
9.一种在对被测试器件进行测试的测试装置中,与所述被测试器件进行信号收发的插脚电子卡,其特征在于包括:
将测试信号输出到所述被测试器件中的激励器;
电连接所述激励器和所述被测试器件的第一传送路径;
设置在所述第一传送路径中的、切换是否连接所述激励器和所述被测试器件的第一FET开关;
比较所述被测试器件的输出信号电压和预先设定的参考电压的比较器;
在所述第一传送路径中,从所述第一FET开关和所述被测试器件之间分路,连接所述第一传送路径和所述比较器的第二传送路径;
设置在所述第二传送路径中的、切换是否连接所述比较器和所述被测试器件的第二FET开关;
检测所述输出信号,根据检测的所述输出信号,对所述第一FET开关的电容成分进行充放电的电容补偿部。
10.一种在对被测试器件进行测试的测试装置中,与被测试器件进行信号收发的插脚电子卡,其特征在于,包括:
将测试信号输出到所述被测试器件中的激励器;
电连接所述激励器和所述被测试器件的第一传送路径;
设置在所述第一传送路径中的、切换是否连接所述激励器和所述被测试器件的第一FET开关;
比较所述被测试器件的输出信号电压和预先设定的参考电压的比较器;
在所述第一传送路径中,从所述第一FET开关和所述被测试器件之间分路,连接所述第一传送路径和所述比较器的第二传送路径;
设置在所述第二传送路径中的、切换是否连接所述比较器和所述被测试器件的第二FET开关;
检测所述测试信号,根据检测的所述测试信号,对第二FET开关的电容成分进行充放电的电容补偿部。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363384 | 2005-12-16 | ||
JP363384/2005 | 2005-12-16 | ||
PCT/JP2006/324848 WO2007069647A1 (ja) | 2005-12-16 | 2006-12-13 | 試験装置、及びピンエレクトロニクスカード |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101331405A CN101331405A (zh) | 2008-12-24 |
CN101331405B true CN101331405B (zh) | 2011-04-06 |
Family
ID=38162952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800472932A Expired - Fee Related CN101331405B (zh) | 2005-12-16 | 2006-12-13 | 测试装置和插脚电子卡 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7679390B2 (zh) |
JP (1) | JP4944794B2 (zh) |
KR (1) | KR100984664B1 (zh) |
CN (1) | CN101331405B (zh) |
DE (1) | DE112006003440T5 (zh) |
TW (1) | TWI372879B (zh) |
WO (1) | WO2007069647A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4953005B2 (ja) * | 2007-05-29 | 2012-06-13 | 横河電機株式会社 | 半導体試験装置 |
KR20120137963A (ko) * | 2011-06-14 | 2012-12-24 | 삼성전자주식회사 | 신호전송장치 및 이를 이용한 반도체 테스트 장치 |
CN105510688B (zh) * | 2016-01-25 | 2018-09-04 | 大唐微电子技术有限公司 | 一种实现cp测试的电压检测器 |
EP3270175B1 (en) * | 2016-07-15 | 2020-12-16 | Nxp B.V. | Input/output cell |
CN111175639A (zh) * | 2020-01-13 | 2020-05-19 | 上海华岭集成电路技术股份有限公司 | 一种ate提供多电平电压的方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178008A (zh) * | 1996-01-23 | 1998-04-01 | 株式会社爱德万测试 | 半导体试验装置的比较器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6144372A (ja) * | 1984-08-08 | 1986-03-04 | Hitachi Ltd | 論理lsiの試験装置 |
JP2897660B2 (ja) * | 1994-10-07 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路検査装置のテストパターンメモリの制御方式 |
JPH1164436A (ja) * | 1997-08-21 | 1999-03-05 | Advantest Corp | 半導体試験装置 |
US6313657B1 (en) * | 1998-12-24 | 2001-11-06 | Advantest Corporation | IC testing apparatus and testing method using same |
JP2000241503A (ja) * | 1998-12-24 | 2000-09-08 | Advantest Corp | Ic試験装置及びその装置を用いる試験方法 |
JP2001074816A (ja) * | 1999-09-09 | 2001-03-23 | Advantest Corp | 半導体試験装置 |
JP2001264393A (ja) * | 2000-03-16 | 2001-09-26 | Hitachi Ltd | 半導体試験装置 |
US6836136B2 (en) | 2002-12-18 | 2004-12-28 | Teradyne, Inc. | Pin driver for AC and DC semiconductor device testing |
US7292044B2 (en) | 2004-11-19 | 2007-11-06 | Analog Devices, Inc. | Integrating time measurement circuit for a channel of a test card |
-
2006
- 2006-12-13 DE DE112006003440T patent/DE112006003440T5/de not_active Withdrawn
- 2006-12-13 JP JP2007550201A patent/JP4944794B2/ja not_active Expired - Fee Related
- 2006-12-13 KR KR1020087014753A patent/KR100984664B1/ko active IP Right Grant
- 2006-12-13 WO PCT/JP2006/324848 patent/WO2007069647A1/ja active Application Filing
- 2006-12-13 CN CN2006800472932A patent/CN101331405B/zh not_active Expired - Fee Related
- 2006-12-15 TW TW095147025A patent/TWI372879B/zh active
-
2008
- 2008-06-13 US US12/138,442 patent/US7679390B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1178008A (zh) * | 1996-01-23 | 1998-04-01 | 株式会社爱德万测试 | 半导体试验装置的比较器 |
Non-Patent Citations (5)
Title |
---|
JP昭61-44372A 1986.03.04 |
JP特开2001-264393A 2001.09.26 |
JP特开2001-74816A 2001.03.23 |
JP特开平11-64436A 1999.03.05 |
JP特开平8-110371A 1996.04.30 |
Also Published As
Publication number | Publication date |
---|---|
KR100984664B1 (ko) | 2010-10-01 |
US20080284448A1 (en) | 2008-11-20 |
TWI372879B (en) | 2012-09-21 |
DE112006003440T5 (de) | 2008-10-02 |
TW200734663A (en) | 2007-09-16 |
JP4944794B2 (ja) | 2012-06-06 |
US7679390B2 (en) | 2010-03-16 |
CN101331405A (zh) | 2008-12-24 |
KR20080075883A (ko) | 2008-08-19 |
WO2007069647A1 (ja) | 2007-06-21 |
JPWO2007069647A1 (ja) | 2009-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6621273B2 (en) | Voltage measurement apparatus | |
US7508217B2 (en) | Test apparatus and test module | |
CN101331405B (zh) | 测试装置和插脚电子卡 | |
US20060273811A1 (en) | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems | |
CN101331404B (zh) | 测试装置以及测试电路卡 | |
US20070162799A1 (en) | Burn-in test signal generating circuit and burn-in testing method | |
US8564323B2 (en) | Circuit arrangement and method for testing a reset circuit | |
US7057909B2 (en) | Current/charge-voltage converter | |
EP0872961B1 (en) | Attenuation equalizer for transmission lines | |
EP1017172B1 (en) | Integrated circuit generating at least a voltage linear ramp having a slow rise | |
EP3694006A1 (en) | Input device | |
KR20150008367A (ko) | 시험 장치 | |
CN115343515B (zh) | 模拟前端电路、电容测量电路、芯片及电子设备 | |
US10809827B2 (en) | Pointing stick module and controller | |
EP3068050A2 (en) | Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes | |
KR101791243B1 (ko) | 홀 센서 장치 | |
RU2110074C1 (ru) | Способ измерения электрической емкости между двумя проводящими телами и устройство для его реализации | |
KR100190846B1 (ko) | 진폭 검출 장치 | |
JP2000101411A (ja) | 半導体リレー回路 | |
KR20050046586A (ko) | 전류-전압 변환 회로 및 리세트 방법 | |
JPH08136617A (ja) | 半導体集積回路装置の測定方法 | |
JPH09145748A (ja) | 電流測定装置 | |
WO2007069648A1 (ja) | 試験装置、及びピンエレクトロニクスカード | |
JP2009210370A (ja) | 電圧測定回路およびそれを用いた半導体試験装置 | |
JP2005091313A (ja) | 測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20131213 |