CN111175639A

CN111175639A - 一种ate提供多电平电压的方法

Info

Publication number: CN111175639A
Application number: CN202010032527.8A
Authority: CN
Inventors: 杨自洪; 余琨; 崔孝叶; 范文萱; 邢贤敏
Original assignee: Sino IC Technology Co Ltd
Current assignee: Sino IC Technology Co Ltd
Priority date: 2020-01-13
Filing date: 2020-01-13
Publication date: 2020-05-19

Abstract

本发明公开了一种ATE提供多电平电压的方法，对测试机的两个通道A、B串联电阻，然后再并联此两个通道到芯片的一个通道上C，然后通过ATE测试设备给通道A和B在不同的cycle施加VIH或者VIL,然后组合出四种不同的电压；本发明提供的一种ATE挺高多电平电压的方法，实现给芯片单个通道输出4个不同电压的一种方法，满足了一些有特殊要求测试的芯片。

Description

一种ATE提供多电平电压的方法

技术领域

本发明涉及集成电路测试技术领域，具体的是一种ATE提供多电平电压的方法。

背景技术

在集成电路测试中，ATE会向被测试芯片的输入管脚在不同的时序点发送一系列的高低电压，而在芯片的输出管脚预期的时序点比较输出的电压，由此判断测试芯片是否满足其功能。ATE定义了Pattern即包含了时序和高低电压，有时发送pattern的时候会有要求在不同的时序点给芯片单通道施加超过两种不同的电压，但目前ATE测试设备仅支持设置VIL和VIH两种电压。现有技术一：使用ATE测试设备的VIH和VIL提供两种不同的电压。此类型技术在测试pattern的时候只能通过VIH、VIL提供两种不同电压，不能满足部分芯片需要大于两种不同电压的要求。

本技术发明提供了一种使用ATE测试设备测pattern的时候，实现给芯片单个通道输出4个不同电压的一种方法，可应用于上述提及的集成电路测试。该方法具有灵活方便、应用广泛、使用简单的优点。

发明内容

本发明为解决上述技术问题而采用的技术方案是提供一种ATE挺高多电平电压的方法，应用于集成电路测试中，使用ATE测试设备测pattern的时候，实现给芯片单个通道输入4个不同电压的一种方法。

其中，具体技术方案是：

对测试机的两个通道A、B串联电阻，然后再并联此两个通道到芯片的一个通道上C，，然后通过ATE测试设备给通道A和B在不同的cycle施加VIH或者VIL,然后组合出四种不同的电压。

两个不同的电压源并联，属于一种短路，会出现环流。电流(环流)的方向是从较高电压的电源出来(放电的方向)，倒灌进入较低电压的电源(充电的方向)，电流比较大，为了防止电压源烧坏和控制并联后的电压值大小，串联了电阻R1和R2。

环流的大小＝电压差/两内阻的和；此时若要测量并联后的端电压，应该是等于较高电源的电动势减去上述电流在较高电源的内阻上的压降，也等于较低电源的电动势加上上述电流在较低电源的内阻上的压降。此时在测试机的通道A施加V1电压，通道B施加V2电压(V1>V2),此时接通到芯片端的电压V:

V＝V2+R2*{(V1-V2)/(R1+R2)}。

本技术方案使用ATE测试设备测pattern的时候，可以通过电压组合的方式实现给芯片单个通道输出4个不同电压。

使用ATE测试设备给通道A施加VIHa高电压和VILa低电压，通道B施加VIHb高电压和VILb低电压(电压大小为：VIHa>VIHb>VILa>VILb)，可以得到如下四种电压组合：

1.VILa和VILb组合：V＝VILb+R2*{(VILa-VILb)/(R1+R2)}

2.VILa和VIHb组合：V＝VILa+R1*{(VIHb-VILa)/(R1+R2)}

3.VIHa和VILb组合：V＝VILb+R2*{(VIHa-VILb)/(R1+R2)}

4.VIHa和VIHb组合：V＝VIHb+R2*{(VIHa-VIHb)/(R1+R2)}

本发明相对于现有技术具有如下有益效果：

目前国内的集成电路测试正在迅猛发展，芯片复杂程度也相应增加，芯片测试的复杂程度也大大增加；本申请方案使用ATE测试设备测pattern的时候，实现给芯片单个通道输出4个不同电压的一种方法，满足了一些有特殊要求测试的芯片。

附图说明

图1为本技术方案的电路连接图。

具体实施方式

ATE：集成电路测试时使用的自动测试设备。

Pattern：芯片测试向量，芯片输入输出电的真值表。

VIH：芯片输入高电压；

VIL:芯片输入低电压

实施例1：

某芯片要求在4个测试cycle中分别要给芯片的C通道输入电压。

cycle1：V1＝1.67V,

cycle2：V2＝2.33V,

cycle3：V3＝3V,

cycle4：V4＝3.67V。

使用ATE测试设备通道A和通道B,在通道A串联电阻50欧姆，通道B串联电阻100欧姆，然后将通道A和B并联到芯片C通道。设置通道A的VIL＝2V,VIH＝4V,通道B的VIL＝1V,VIH＝3V。分别在4个测试cycle中施加如下的电压组合：

	A	B
			cycle1	2	1
cycle2	2	3
			cycle3	4	1
cycle4	4	3

即可得到测试要求的电压：

cycle1：V1＝1+100*{(2-1)/(100+50)}＝1.67V,

cycle2：V2＝2+50*{(3-2)/(100+50)}＝2.33V,

cycle3：V3＝1+100*{(4-1)/(100+50)}＝3V,

cycle4：V4＝3+100*{(4-3)/(100+50)}＝3.67V。

此项技术方案是为了满足部分芯片使用ATE测试pattern的时候，在不同时序点需要大于两种不同电压的要求。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims

1.一种ATE提供多电平电压的方法，其特征在于：

对测试机的两个通道A、B串联电阻，然后再并联此两个通道到芯片的一个通道上C，，然后通过ATE测试设备给通道A和B在不同的cycle施加VIH或者VIL,然后组合出四种不同的电压；

两个不同的电压源并联，属于一种短路，会出现环流，环流的方向是从较高电压的电源出来，即放电的方向，倒灌进入较低电压的电源，即充电的方向，为了防止电压源烧坏和控制并联后的电压值大小，串联了电阻R1和R2；

环流的大小＝电压差/两内阻的和；此时若要测量并联后的端电压，应该是等于较高电源的电动势减去上述电流在较高电源的内阻上的压降，也等于较低电源的电动势加上上述电流在较低电源的内阻上的压降；此时在测试机的通道A施加V1电压，通道B施加V2电压(V1>V2),此时接通到芯片端的电压V:

V＝V2+R2*{(V1-V2)/(R1+R2)}。

使用ATE测试设备测pattern的时候，可以通过电压组合的方式实现给芯片单个通道输出4个不同电压；使用ATE测试设备给通道A施加VIHa高电压和VILa低电压，通道B施加VIHb高电压和VILb低电压，电压大小为：VIHa>VIHb>VILa>VILb。

2.如权利要求1所述的一种ATE挺高多电平电压的方法，其特征在于，可以得到如下四种电压组合：

1)VILa和VILb组合：V＝VILb+R2*{(VILa-VILb)/(R1+R2)}；

2)VILa和VIHb组合：V＝VILa+R1*{(VIHb-VILa)/(R1+R2)}；

3)VIHa和VILb组合：V＝VILb+R2*{(VIHa-VILb)/(R1+R2)}；

4)VIHa和VIHb组合：V＝VIHb+R2*{(VIHa-VIHb)/(R1+R2)}。