JPWO2007069647A1 - 試験装置、及びピンエレクトロニクスカード - Google Patents
試験装置、及びピンエレクトロニクスカード Download PDFInfo
- Publication number
- JPWO2007069647A1 JPWO2007069647A1 JP2007550201A JP2007550201A JPWO2007069647A1 JP WO2007069647 A1 JPWO2007069647 A1 JP WO2007069647A1 JP 2007550201 A JP2007550201 A JP 2007550201A JP 2007550201 A JP2007550201 A JP 2007550201A JP WO2007069647 A1 JPWO2007069647 A1 JP WO2007069647A1
- Authority
- JP
- Japan
- Prior art keywords
- device under
- transmission path
- under test
- fet switch
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
出願番号 特願2005−363384 出願日 2005年12月16日
Claims (10)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに試験信号を出力するドライバと、
前記ドライバと前記被試験デバイスとを電気的に接続する第1伝送経路と、
前記第1伝送経路に設けられ、前記ドライバと前記被試験デバイスとを接続するか否かを切り替える第1FETスイッチと、
前記被試験デバイスの出力信号の電圧と、予め定められた参照電圧とを比較するコンパレータと、
前記第1伝送経路において、前記第1FETスイッチと前記被試験デバイスとの間から分岐して、前記第1伝送経路と前記コンパレータとを接続する第2伝送経路と、
前記第2伝送経路に設けられ、前記コンパレータと前記被試験デバイスとを接続するか否かを切り替える第2FETスイッチと、
前記出力信号を検出し、検出した前記出力信号に基づいて、前記第1FETスイッチの容量成分を充放電する容量補償部と
を備える試験装置。 - 前記容量補償部は、
前記第2FETスイッチと前記コンパレータとの間の前記第2伝送経路において、前記出力信号を検出する検出部と、
前記検出部が検出した前記出力信号に基づく電流を、前記ドライバと前記第1FETスイッチとの間の前記第1伝送経路に印加する電流印加部と
を有する請求項1に記載の試験装置。 - 前記ドライバ、前記コンパレータ、前記第1FETスイッチ、及び前記第2FETスイッチは、同一の基板に設けられる
請求項2に記載の試験装置。 - 前記電流印加部は、前記出力信号の立ち上がりエッジに応じて、前記第1FETスイッチの容量成分を充電する電流を生成し、前記出力信号の立ち下がりエッジに応じて、前記第1FETスイッチの容量成分を放電する電流を生成する
請求項2に記載の試験装置。 - 前記検出部は、前記出力信号の微分波形を生成する微分回路を有し、
前記電流印加部は、前記微分波形に応じた電流を生成する電圧電流変換回路を有する
請求項4に記載の試験装置。 - 前記第2FETスイッチと前記コンパレータとの間の前記第2伝送経路に設けられたバッファアンプを更に備え、
前記検出部は、前記バッファアンプと前記コンパレータとの間の前記第2伝送経路において、前記出力信号を検出する
請求項2に記載の試験装置。 - 前記第2FETスイッチのオン抵抗は、前記第1FETスイッチのオン抵抗より大きい
請求項3に記載の試験装置。 - 被試験デバイスを試験する試験装置であって、
前記被試験デバイスに試験信号を出力するドライバと、
前記ドライバと前記被試験デバイスとを電気的に接続する第1伝送経路と、
前記第1伝送経路に設けられ、前記ドライバと前記被試験デバイスとを接続するか否かを切り替える第1FETスイッチと、
前記被試験デバイスの出力信号の電圧と、予め定められた参照電圧とを比較するコンパレータと、
前記第1伝送経路において、前記第1FETスイッチと前記被試験デバイスとの間から分岐して、前記第1伝送経路と前記コンパレータとを接続する第2伝送経路と、
前記第2伝送経路に設けられ、前記コンパレータと前記被試験デバイスとを接続するか否かを切り替える第2FETスイッチと、
前記試験信号を検出し、検出した前記試験信号に基づいて、前記第2FETスイッチの容量成分を充放電する容量補償部と
を備える試験装置。 - 被試験デバイスを試験する試験装置において、前記被試験デバイスと信号の授受を行うピンエレクトロニクスカードであって、
前記被試験デバイスに試験信号を出力するドライバと、
前記ドライバと前記被試験デバイスとを電気的に接続する第1伝送経路と、
前記第1伝送経路に設けられ、前記ドライバと前記被試験デバイスとを接続するか否かを切り替える第1FETスイッチと、
前記被試験デバイスの出力信号の電圧と、予め定められた参照電圧とを比較するコンパレータと、
前記第1伝送経路において、前記第1FETスイッチと前記被試験デバイスとの間から分岐して、前記第1伝送経路と前記コンパレータとを接続する第2伝送経路と、
前記第2伝送経路に設けられ、前記コンパレータと前記被試験デバイスとを接続するか否かを切り替える第2FETスイッチと、
前記出力信号を検出し、検出した前記出力信号に基づいて、前記第1FETスイッチの容量成分を充放電する容量補償部と
を備えるピンエレクトロニクスカード。 - 被試験デバイスを試験する試験装置において、前記被試験デバイスと信号の授受を行うピンエレクトロニクスカードであって、
前記被試験デバイスに試験信号を出力するドライバと、
前記ドライバと前記被試験デバイスとを電気的に接続する第1伝送経路と、
前記第1伝送経路に設けられ、前記ドライバと前記被試験デバイスとを接続するか否かを切り替える第1FETスイッチと、
前記被試験デバイスの出力信号の電圧と、予め定められた参照電圧とを比較するコンパレータと、
前記第1伝送経路において、前記第1FETスイッチと前記被試験デバイスとの間から分岐して、前記第1伝送経路と前記コンパレータとを接続する第2伝送経路と、
前記第2伝送経路に設けられ、前記コンパレータと前記被試験デバイスとを接続するか否かを切り替える第2FETスイッチと、
前記出力信号を検出し、検出した前記出力信号に基づいて、前記第1FETスイッチの容量成分を充放電する容量補償部と
を備えるピンエレクトロニクスカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007550201A JP4944794B2 (ja) | 2005-12-16 | 2006-12-13 | 試験装置、及びピンエレクトロニクスカード |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363384 | 2005-12-16 | ||
JP2005363384 | 2005-12-16 | ||
PCT/JP2006/324848 WO2007069647A1 (ja) | 2005-12-16 | 2006-12-13 | 試験装置、及びピンエレクトロニクスカード |
JP2007550201A JP4944794B2 (ja) | 2005-12-16 | 2006-12-13 | 試験装置、及びピンエレクトロニクスカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007069647A1 true JPWO2007069647A1 (ja) | 2009-05-21 |
JP4944794B2 JP4944794B2 (ja) | 2012-06-06 |
Family
ID=38162952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007550201A Expired - Fee Related JP4944794B2 (ja) | 2005-12-16 | 2006-12-13 | 試験装置、及びピンエレクトロニクスカード |
Country Status (7)
Country | Link |
---|---|
US (1) | US7679390B2 (ja) |
JP (1) | JP4944794B2 (ja) |
KR (1) | KR100984664B1 (ja) |
CN (1) | CN101331405B (ja) |
DE (1) | DE112006003440T5 (ja) |
TW (1) | TWI372879B (ja) |
WO (1) | WO2007069647A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4953005B2 (ja) * | 2007-05-29 | 2012-06-13 | 横河電機株式会社 | 半導体試験装置 |
KR20120137963A (ko) * | 2011-06-14 | 2012-12-24 | 삼성전자주식회사 | 신호전송장치 및 이를 이용한 반도체 테스트 장치 |
CN105510688B (zh) * | 2016-01-25 | 2018-09-04 | 大唐微电子技术有限公司 | 一种实现cp测试的电压检测器 |
EP3270175B1 (en) * | 2016-07-15 | 2020-12-16 | Nxp B.V. | Input/output cell |
CN111175639A (zh) * | 2020-01-13 | 2020-05-19 | 上海华岭集成电路技术股份有限公司 | 一种ate提供多电平电压的方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6144372A (ja) * | 1984-08-08 | 1986-03-04 | Hitachi Ltd | 論理lsiの試験装置 |
JP2897660B2 (ja) * | 1994-10-07 | 1999-05-31 | 日本電気株式会社 | 半導体集積回路検査装置のテストパターンメモリの制御方式 |
JP3331109B2 (ja) * | 1996-01-23 | 2002-10-07 | 株式会社アドバンテスト | 半導体試験装置の比較器 |
JPH1164436A (ja) * | 1997-08-21 | 1999-03-05 | Advantest Corp | 半導体試験装置 |
JP2000241503A (ja) * | 1998-12-24 | 2000-09-08 | Advantest Corp | Ic試験装置及びその装置を用いる試験方法 |
US6313657B1 (en) * | 1998-12-24 | 2001-11-06 | Advantest Corporation | IC testing apparatus and testing method using same |
JP2001074816A (ja) * | 1999-09-09 | 2001-03-23 | Advantest Corp | 半導体試験装置 |
JP2001264393A (ja) * | 2000-03-16 | 2001-09-26 | Hitachi Ltd | 半導体試験装置 |
US6836136B2 (en) | 2002-12-18 | 2004-12-28 | Teradyne, Inc. | Pin driver for AC and DC semiconductor device testing |
US7292044B2 (en) | 2004-11-19 | 2007-11-06 | Analog Devices, Inc. | Integrating time measurement circuit for a channel of a test card |
-
2006
- 2006-12-13 DE DE112006003440T patent/DE112006003440T5/de not_active Withdrawn
- 2006-12-13 KR KR1020087014753A patent/KR100984664B1/ko active IP Right Grant
- 2006-12-13 JP JP2007550201A patent/JP4944794B2/ja not_active Expired - Fee Related
- 2006-12-13 CN CN2006800472932A patent/CN101331405B/zh not_active Expired - Fee Related
- 2006-12-13 WO PCT/JP2006/324848 patent/WO2007069647A1/ja active Application Filing
- 2006-12-15 TW TW095147025A patent/TWI372879B/zh active
-
2008
- 2008-06-13 US US12/138,442 patent/US7679390B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7679390B2 (en) | 2010-03-16 |
US20080284448A1 (en) | 2008-11-20 |
CN101331405A (zh) | 2008-12-24 |
TW200734663A (en) | 2007-09-16 |
JP4944794B2 (ja) | 2012-06-06 |
TWI372879B (en) | 2012-09-21 |
KR20080075883A (ko) | 2008-08-19 |
KR100984664B1 (ko) | 2010-10-01 |
DE112006003440T5 (de) | 2008-10-02 |
WO2007069647A1 (ja) | 2007-06-21 |
CN101331405B (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8786289B2 (en) | Method and semiconductor device for monitoring battery voltages | |
KR100693540B1 (ko) | 입출력 회로, 및 시험 장치 | |
JP4944794B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
US20060273811A1 (en) | Using an active load as a high current output stage of a precision pin measurement unit in automatic test equipment systems | |
JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
US20110074612A1 (en) | A/D converter and open detection method thereof | |
US7482829B2 (en) | Electric power applying circuit and test apparatus | |
US7423444B2 (en) | Digital test apparatus for testing analog semiconductor device(s) | |
US20080265948A1 (en) | Semiconductor device having differential signal detection circuit for entry into mode other than normal operation | |
US20060192571A1 (en) | Source measure circuit | |
WO2014155680A1 (ja) | 電圧測定装置 | |
KR101123826B1 (ko) | 시험 장치 및 전송 장치 | |
US10837843B2 (en) | Voltage measuring system | |
US6242966B1 (en) | Leakage current correcting circuit | |
US6958612B2 (en) | Apparatus for calibrating high frequency signal measurement equipment | |
US6285206B1 (en) | Comparator circuit | |
JPH11326441A (ja) | 半導体試験装置 | |
JP2002107406A (ja) | 半導体試験装置 | |
US20240151766A1 (en) | Audio amplifier circuit and audio output device using the same | |
JP2014211360A (ja) | 半導体試験装置 | |
JPH08292227A (ja) | 終端回路 | |
WO2007069648A1 (ja) | 試験装置、及びピンエレクトロニクスカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |