KR101123826B1 - 시험 장치 및 전송 장치 - Google Patents

시험 장치 및 전송 장치 Download PDF

Info

Publication number
KR101123826B1
KR101123826B1 KR1020107002929A KR20107002929A KR101123826B1 KR 101123826 B1 KR101123826 B1 KR 101123826B1 KR 1020107002929 A KR1020107002929 A KR 1020107002929A KR 20107002929 A KR20107002929 A KR 20107002929A KR 101123826 B1 KR101123826 B1 KR 101123826B1
Authority
KR
South Korea
Prior art keywords
voltage
output
input
signal
comparison
Prior art date
Application number
KR1020107002929A
Other languages
English (en)
Other versions
KR20100039400A (ko
Inventor
케이 사사지마
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100039400A publication Critical patent/KR20100039400A/ko
Application granted granted Critical
Publication of KR101123826B1 publication Critical patent/KR101123826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에게 주는 시험 신호를 발생하는 시험 신호 발생부와, 시험 신호에 따른 출력 전압을, 피시험 디바이스의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부와, 시험 신호에 따른 비교 전압을 출력하는 레플리카 구동부와, 비교 전압을 저항 분압한 분압 전압을 발생하는 저항 분압부와, 입출력 핀의 전압을 분압 전압과 비교하는 비교부와, 비교부에 의한 비교 결과에 기초하여 피시험 디바이스의 양부를 판정하는 판정부와, 저항 분압부의 분압비를 조정하고, 분압 전압을, 메인 구동부로부터 출력 전압이 출력되는 한편 피시험 디바이스의 신호 입출력 단자로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀의 전압과 미리 정해진 역치 전압을 가산한 전압에 일치시키는 조정부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 전송 장치{TESTING APPARATUS AND TRANSMITTING APPARATUS}
본 발명은, 피시험 디바이스를 시험하는 시험 장치 및 전송 장치에 관한 것이다. 본 출원은, 아래의 일본 출원에 관련한다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
1. 일본특허출원 2007-184132 출원일 2007년 7월 13일
반도체 등의 피시험 디바이스(DUT)를 시험하는 시험 장치가 알려져 있다. 시험 장치는, 드라이버로부터 시험 신호를 발생하여 DUT에 공급하고, 해당 시험 신호에 따라 DUT로부터 출력된 응답 신호를 입력하고, 입력한 응답 신호의 논리를 컴퍼레이터에 의해 검출한다. 그리고, 시험 장치는, 검출 결과에 기초하여 DUT의 양부를 판정한다. 또한, DUT의 하나의 단자에 대해서 공급하는 시험 신호와 해당 하나의 단자로부터 출력되는 응답 신호를, 단일의 전송 선로에 의해 전송하는 결선 방법(싱글 트랜스미션 결선)을 이용한 시험 장치가 알려져 있다.
여기에서, 시험 장치는, 시험 신호의 발생 간격을 보다 짧게 하여, 시험 시간을 단축화하는 것이 바람직하다. 그렇지만, 시험 신호의 발생 간격을, 전송 경로의 전파 시간의 2배와 DUT의 응답 시간을 가산한 시간 보다도 짧게 하면, DUT로부터 출력된 응답 신호를 컴퍼레이터가 입력하는 타이밍과, 다음의 시험 신호를 드라이버로부터 출력하는 타이밍이 중복한다. 이 때문에, 싱글 트랜스미션 결선형의 시험 장치는, 시험 신호의 발생 간격을 너무 짧게 하면 , 컴퍼레이터에 입력되는 응답 신호에, 드라이버로부터 출력된 다음에 주어야 하는 시험 신호가 중첩해 버려, 해당 응답 신호의 레벨을 정확하게 검출할 수 없다.
이러한 문제를 해결하는 싱글 트랜스미션 결선형의 시험 장치가, 특허 문헌 1에 기재되어 있다. 특허 문헌 1에 기재된 시험 장치는, 시험 신호에 따른 전압을 발생하는 드라이버와 드라이버의 출력 전압과 논리 판정용의 역치 전압을 가산한 전압을 발생하는 레프리카 드라이버와, 드라이버와 DUT와의 출력 저항의 비에 의해 레프리카 드라이버의 출력 전압을 저항 분압하는 분압 회로와, 응답 신호의 논리 레벨을 검출하는 컴퍼레이터를 구비한다. 그리고, 이 시험 장치에서는, 컴퍼레이터가, DUT로부터의 응답 신호를, 분압 회로에 의해 분압된 분압 전압과 비교하여, 응답 신호의 논리를 검출한다. 이에 의해, 이 시험 장치에 의하면, 응답 신호의 입력 타이밍과, 다음에 발생해야 할 시험 신호의 출력 타이밍이 일치했을 경우이어도, 드라이버의 출력 전압을 캔슬하여, DUT의 응답 신호를 역치 전압과 양호한 정밀도로 비교할 수 있다.
특허문헌1:일본특허공개2006-23233호공보
그런데, DUT의 출력 저항은, 개체마다의 오차가 크다. 예를 들면, DUT의 출력 저항은, 개체마다 20% 정도의 오차가 생긴다. 이 때문에, 특허 문헌 1에 기재된 시험 장치에서는, 드라이버의 출력 저항과 DUT의 출력 저항의 저항비와, 분압 회로의 분압비를 일치시키는 것이 곤란했다. 이 때문에, 특허 문헌 1에 기재된 시험 장치에서는, DUT의 모든 개체에 대해, 드라이버의 출력 전압을 양호한 정밀도로 캔슬하는 것이 곤란했다.
또한, DUT의 종류에 따라서는, 출력 저항의 사양이 다른 종류의 DUT의 출력 저항과 크게 다른 경우도 있다. 이러한 경우도, 특허 문헌 1에 기재된 시험 장치에서는, 출력 저항의 사양이 다른 것과 상이한 DUT에 대해서는, 드라이버의 출력 전압을 양호한 정밀도로 캔슬할 수가 없었다.
여기에서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 전송 장치를 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에게 주는 시험 신호를 발생하는 시험 신호 발생부와, 시험 신호에 따른 출력 전압을, 피시험 디바이스의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부와, 시험 신호에 따른 비교 전압을 출력하는 레플리카 구동부와, 비교 전압을 저항 분압한 분압 전압을 발생하는 저항 분압부와, 입출력 핀의 전압을 분압 전압과 비교하는 비교부와, 비교부에 의한 비교 결과에 기초하여 피시험 디바이스의 양부를 판정하는 판정부와, 저항 분압부의 분압비를 조정하고, 분압 전압을, 메인 구동부로부터 출력 전압이 출력되는 한편 피시험 디바이스의 신호 입출력 단자로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀의 전압과 미리 정해진 역치 전압을 가산한 전압에 일치시키는 조정부를 포함하는 시험 장치를 제공한다.
본 발명의 제2 형태에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스에게 주는 시험 신호를 발생하는 시험 신호 발생부와, 시험 신호에 따른 출력 전압을, 피시험 디바이스의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부와, 시험 신호에 따른 비교 전압을 출력하는 레플리카 구동부와, 입출력 핀의 전압을, 미리 정해진 역치 전압과 비교 전압을 가산한 전압과 비교하는 비교부와, 비교부에 의한 비교 결과에 기초하여 피시험 디바이스의 양부를 판정하는 판정부와, 레플리카 구동부로부터 출력되는 비교 전압을, 메인 구동부로부터 출력 전압이 출력되는 한편 피시험 디바이스의 신호 입출력 단자로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀의 전압에 일치시키는 조정부를 포함하는 시험 장치를 제공한다.
본 발명의 제3 형태에서는, 대상 장치와 신호를 송수신하는 전송 장치에 있어서, 전송 신호에 따른 출력 전압을, 대상 장치의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부와, 전송 신호에 따른 비교 전압을 출력하는 레플리카 구동부와, 비교 전압을 저항 분압한 분압 전압을 발생하는 저항 분압부와, 입출력 핀의 전압을 분압 전압과 비교하는 비교부와, 저항 분압부의 분압비를 조정하여, 분압 전압을, 메인 구동부로부터 출력 전압이 출력되는 한편 대상 장치의 신호 입출력 단자로부터 수신 신호가 출력되지 않은 상태에서의 입출력 핀의 전압과 미리 정해진 역치 전압을 가산한 전압에 일치시키는 조정부를 포함하는 전송 장치를 제공한다.
본 발명의 제4 형태에서는, 대상 장치와 신호를 송수신하는 전송 장치에 있어서, 전송 신호에 따른 출력 전압을, 대상 장치의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부와, 전송 신호에 따른 비교 전압을 출력하는 레플리카 구동부와, 입출력 핀의 전압을, 미리 정해진 역치 전압과 비교 전압을 가산한 전압과 비교하는 비교부와, 레플리카 구동부로부터 출력되는 비교 전압을, 메인 구동부로부터 출력 전압이 출력되는 한편 대상 장치의 신호 입출력 단자로부터 수신 신호가 출력되지 않은 상태에서의 입출력 핀의 전압에 일치시키는 조정부를 포함하는 전송 장치를 제공한다.
덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 도시한다.
도 2는, 본 실시 형태에 관한 신호 입출력부(14)의 구성을 나타낸다.
도 3은, 본 실시 형태의 시험 장치(10)의 시험 플로우의 일례를 나타낸다.
도 4는, 본 실시 형태에 관한 제2 저항(62)의 구성의 일례를 나타낸다.
도 5는, 본 실시 형태의 제1 변형례에 관한 신호 입출력부(14)의 구성을 나타낸다.
도 6은, 본 실시 형태의 제2 변형례에 관한 신호 입출력부(14)의 구성을 나타낸다.
도 7은, 본 실시 형태의 제3 변형례에 관한 신호 입출력부(14)의 구성을 나타낸다.
도 8은, 본 실시 형태의 제4 변형례에 관한 신호 입출력부(14)의 구성을 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수이라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 DUT(200)와 함께 도시한다. 시험 장치(10)는, 피시험 디바이스(200)(이하, DUT(200)라 한다)를 시험한다. 시험 장치(10)는, 시험 신호 발생부(12)와, 신호 입출력부(14)와, 판정부(16)와, 전송 선로(300)를 구비한다.
시험 신호 발생부(12)는, DUT(200)에게 주는 시험 신호를 발생한다. 시험 신호 발생부(12)는, 일례로서, H 논리 또는 L 논리를 나타내는 시험 신호를 발생하여도 된다.
신호 입출력부(14)는, 시험 신호를 시험 신호 발생부(12)로부터 입력하여, 입력한 시험 신호의 논리에 따른 출력 전압을 DUT(200)에 인가한다. 신호 입출력부(14)는, 일례로서, 입력한 시험 신호가 H 논리를 나타내는 경우, H 논리에 따른 출력 전압을 DUT(200)에 인가하고, 입력한 시험 신호가 L 논리를 나타내는 경우, L 논리에 따른 출력 전압을 DUT(200)에 인가한다.
또한, 신호 입출력부(14)는, 시험 신호에 따른 출력 전압을 DUT(200)에 인가한 것에 의해 해당 DUT(200)의 신호 입출력 단자(220)로부터 출력된 응답 신호의 전압을, 미리 정해진 역치 전압과 비교한다. 신호 입출력부(14)는, 일례로서, 응답 신호의 전압을, 해당 응답 신호의 논리 레벨이 H 논리인지 여부를 판별하기 위하여 미리 정해진 H측 역치 전압(VOH)과 비교하여도 된다. 또한, 신호 입출력부(14)는, 응답 신호의 전압을, 해당 응답 신호의 논리 레벨이 L 논리인지 여부를 판별하기 위하여 미리 정해진 L측 역치 전압(VOL)과 비교하여도 된다.
판정부(16)는, 신호 입출력부(14)에 의한 비교 결과에 기초하여 DUT(200)의 양부를 판정한다. 판정부(16)는, 일례로서, 신호 입출력부(14)에 의한 비교 결과를 소정의 스트로브 타이밍에서 취입하여, 취합한 비교 결과를 기대값과 비교하는 것으로, DUT(200)의 양부를 판정하여도 된다. 또한, 판정부(16)는, 일례로서, 취입한 비교 결과가 H 논리도 L 논리도 아닌 경우에는, 응답 신호의 논리가 부정(不定)이라고 판단하여도 된다.
전송 선로(300)는, 신호 입출력부(14)와 DUT(200)를 접속한다. 보다 자세하게는, 신호 입출력부(14)의 입출력 핀(20)과, DUT(200)의 신호 입출력 단자(220)의 사이를 접속한다. 이에 의해, 전송 선로(300)는, 신호 입출력부(14)로부터 출력된 시험 신호에 따른 출력 전압을, DUT(200)의 신호 입출력 단자(220)에 인가할 수 있다. 더욱이, 전송 선로(300)는, 시험 신호에 따른 출력 전압이 인가된 것에 의해 DUT(200)의 신호 입출력 단자(220)로부터 출력된 응답 신호를, 신호 입출력부(14)의 입출력 핀(20)에 공급할 수 있다.
이러한 시험 장치(10)에 의하면, DUT(200)의 신호 입출력 단자(220)에 대해서 공급해야 하는 시험 신호와 해당 신호 입출력 단자(220)로부터 입력해야 할 응답 신호를 하나의 전송 선로(300)에 의해 전송하여, DUT(200)를 시험할 수 있다. 또한, 시험 장치(10)는, 전송 선로(300)에 직렬로 설치된 매칭 저항(310)을 더 구비하여도 된다.
도 2는, 본 실시 형태에 관한 신호 입출력부(14)의 구성을, DUT(200) 및 전송 선로(300)와 함께 도시한다. 신호 입출력부(14)는, 메인 구동부(32)와, 출력 저항(34)과, 제1 레플리카 구동부(36)와, 제1 저항 분압부(40)와, 제1 비교부(42)와, 제2 레플리카 구동부(44)와, 제2 저항 분압부(48)와, 제2 비교부(50)와, 전압 측정부(52)와, 릴레이(54)와, 조정부(56)를 가진다.
메인 구동부(32)는, 시험 신호 발생부(12)로부터 출력된 시험 신호를 입력하고, 시험 신호에 따른 출력 전압을, DUT(200)의 신호 입출력 단자(220)에 접속된 입출력 핀(20)에 대해서 출력한다. 본 실시 형태에서는, 메인 구동부(32)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 출력 전압(VIH)을 입출력 핀(20)에 출력하고, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 출력 전압(VIL)을 입출력 핀(20)에 출력한다. 메인 구동부(32)는, 일례로서, 드라이버 회로이어도 된다.
출력 저항(34)은, 메인 구동부(32)와 입출력 핀(20)의 사이에 설치된 저항이다. 출력 저항(34)은, 입출력 핀(20)으로부터 DUT(200)측을 본 경우의 저항값과 입출력 핀(20)으로부터 메인 구동부(32)측을 본 경우의 저항값을 매칭시키는 것을 목적으로 하여 설치된다. 출력 저항(34)은, 일례로서, DUT(200)의 사양 등에 의해 미리 정해진 저항값(예를 들면, 50Ω)이어도 된다. 또한, 출력 저항(34)은, 메인 구동부(32)의 내부에 설치되어도 된다.
제1 레플리카 구동부(36)는, 시험 신호 발생부(12)로부터 출력된 시험 신호를 입력하고, 시험 신호에 따른 비교 전압을 출력한다. 본 실시 형태에서는, 제1 레플리카 구동부(36)는, 메인 구동부(32)로부터 출력되는 출력 전압과, H측 역치 전압(VOH)에 소정값(n)을 곱한 전압을 가산한 비교 전압을 출력한다. 즉, 제1 레플리카 구동부(36)는, 시험 신호가 H 논리인 경우에는, H측 출력 전압(VIH)과, H측 역치 전압(VOH)에 소정값(n)을 곱한 전압을 가산한 비교 전압(VIH＋(n×VOH))을 출력한다. 또, 제1 레플리카 구동부(36)는, 시험 신호가 L 논리인 경우에는, L측 출력 전압(VIL)과, H측 역치 전압(VOH)에 소정값(n)을 곱한 전압을 가산한 비교 전압(VIL＋(n×VOH))을 출력한다.
또한, 소정값(n)은, 일례로서, 메인 구동부(32)로부터 DUT(200)측을 본 사양상의 저항값(예를 들면, 100Ω)에 대한, 입출력 핀(20)으로부터 DUT(200)측을 본 사양상의 저항값(예를 들면, 50Ω)의 비의, 역수이어도 된다. 소정값(n)은, 출력 저항(34)의 사양상의 저항값이 50Ω, DUT(200)의 출력 저항(210)의 사양상의 저항값이 50Ω인 경우, n=2{=1/(50Ω／100Ω)}이어도 된다.
제1 레플리카 구동부(36)는, 일례로서, 메인 구동부(32)와 동일한 성능을 가지는 드라이버 회로이어도 된다. 이에 의해, 제1 레플리카 구동부(36)는, 메인 구동부(32)의 출력 전압에 양호한 정밀도로 동기시킨 비교 전압을 출력할 수 있다.
제1 저항 분압부(40)는, 제1 레플리카 구동부(36)로부터 출력된 비교 전압을 저항 분압한 분압 전압을 발생한다. 제1 저항 분압부(40)는, 분압비가 조정부(56)에 의해 조정된다.
제1 저항 분압부(40)는, 일례로서, 제1 레플리카 구동부(36)의 출력단과 접속점 a의 사이에 접속된 제1 저항(60)과, 접속점 a와 그라운드의 사이에 접속된 제2 저항(62)을 포함하여도 된다. 제1 저항 분압부(40)는, 접속점 a로부터 분압 전압을 발생한다. 더욱이, 제1 저항(60)은, 출력 저항(34)과 동일한 저항값이어도 된다. 또한, 제2 저항(62)은, 조정부(56)에 의해 조정 가능한 가변 저항이어도 된다.
제1 비교부(42)는, 입출력 핀(20)의 전압을, 제1 저항 분압부(40)로부터 출력된 분압 전압과 비교한다. 본 실시 형태에서, 제1 비교부(42)는, DUT(200)로부터 출력된 응답 신호가 H 논리인지 여부를 나타내는 비교 결과를 출력한다.
제2 레플리카 구동부(44)는, 시험 신호 발생부(12)로부터 출력된 시험 신호를 입력하고, 시험 신호에 따른 비교 전압을 출력한다. 본 실시 형태에서는, 제2 레플리카 구동부(44)는, 메인 구동부(32)로부터 출력되는 출력 전압과, L측 역치 전압(VOL)에 소정값(n)을 곱한 전압을 가산한 비교 전압을 출력한다. 즉, 제2 레플리카 구동부(44)는, 시험 신호가 H 논리인 경우에는, H측 출력 전압(VIH)과, L측 역치 전압(VOL)에 소정값(n)을 곱한 전압을 가산한 비교 전압(VIH＋(n×VOL))을 출력한다. 또한, 제2 레플리카 구동부(44)는, 시험 신호가 L 논리인 경우에는, L측 출력 전압(VIL)과 L측 역치 전압(VOL)에 소정값(n)을 곱한 전압을 가산한 비교 전압(VIL＋(n×VOL))을 출력한다. 또한, 소정값(n)은, 제1 레플리카 구동부(36)의 경우와 같아도 된다.
제2 레플리카 구동부(44)는, 일례로서, 메인 구동부(32)와 동일한 성능을 가지는 드라이버 회로이어도 된다. 이에 의해, 제2 레플리카 구동부(44)는, 메인 구동부(32)의 출력 전압에 양호한 정밀도로 동기시킨 비교 전압을 출력할 수 있다.
제2 저항 분압부(48)는, 제2 레플리카 구동부(44)로부터 출력된 비교 전압을 저항 분압한 분압 전압을 발생한다. 제2 저항 분압부(48)는, 분압비가 조정부(56)에 의해 조정된다. 제2 저항 분압부(48)는, 일례로서, 제1 저항 분압부(40)와 같은 구성이어도 된다.
제2 비교부(50)는, 입출력 핀(20)의 전압을, 제2 저항 분압부(48)로부터 출력된 분압 전압과 비교한다. 본 실시 형태에서, 제2 비교부(50)는, DUT(200)로부터 출력된 응답 신호가 L 논리인지 여부를 나타내는 비교 결과를 출력한다.
전압 측정부(52)는, 시험 신호에 따른 출력 전압이 메인 구동부(32)로부터 출력되는 한편, DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압(무응답 상태의 입출력 핀 전압(Vb))을 측정한다. 이에 의해, 전압 측정부(52)에 의하면, 메인 구동부(32)로부터 출력된 출력 전압을, 입출력 핀(20)으로부터 DUT(200)측을 본 경우의 저항값과 입출력 핀(20)으로부터 메인 구동부(32)측을 본 경우의 저항값으로 저항 분압한 전압을 측정할 수 있다. 여기에서, 입출력 핀(20)으로부터 DUT(200)측을 본 경우의 저항값은, 출력 저항(34)의 저항값으로 된다. 또한, 입출력 핀(20)으로부터 DUT(200)측을 본 경우의 저항값은, 전송 선로(300), 매칭 저항(310) 및 출력 저항(210)의 합성 저항값이 된다.
전압 측정부(52)는, 일례로서, 메인 구동부(32)로부터, H측 출력 전압(VIH) 및 L측 출력 전압(VIL)의 적어도 한쪽을 출력시켰을 경우에서의, 입출력 핀(20)의 전압을 측정해도 좋다. 또한, 출력 저항(34)이 이미 알려진 경우에는, 전압 측정부(52)는, 입출력 핀(20)과 그라운드 사이의 저항값을 측정하고, 측정한 저항값으로부터 무응답 상태의 입출력 핀 전압(Vb)을 환산하여 산출하여도 된다.
릴레이(54)는, 전압 측정부(52)가 입출력 핀(20)의 전압을 측정하는 경우, 입출력 핀(20)과 전압 측정부(52)의 측정단을 접속하고, 그 이외의 경우, 입출력 핀(20)과 전압 측정부(52)의 측정단을 개방한다. 이러한 릴레이(54)는, 전압 측정부(52)의 동작시 이외에 있어서, 입출력 핀(20)에 대한 전압 측정부(52)의 영향을 제거할 수 있다.
조정부(56)는, 전압 측정부(52)에 의한 측정 결과에 기초하여 제1 저항 분압부(40)의 분압비 및 제2 저항 분압부(48)의 분압비를 각각 조정한다. 보다 상세에는, 조정부(56)는, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 분압비를 조정하고, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 각각으로부터 출력되는 분압 전압을, 메인 구동부(32)로부터 출력 전압이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압(무응답 상태의 입출력 핀 전압(Vb))과 미리 정해진 역치 전압을 가산한 전압에 일치시킨다.
즉, 조정부(56)는, 제1 저항 분압부(40)로부터 출력되는 분압 전압(Vb')을, 무응답 상태의 입출력 핀 전압(Vb)과 H측 역치 전압(VOH)을 가산한 전압으로 하도록, 해당 제1 저항 분압부(40)의 분압비를 조정한다. 또한, 조정부(56)는, 제2 저항 분압부(48)으로부터 출력되는 분압 전압(Vb'')를, 무응답 상태의 입출력 핀 전압(Vb)과 L측 역치 전압(VOL)을 가산한 전압으로 하도록, 해당 제 2 저항 분압부(48)의 분압비를 조정한다.
조정부(56)는, 일례로서, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 분압 전압을 직접 검출하여, 해당 분압 전압이 대응하는 값이 되도록, 분압비를 조정하여도 된다. 또한, 조정부(56)는, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 한쪽만의 분압 전압을 검출하고, 해당 분압 전압이 대응하는 값이 되도록 한쪽의 분압비를 조정하여, 다른 쪽에 대해서는 한쪽의 분압비와 같은 분압비로 하여도 된다. 또한, 조정부(56)는, 일례로서, 무응답 상태의 입출력 핀 전압(Vb)의 각 값에 대응하는 분압비가 기술된 테이블을 미리 기억하여, 전압 측정부(52)의 측정 결과에 따른 분압비를 해당 테이블에서 검출하여도 된다.
이상과 같은 시험 장치(10)에 의하면, 메인 구동부(32)의 출력 전압과 역치 전압을 가산한 비교 전압과, 입출력 핀(20)의 전압을 비교한다. 따라서, 시험 장치(10)에 의하면, DUT(200)에 의해 출력된 응답 신호가 전송 선로(300)를 전파하여 입출력 핀(20)에 입력하는 타이밍과, 다음에 DUT(200)에게 주어야 하는 시험 신호의 출력 타이밍이 일치하여, 응답 신호와 시험 신호가 입출력 핀(20)에서 중첩되었을 경우이어도, 입출력 핀(20)의 전압으로부터 시험 신호에 따른 전압을 캔슬하여, 역치 전압과 비교할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 시험 신호의 발생 간격을 짧게 했을 경우이어도, 양호한 정밀도로 시험할 수 있다.
더욱이, 시험 장치(10)에 의하면, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 분압비를 조정하므로, DUT(200)의 개체마다 또는 DUT(200)의 종류마다 출력 저항(210)의 값이 다른 경우이어도, 메인 구동부(32)의 출력 전압과 역치 전압을 가산한 비교 전압을 양호한 정밀도로 발생할 수 있다. 이에 의해, 개체마다 DUT(200)의 출력 저항(210)에 오차가 있는 경우 및 출력 저항(210)의 사양상의 값이 다른 종류와 상이한 DUT(200)를 시험하는 경우 등 이어도, 시험 장치(10)에 의하면, 양호한 정밀도로 입출력 핀(20)의 전압으로부터 시험 신호에 따른 전압을 캔슬하여, 역치 전압과 비교할 수 있다.
도 3은, 본 실시 형태의 시험 장치(10)의 시험 플로우의 일례를 나타낸다. 우선, 시험 장치(10)는, DUT(200)의 직류 특성을 시험한다(S1). 시험 장치(10)는, 일례로서, 소정의 직류 전압을 DUT(200)의 신호 입출력 단자(220)에 인가했을 경우에서의 전류량을 측정하여도 되고, 소정의 직류 전류를 공급했을 경우의 DUT(200)의 신호 입출력 단자(220)의 전압을 측정하여도 된다.
더욱이, 전압 측정부(52)는, 직류 시험 중에 있어서, 출력 전압이 출력되는 한편 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압을 측정한다. 전압 측정부(52)는, 일례로서, 메인 구동부(32)로부터 H측 출력 전압(VIH) 및 L측 출력 전압(VIL)을 출력시켰을 경우에서의, 입출력 핀(20)의 전압을 측정한다. 또한, 출력 저항(34)이 이미 알려진 경우에는, 전압 측정부(52)는, 입출력 핀(20)과 그라운드 사이의 저항값을 측정하여, 측정한 저항값으로부터 무응답 상태의 입출력 핀 전압(Vb)을 환산하여 산출하여도 된다.
다음으로, 조정부(56)는, 직류 시험 중에서 측정된 무응답 상태의 입출력 핀 전압(Vb)에 기초하여, 제1 저항 분압부(40) 및 제2 저항 분압부(48)를 조정한다(S2). 다음으로, 시험 장치(10)는, 시험 신호의 논리를 변화시켜 DUT(200)의 기능을 시험하는 기능 시험을 실행한다(S3).
이와 같이 조정부(56)는, DUT(200)에 대한 기능 시험에 앞서, 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 분압비를 조정하여, 분압 전압을 전압 측정부(52)에 의해 측정된 전압에 일치시킨다. 이에 의해, 시험 장치(10)에 의하면, 양호한 효율로 제1 저항 분압부(40) 및 제2 저항 분압부(48)의 분압비를 조정할 수 있다.
도 4는, 본 실시 형태에 관한 제2 저항(62)의 구성의 일례를 나타낸다. 제2 저항(62)은, 일례로서, 값이 다른 복수의 저항(64)(64-1, 64-2,…, 64-m)과, 스위치(66)를 포함하여도 된다. 복수의 저항(64)의 각각은, 일단이 그라운드에 접속된다.
스위치(66)는, 접속점 a와 복수의 저항(64)의 그라운드가 접속되어 있지 않은 쪽의 단의 어느 하나를 조정부(56)에 의한 제어에 따라 접속한다. 이러한 스위치(66)에 의하면, 조정부(56)에 의한 제어에 따라 저항값을 변화시킬 수 있다.
도 5는, 본 실시 형태의 제1 변형례에 관한 신호 입출력부(14)의 구성을, DUT(200) 및 전송 선로(300)와 함께 도시한다. 본 변형례에 관한 시험 장치(10)는, 도 1 및 도 2에 도시된 시험 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 이하, 실질적으로 동일한 구성 및 기능을 채용한 부재에 대해서는 도면 중 에서 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형례에 관한 신호 입출력부(14)는, 제1 레플리카 구동부(36), 제1 저항 분압부(40), 제2 레플리카 구동부(44) 및 제2 저항 분압부(48)에 대신하여, 레플리카 구동부(70)와, 구동 전압 공급부(72)와, 제1 역치 발생부(74)와, 제2 역치 발생부(76)를 구비한다.
레플리카 구동부(70)는, 시험 신호에 따른 비교 전압을 출력한다. 본 실시 형태에서, 레플리카 구동부(70)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH)을 출력한다. 레플리카 구동부(70)는, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL)을 출력한다.
더욱이, 레플리카 구동부(70)는, 출력 전압의 레벨이 외부로부터 조정 가능하게 되어 있다. 레플리카 구동부(70)는, 일례로서, H측 비교 전압(RVIH) 및 L측 비교 전압(RVIL)이 외부로부터 조정 가능하게 되어 있다. 본 실시 형태에서는, 레플리카 구동부(70)는, 해당 레플리카 구동부(70)를 구동하기 위한 구동 전압이 증감되는 것으로, 출력 전압의 레벨이 조정된다.
레플리카 구동부(70)는, 일례로서, H측 비교 전압(RVIH) 및 L측 비교 전압(RVIL)을 스위칭하여 출력하는 실렉터이어도 된다. 이러한 레플리카 구동부(70)는, 시험 신호가 H 논리인 경우에는, H측 비교 전압(RVIH)을 선택하여 출력하고, 시험 신호가 L 논리인 경우에는, L측 비교 전압(RVIL)을 선택하여 출력한다. 덧붙여 레플리카 구동부(70)는, 일례로서, 메인 구동부(32)로 동일한 성능을 가지는 드라이버 회로이어되 된다. 이에 의해, 레플리카 구동부(70)는, 메인 구동부(32)의 출력 전압에 양호한 정밀도로 동기시킨 비교 전압을 출력할 수 있다.
구동 전압 공급부(72)는, 레플리카 구동부(70)에 대해서 구동 전압을 공급한다. 구동 전압 공급부(72)는, 조정부(56)에 의한 제어에 따라 레플리카 구동부(70)의 구동 전압을 증감한다. 이에 의해, 구동 전압 공급부(72)는, 조정부(56)에 의한 제어에 따라, 레플리카 구동부(70)의 출력 전압의 레벨을 조정할 수 있다.
제1 역치 발생부(74)는, 미리 정해진 H측 역치 전압(VOH)을 발생한다. 제2 역치 발생부(76)는, 미리 정해진 L측 역치 전압(VOL)을 발생한다.
제1 비교부(42)는, 입출력 핀(20)의 전압을, 미리 정해진 H측 역치 전압(VOH)과 비교 전압을 가산한 전압과 비교한다. 그리고, 제1 비교부(42)는, DUT(200)로부터 출력된 응답 신호가 H 논리인지 여부를 나타내는 비교 결과를 출력한다.
제1 비교부(42)는, 일례로서, 제1 차동 증폭기(82)와, 제2 차동 증폭기(84)와, 제3 차동 증폭기(86)를 포함하여도 된다. 제1 차동 증폭기(82)는, H측 역치 전압(VOH)으로부터 입출력 핀(20)의 전압을 뺀 전압을 출력한다. 제2 차동 증폭기(84)는, 예를 들면 버퍼(80)를 통해 주어진 DUT(200)의 그라운드 전위로부터, 비교 전압을 뺀 전압을 출력한다. 제3 차동 증폭기(86)는, 제1 차동 증폭기(82)의 출력 전압으로부터 제2 차동 증폭기(84)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제1 비교부(42)는, DUT(200)로부터 출력된 응답 신호의 레벨과 H측 역치 전압(VOH)을 비교하여, 응답 신호가 H 논리인지 여부를 나타내는 비교 결과를 출력할 수 있다.
제2 비교부(50)는, 입출력 핀(20)의 전압을, 미리 정해진 L측 역치 전압(VOL)과 비교 전압을 가산한 전압과 비교한다. 그리고, 제2 비교부(50)는, DUT(200)로부터 출력된 응답 신호가 L 논리인지 여부를 나타내는 비교 결과를 출력한다.
제2 비교부(50)는, 일례로서, 제4 차동 증폭기(88)와, 제5 차동 증폭기(90)와, 제6 차동 증폭기(92)를 포함하여도 된다. 제4 차동 증폭기(88)는, 입출력 핀(20)의 전압으로부터 L측 역치 전압(VOL)을 뺀 전압을 출력한다. 제5 차동 증폭기(90)는, 비교 전압으로부터, 예를 들면 버퍼(80)를 통해 주어진 DUT(200)의 그라운드 전위를 뺀 전압을 출력한다. 제6 차동 증폭기(92)는, 제4 차동 증폭기(88)의 출력 전압으로부터 제5 차동 증폭기(90)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제2 비교부(50)는, DUT(200)로부터 출력된 응답 신호의 레벨과 L측 역치 전압(VOL)을 비교하여, 응답 신호가 L 논리인지 여부를 나타내는 비교 결과를 출력할 수 있다.
전압 측정부(52)는, 메인 구동부(32)로부터 출력 전압이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압(무응답 상태의 입출력 핀 전압(Vb))을 측정한다. 전압 측정부(52)는, 일례로서, 다음과 같이 무응답 상태의 입출력 핀 전압(Vb)을 측정하여도 된다.
우선, 전압 측정부(52)는, DUT(200)를 종단 모드로 설정하여, DUT(200)의 신호 입출력 단자(220)를 종단시킨다. 계속되어, 전압 측정부(52)는, DUT(200)를 종단 모드로 한 상태에서, 메인 구동부(32)로부터 H측 출력 전압(VIH)을 출력시켰을 경우의 입출력 핀(20)의 전압(VVH) 및 메인 구동부(32)로부터 L측 출력 전압(VIL)을 출력시켰을 경우의 입출력 핀(20)의 전압(VVL)을 측정한다. 더욱이, 전압 측정부(52)는, DUT(200)를 종단 모드로 한 상태에서, 메인 구동부(32)를 종단시켰을 경우의 입출력 핀(20)의 전압(VVT)을 측정한다. 그리고, 전압 측정부(52)는, 전압(VVH)로부터 전압(VVT)을 뺀 전압을, 메인 구동부(32)로부터 H측 출력 전압(VIH)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압으로서 산출한다. 또한, 전압 측정부(52)는, 전압(VVL)으로부터 전압(VVT)을 뺀 전압을, 메인 구동부(32)로부터 L측 출력 전압(VIL)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압으로서 산출한다.
조정부(56)는, 전압 측정부(52)에 의한 측정 결과에 기초하여 구동 전압 공급부(72)를 제어하여, 레플리카 구동부(70)로부터 출력되는 비교 전압을, 무응답 상태의 입출력 핀 전압(Vb)에 일치시킨다. 조정부(56)는, 일례로서, 시험 신호가 H 논리인 경우에 레플리카 구동부(70)로부터 출력되는 H측 비교 전압(RVIH)을, 전압 측정부(52)에 의해 측정된 전압(VVH)로부터 전압(VVT)를 뺀 전압에 일치시킨다. 또한, 조정부(56)는, 일례로서, 시험 신호가 L 논리인 경우에 레플리카 구동부(70)로부터 출력되는 L측 비교 전압(RVIL)을, 전압 측정부(52)에 의해 측정된 전압(VVL)으로부터 전압(VVT)를 뺀 전압에 일치시킨다.
조정부(56)는, 일례로서, 레플리카 구동부(70)의 출력 전압을 직접 검출하여, 비교 전압이 대응하는 값이 되도록, 레플리카 구동부(70)에게 주는 구동 전압을 조정하여도 된다. 또한, 조정부(56)는, H측 출력 전압(VIH) 또는 L측 비교 전압(RVIL)의 한쪽만을 검출하고, 한쪽의 검출 결과에 따라 H측 비교 전압(RVIH) 및 L측 비교 전압(RVIL)의 양자를 조정하여도 된다.
이러한 제1 변형례에 관한 시험 장치(10)에 의하면, 레플리카 구동부(70)로부터 출력하는 비교 전압과 역치 전압을 가산한 전압과 입출력 핀(20)의 전압을 비교한다. 따라서, 제1 변형례에 관한 시험 장치(10)에 의하면, 도 1에 도시된 시험 장치(10)와 같은 효과를 얻을 수 있다. 또한, 제1 변형례에 관한 시험 장치(10)에 의하면, 복수의 비교부(제1 비교부(42) 및 제2 비교부(50))에 대해서 1개의 레플리카 구동부(70)를 구비하므로, 소비 전력을 작게 할 수 있다.
도 6은, 본 실시 형태의 제2 변형례에 관한 신호 입출력부(14)의 구성을, DUT(200) 및 전송 선로(300)와 함께 도시한다. 본 변형례에 관한 시험 장치(10)는, 제1 변형례에 관한 시험 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 이하, 실질적으로 동일한 구성 및 기능을 채용한 부재에 대해서는 도면 중에서 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형례에 관한 신호 입출력부(14)는, 레플리카 구동부(70), 제1 역치 발생부(74) 및 제2 역치 발생부(76)에 대신하여, 제1 레플리카 구동부(70-1)와, 제2 레플리카 구동부(70-2)와, 제1 구동 전압 공급부(72-1)와, 제2 구동 전압 공급부(72-2)를 구비한다.
제1 레플리카 구동부(70-1)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH1)을 출력한다. 제1 레플리카 구동부(70-1)는, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL1)을 출력한다.
제1 구동 전압 공급부(72-1)는, 조정부(56)에 의한 제어에 따라 제1 레플리카 구동부(70-1)에 대해서 구동 전압을 공급한다. 제1 구동 전압 공급부(72-1)는, 제1 레플리카 구동부(70-1)의 구동 전압을 증감한다. 이에 의해, 제1 구동 전압 공급부(72-1)는, 조정부(56)에 의한 제어에 따라, 제1 레플리카 구동부(70-1)의 출력 전압의 레벨을 조정할 수 있다.
제2 레플리카 구동부(70-2)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH2)을 출력한다. 제2 레플리카 구동부(70-2)는, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL2)을 출력한다.
제2 구동 전압 공급부(72-2)는, 조정부(56)에 의한 제어에 따라 제2 레플리카 구동부(70-2)에 대해서 구동 전압을 공급한다. 제2 구동 전압 공급부(72-2)는, 제2 레플리카 구동부(70-2)의 구동 전압을 증감한다. 이에 의해, 제2 구동 전압 공급부(72-2)는, 조정부(56)에 의한 제어에 따라, 제2 레플리카 구동부(70-2)의 출력 전압의 레벨을 조정할 수 있다.
그리고, 조정부(56)는, 전압 측정부(52)에 의한 측정 결과에 기초하여, 제1 레플리카 구동부(70-1) 및 제2 레플리카 구동부(70-2)의 각각으로부터 출력되는 비교 전압을 조정한다. 보다 자세하게는, 조정부(56)는, 제1 레플리카 구동부(70-1)로부터 출력되는 비교 전압을, 무응답 상태의 입출력 핀 전압(Vb)과 H측 역치 전압(VOH)을 가산한 전압으로 조정한다. 이에 의해, 제1 레플리카 구동부(70-1)는, 시험 신호가 H 논리인 경우에는, 메인 구동부(32)로부터 H측 출력 전압(VIH)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압과 H측 역치 전압(VOH)을 가산한 비교 전압(RVIH1)을, 제1 비교부(42)에 출력할 수 있다. 또한, 제1 레플리카 구동부(70-1)는 시험 신호가 L 논리인 경우에는, 메인 구동부(32)로부터 L측 출력 전압(VIL)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압과 H측 역치 전압(VOH)을 가산한 비교 전압(RVIL1)을 제1 비교부(42)에 출력할 수 있다.
또한, 조정부(56)는, 제2 레플리카 구동부(70-2)로부터 출력되는 비교 전압을, 무응답 상태의 입출력 핀 전압(Vb)과 L측 역치 전압(VOL)을 가산한 전압으로 조정한다. 이에 의해, 제2 레플리카 구동부(70-2)는, 시험 신호가 H 논리인 경우에는, 메인 구동부(32)로부터 H측 출력 전압(VIH)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압과 L측 역치 전압(VOL)을 가산한 비교 전압(RVIL2)을 제2 비교부(50)에 출력할 수 있다. 또한, 제2 레플리카 구동부(70-2)는, 시험 신호가 L 논리인 경우에는, 메인 구동부(32)로부터 L측 출력 전압(VIL)이 출력되는 한편 DUT(200)의 신호 입출력 단자(220)로부터 응답 신호가 출력되지 않은 상태에서의 입출력 핀(20)의 전압과 L측 역치 전압(VOL)을 가산한 비교 전압(RVIL2)을 제2 비교부(50)에 출력할 수 있다.
이러한 변형례에 관한 신호 입출력부(14)에 의하면, 제1 역치 발생부(74) 및 제2 역치 발생부(76)를 구비하지 않아도 되고, 또한, 제1 비교부(42) 및 제2 비교부(50)를 간이한 컴퍼레이터에 의해 구성할 수 있으므로, 구성을 간단하게 할 수 있다.
도 7은, 본 실시 형태의 제3 변형례에 관한 신호 입출력부(14)의 구성을, DUT(200) 및 전송 선로(300)와 함께 도시한다. 본 변형례에 관한 신호 입출력부(14)는, 도 5에 도시된 제1 변형례에 관한 신호 입출력부(14)와 실질적으로 동일한 구성 및 기능을 채용하므로, 이하, 실질적으로 동일한 구성 및 기능을 채용한 부재에 대해서는 도면 중에서 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형례에 관한 신호 입출력부(14)는, H 논리 및 L 논리에 더하여 종단을 나타내는 값을 나타내는 시험 신호를 입력한다. 신호 입출력부(14)는, 시험 신호로서 예를 들면 PAT 신호 및 DRE 신호를 입력한다. PAT 신호는, H 논리 및 L 논리를 나타낸다. DRE 신호는, H 논리인 경우에는 PAT 신호에 따른 전압을 출력하는 것을 나타내고, L 논리인 경우에는 종단을 나타내는 값을 나타낸다.
메인 구동부(32)는, 3값 드라이버이다. 즉, 메인 구동부(32)는, 시험 신호가 H 논리인 경우에는 H측 출력 전압(VIH)을 출력하고, 시험 신호가 L 논리인 경우에는 L측 출력 전압(VIL)을 출력하고, 시험 신호가 종단을 나타내는 값인 경우에는 종단 전압(VIT)을 출력한다. 종단 전압(VIT)은, 전송 선로(300)를 종단시키는 전압으로서, 예를 들면 H측 출력 전압(VIH)과 L측 출력 전압(VIL)의 중간값이어도 된다.
메인 구동부(32)는, 일례로서, DRE 신호가 H 논리인 한편 PAT 신호가 H 논리인 경우에는, H측 출력 전압(VIH)을 출력하고, DRE 신호가 H 논리인 한편 PAT 신호가 L 논리인 경우에는, L측 출력 전압(VIL)을 출력한다. 더욱이, 메인 구동부(32)는, DRE 신호가 L 논리인 경우에는, PAT 신호의 논리에 관련되지 않고, 종단 전압(VIT)을 출력한다.
레플리카 구동부(70)는, 일례로서, PAT 신호에 따른 비교 전압을 출력한다. 레플리카 구동부(70)는, PAT 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH)을 출력하고, PAT 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL)을 출력한다.
제1 비교부(42)는, 시험 신호가 종단을 나타내는 값 이외인 경우, 입출력 핀(20)의 전압을, 미리 정해진 H측 역치 전압(VOH)과 비교 전압을 가산한 전압과 비교한다. 또한, 제1 비교부(42)는, 시험 신호가 종단을 나타내는 값인 경우, 입출력 핀(20)의 전압을 H측 역치 전압(VOH)과 비교한다. 이러한 제1 비교부(42)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우, 입출력 핀(20)의 전압을 H측 역치 전압(VOH)과 비교하므로, 올바른 비교 결과를 출력할 수 있다.
제1 비교부(42)는, 일례로서, 제2 차동 증폭기(84)에 대신하여, 제7 차동 증폭기(94)를 포함하여도 된다. 제7 차동 증폭기(94)는, DRE 신호가 H 논리인 경우(즉, 메인 구동부(32)로부터 H측 출력 전압(VIH) 또는 L측 출력 전압(VIL)이 출력되는 경우), DUT(200)의 그라운드 전위로부터 비교 전압을 뺀 전압을 출력한다. 제7 차동 증폭기(94)는, DRE 신호가 L 논리인 경우(즉, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우), 그라운드 전압(전압 값 0)을 출력한다. 제3 차동 증폭기(86)는, 제1 차동 증폭기(82)의 출력 전압으로부터 제7 차동 증폭기(94)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제1 비교부(42)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우에는, PAT 신호의 논리에 관련되지 않고, 입출력 핀(20)의 전압을 H측 역치 전압(VOH)과 비교할 수 있다.
제2 비교부(50)는, 시험 신호가 종단을 나타내는 값 이외인 경우, 입출력 핀(20)의 전압을, 미리 정해진 L측 역치 전압(VOL)과 비교 전압을 가산한 전압과 비교한다. 또한, 제2 비교부(50)는, 시험 신호가 종단을 나타내는 값인 경우, 입출력 핀(20)의 전압을 L측 역치 전압(VOL)과 비교한다. 이러한 제2 비교부(50)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우, 입출력 핀(20)의 전압을 L측 역치 전압(VOL)과 비교하므로, 올바른 비교 결과를 출력할 수 있다.
제2 비교부(50)는, 일례로서, 제5 차동 증폭기(90)에 대신하여, 제8 차동 증폭기(96)를 포함하여도 된다. 제8 차동 증폭기(96)는, DRE 신호가 H 논리인 경우(즉, 메인 구동부(32)로부터 L측 출력 전압(VIH) 또는 H측 출력 전압(VIL)이 출력되는 경우), 비교 전압으로부터 DUT(200)의 그라운드 전위를 뺀 전압을 출력한다. 제8 차동 증폭기(96)는, DRE 신호가 L 논리인 경우(즉, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우), 그라운드 전압(전압 값 0)을 출력한다. 제6 차동 증폭기(92)는, 제4 차동 증폭기(88)의 출력 전압으로부터 제8 차동 증폭기(96)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제2 비교부(50)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우에는, PAT 신호의 논리에 관련되지 않고, 입출력 핀(20)의 전압을 L측 역치 전압(VOL)과 비교할 수 있다.
이러한 제3 변형례에 관한 시험 장치(10)에 의하면, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우, 역치 전압을 입출력 핀(20)의 전압과 비교한다. 따라서, 제3 변형례에 관한 시험 장치(10)에 의하면, 메인 구동부(32)가 3값 드라이버이어도, 도 1에 도시된 시험 장치(10)와 같은 효과를 얻을 수 있다.
또한, 본 변형례에 있어서, 신호 입출력부(14)는, 지연 소자(98)를 더 구비하여도 된다. 지연 소자(98)는, DRE 신호를 지연하여 제7 차동 증폭기(94) 및 제8 차동 증폭기(96)에게 준다. 지연 소자(98)는, 일례로서, 메인 구동부(32)의 종단 전압(VIT)의 응답 지연에 따른 시간만큼 DRE 신호를 지연하여도 된다. 이러한 지연 소자(98)는, 메인 구동부(32)에 의한 종단 전압(VIT)의 발생 및 정지 타이밍과, 제7 차동 증폭기(94)에 의한 그라운드 전압의 발생 및 정지 타이밍을 일치시킬 수 있다.
도 8은, 본 실시 형태의 제4 변형례에 관한 신호 입출력부(14)의 구성을, DUT(200) 및 전송 선로(300)와 함께 도시한다. 본 변형례에 관한 신호 입출력부(14)는, 도 7에 도시된 제3 변형례에 관한 신호 입출력부(14)와 실질적으로 동일한 구성 및 기능을 채용하므로, 이하, 실질적으로 동일한 구성 및 기능을 채용한 부재에 대해서는 도면 중에서 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형례에 관한 신호 입출력부(14)는, 레플리카 구동부(70)에 대신하여, 제1 레플리카 구동부(70-1)와, 제2 레플리카 구동부(70-2)와, 제1 구동 전압 공급부(72-1)와, 제2 구동 전압 공급부(72-2)를 구비한다.
제1 레플리카 구동부(70-1)는, 3값 드라이버이다. 제1 레플리카 구동부(70-1)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH1)을 출력하고, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL1)을 출력한다. 그리고, 제1 레플리카 구동부(70-1)는, 시험 신호가 종단을 나타내는 값인 경우에는, H측 역치 전압(VOH)을 출력한다.
제1 레플리카 구동부(70-1)는, 일례로서, DRE 신호가 H 논리인 한편 PAT 신호가 H 논리인 경우에는, H측 비교 전압(RVIH1)을 출력하고, DRE 신호가 H 논리인 한편 PAT 신호가 L 논리인 경우에는, L측 비교 전압(RVIL1)을 출력한다. 더욱이, 제1 레플리카 구동부(70-1)는, DRE 신호가 L 논리인 경우에는, PAT 신호의 논리에 관련되지 않고, H측 역치 전압(VOH)을 출력한다. 제1 레플리카 구동부(70-1)는, 일례로서, H측 비교 전압(RVIH1), L측 비교 전압(RVIL1) 또는 H측 역치 전압(VOH)을 스위칭하여 출력하는 실렉터이어도 된다.
제2 레플리카 구동부(70-2)는, 3값 드라이버이다. 제2 레플리카 구동부(70-2)는, 시험 신호가 H 논리인 경우에는, H 논리에 따른 H측 비교 전압(RVIH2)을 출력하고, 시험 신호가 L 논리인 경우에는, L 논리에 따른 L측 비교 전압(RVIL2)을 출력한다. 그리고, 제2 레플리카 구동부(70-2)는, 시험 신호가 종단을 나타내는 값인 경우에는, L측 역치 전압(VOL)을 출력한다.
제2 레플리카 구동부(70-2)는, 일례로서, DRE 신호가 H 논리인 한편 PAT 신호가 H 논리인 경우에는, H측 비교 전압(RVIH2)을 출력하고, DRE 신호가 H 논리인 한편 PAT 신호가 L 논리인 경우에는, L측 비교 전압(RVIL2)을 출력한다. 더욱이, 제2 레플리카 구동부(70-2)는, DRE 신호가 L 논리인 경우에는, PAT 신호의 논리에 관련되지 않고, L측 역치 전압(VOL)을 출력한다. 제2 레플리카 구동부(70-2)는, 일례로서, H측 비교 전압(RVIH1), L측 비교 전압(RVIL1) 또는 L측 역치 전압(VOL)을 스위칭하여 출력하는 실렉터이어도 된다.
제1 구동 전압 공급부(72-1)는, 도 6에 도시된 제2 변형례에 관한 제1 구동 전압 공급부(72-1)와 같은 것으로 상세한 설명을 생략한다. 제2 구동 전압 공급부(72-2)는, 도 6에 도시된 제2 변형례에 관한 제2 구동 전압 공급부(72-2)와 같은 것으로 상세한 설명을 생략한다.
제1 비교부(42)는, 제7 차동 증폭기(94)에 대신하여, 제9 차동 증폭기(102)를 포함하여도 된다. 제9 차동 증폭기(102)는, H측 역치 전압(VOH)으로부터, 제1 레플리카 구동부(70-1)에 의해 출력된 비교 전압을 뺀 전압을 출력한다. 제3 차동 증폭기(86)는, 제1 차동 증폭기(82)의 출력 전압으로부터 제9 차동 증폭기(102)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제1 비교부(42)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우에는, PAT 신호의 논리에 관련되지 않고, 입출력 핀(20)의 전압을 H측 역치 전압(VOH)과 비교할 수 있다.
제2 비교부(50)는, 제8 차동 증폭기(96)에 대신하여, 제10 차동 증폭기(104)를 포함하여도 된다. 제10 차동 증폭기(104)는, 제2 레플리카 구동부(70-2)에 의해 출력된 비교 전압으로부터 L측 역치 전압(VOL)을 뺀 전압을 출력한다. 제6 차동 증폭기(92)는, 제4 차동 증폭기(88)의 출력 전압으로부터 제10 차동 증폭기(104)의 출력 전압을 뺀 전압을 출력한다. 이와 같이 하여, 제2 비교부(50)는, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우에는, PAT 신호의 논리에 관련되지 않고, 입출력 핀(20)의 전압을 L측 역치 전압(VOL)과 비교할 수 있다.
조정부(56)는, 전압 측정부(52)에 의한 측정 결과에 기초하여, 제1 레플리카 구동부(70-1) 및 제2 레플리카 구동부(70-2)의 각각으로부터 출력되는 비교 전압을 조정한다. 보다 자세하게는, 조정부(56)는, 시험 신호가 종단을 나타내는 값 이외인 경우(예를 들면 DRE 신호가 H 논리인 경우)에서의 제1 레플리카 구동부(70-1)로부터 출력되는 비교 전압을, 제2 변형례와 마찬가지로, 무응답 상태의 입출력 핀 전압(Vb)과 H측 역치 전압(VOH)을 가산한 전압으로 조정한다.
또한, 조정부(56)는, 시험 신호가 종단을 나타내는 값 이외인 경우(예를 들면 DRE 신호가 H 논리의 경우)에 있어서의 제2 레플리카 구동부(70-2)로부터 출력되는 비교 전압을, 제2 변형례와 마찬가지로, 무응답 상태의 입출력 핀 전압(Vb)과 L측 역치 전압(VOL)을 가산한 전압으로 조정한다.
이러한 제4 변형례에 관한 시험 장치(10)에 의하면, 메인 구동부(32)로부터 종단 전압(VIT)이 출력되는 경우, 역치 전압을 입출력 핀(20)의 전압과 비교한다. 따라서, 제4 변형례에 관한 시험 장치(10)에 의하면, 메인 구동부(32)가 3값 드라이버이어도, 도 1에 도시된 시험 장치(10)와 같은 효과를 얻을 수 있다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
예를 들면, 실시 형태에 관한 신호 입출력부(14)는, 대상 장치와 신호를 송수신하는 전송 장치로서 기능시켜도 된다. 이 경우, 신호 입출력부(14)는, DUT(200)에 대신하여 상기의 대상 장치와 전송 선로(300)를 통해서 접속된다. 그리고, 입출력 핀(20)에는, 메인 구동부(32)가 발생하는 전송 신호에 따른 출력 전압 및 대상 장치가 출력한 수신 신호에 따른 전압이 인가된다.

Claims (13)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에게 주는 시험 신호를 발생하는 시험 신호 발생부;
    상기 시험 신호에 의해 정해지는 출력 전압을, 상기 피시험 디바이스의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부;
    상기 시험 신호에 의해 정해지는 비교 전압을 출력하는 레플리카 구동부;
    상기 비교 전압을 수취하고, 상기 비교 전압을 저항 분압한 분압 전압을 출력하는 저항 분압부;
    상기 입출력 핀에 인가된 전압을 상기 분압 전압과 비교하는 비교부;
    상기 비교부에 의한 비교 결과에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    상기 저항 분압부의 분압비를 조정하는 조정부;
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 조정부는, 상기 저항 분압부의 분압비를 조정하고, 상기 분압 전압을, 상기 메인 구동부로부터 상기 출력 전압이 출력되는 한편, 상기 출력 전압을 상기 피시험 디바이스에 입력한 것에 의해 상기 피시험 디바이스의 상기 입출력 단자로부터 출력되는 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압과 미리 정해진 역치 전압을 가산한 전압에 일치시키는,
    시험 장치.
  3. 제2항에 있어서,
    상기 출력 전압이 출력되는 한편, 상기 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압을 측정하는 전압 측정부;
    를 더 포함하고,
    상기 조정부는, 상기 전압 측정부의 측정 결과에 기초하여, 상기 저항 분압부의 분압비를 조정하는,
    시험 장치.
  4. 제3항에 있어서,
    상기 전압 측정부는, 상기 피시험 디바이스의 직류 특성을 시험하는 직류 시험 중에 있어서, 상기 출력 전압이 출력되는 한편, 상기 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압을 측정하고,
    상기 조정부는, 상기 시험 신호의 논리를 변화시켜 상기 피시험 디바이스의 기능을 시험하는 기능 시험에 앞서, 상기 저항 분압부의 분압비를 조정하여, 상기 분압 전압을 상기 전압 측정부에 의해 측정된 전압에 일치시키는,
    시험 장치.
  5. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에게 주는 시험 신호를 발생하는 시험 신호 발생부;
    상기 시험 신호에 의해 정해지는 출력 전압을, 상기 피시험 디바이스의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부;
    상기 시험 신호에 의해 정해지는 비교 전압을 출력하는 레플리카 구동부;
    상기 입출력 핀에 인가된 전압을, 미리 정해진 역치 전압과 상기 비교 전압을 가산한 전압과 비교하는 비교부;
    상기 비교부에 의한 비교 결과에 기초하여 상기 피시험 디바이스의 양부를 판정하는 판정부; 및
    상기 레플리카 구동부로부터 출력되는 상기 비교 전압을 조정하는 조정부;
    를 포함하는,
    시험 장치.
  6. 제5항에 있어서,
    상기 조정부는, 상기 레플리카 구동부로부터 출력되는 상기 비교 전압을, 상기 메인 구동부로부터 상기 출력 전압이 출력되는 한편, 상기 출력 전압을 상기 피시험 디바이스에 입력한 것에 의해 상기 피시험 디바이스의 상기 입출력 단자로부터 출력되는 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압에 일치시키는,
    시험 장치.
  7. 제6항에 있어서,
    상기 비교부는,
    상기 입출력 핀에 인가된 전압을, 상기 응답 신호가 H 논리인지 여부를 판별하는 H측 역치 전압과 상기 비교 전압을 가산한 전압과 비교하는 제1 비교부; 및
    상기 입출력 핀에 인가된 전압을, 상기 응답 신호가 L 논리인지 여부를 판별하는 L측 역치 전압과 상기 비교 전압을 가산한 전압과 비교하는 L 제2 비교부;
    를 포함하는,
    시험 장치.
  8. 제7항에 있어서,
    상기 메인 구동부는, 상기 시험 신호가 H 논리인 경우에 H측 출력 전압을 출력하고, 상기 시험 신호가 L 논리인 경우에 L측 출력 전압을 출력하며,
    상기 레플리카 구동부는, 상기 시험 신호가 H 논리인 경우에 H측 비교 전압을 출력하고, 상기 시험 신호가 L 논리인 경우에 L측 비교 전압을 출력하며,
    상기 조정부는,
    상기 H측 비교 전압을, 상기 H측 출력 전압이 출력되는 한편, 상기 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압과 일치시키고,
    상기 L측 비교 전압을, 상기 L측 출력 전압이 출력되는 한편, 상기 응답 신호가 출력되지 않은 상태에서의 상기 입출력 핀에 인가된 전압과 일치시키는,
    시험 장치.
  9. 제7항에 있어서,
    상기 메인 구동부는, 상기 시험 신호가 H 논리인 경우에 H측 출력 전압을 출력하고, 상기 시험 신호가 L 논리인 경우에 L측 출력 전압을 출력하고, 상기 시험 신호가 종단을 나타내는 값인 경우에는 종단 전압을 출력하며,
    상기 제1 비교부는, 상기 시험 신호가 종단을 나타내는 값 이외인 경우, 상기 입출력 핀에 인가된 전압을, 상기 응답 신호가 H 논리인지 여부를 판별하는 H측 역치 전압과 상기 비교 전압을 가산한 전압과 비교하고, 상기 시험 신호가 종단을 나타내는 값인 경우, 상기 입출력 핀에 인가된 전압을 상기 H측 역치 전압과 비교하며,
    제2 비교부는, 상기 시험 신호가 종단을 나타내는 값 이외인 경우, 상기 입출력 핀에 인가된 전압을, 상기 응답 신호가 L 논리인지 여부를 판별하는 L측 역치 전압과 상기 비교 전압을 가산한 전압과 비교하고, 상기 시험 신호가 종단을 나타내는 값인 경우, 상기 입출력 핀에 인가된 전압을 상기 L측 역치 전압과 비교하는,
    시험 장치.
  10. 대상 장치와 신호를 송수신하는 전송 장치에 있어서,
    전송 신호에 의해 정해지는 출력 전압을, 상기 대상 장치의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부;
    상기 전송 신호에 의해 정해지는 비교 전압을 출력하는 레플리카 구동부;
    상기 비교 전압을 수취하고, 상기 비교 전압을 저항 분압한 분압 전압을 출력하는 저항 분압부;
    상기 입출력 핀에 인가된 전압을 상기 분압 전압과 비교하는 비교부; 및
    상기 저항 분압부의 분압비를 조정하는 조정부;
    를 포함하는,
    전송 장치.
  11. 제10항에 있어서,
    상기 조정부는, 상기 저항 분압부의 분압비를 조정하고, 상기 분압 전압을, 상기 메인 구동부로부터 상기 출력 전압이 출력되는 한편, 상기 대상 장치로부터 수신되는 신호인 수신 신호가 상기 대상 장치로부터 출력되지 않고 상기 입출력 단자가 상기 수신 신호를 출력하지 않는 상태서의 상기 입출력 핀에 인가된 전압과 미리 정해진 역치 전압을 가산한 전압에 일치시키는,
    전송 장치.
  12. 대상 장치와 신호를 송수신하는 전송 장치에 있어서,
    전송 신호에 의해 정해지는 출력 전압을, 상기 대상 장치의 신호 입출력 단자에 접속된 입출력 핀에 대해서 출력하는 메인 구동부;
    상기 전송 신호에 의해 정해지는 비교 전압을 출력하는 레플리카 구동부;
    상기 입출력 핀에 인가된 전압을, 미리 정해진 역치 전압과 상기 비교 전압을 가산한 전압과 비교하는 비교부; 및
    상기 레플리카 구동부로부터 출력되는 상기 비교 전압을 조정하는 조정부;
    를 포함하는,
    전송 장치.
  13. 제12항에 있어서,
    상기 조정부는, 상기 레플리카 구동부로부터 출력되는 상기 비교 전압을, 상기 메인 구동부로부터 상기 출력 전압이 출력되는 한편, 상기 대상 장치로부터 수신되는 신호인 수신 신호가 상기 대상 장치로부터 출력되지 않고 상기 입출력 단자가 상기 수신 신호를 출력하지 않는 상태에서의 상기 입출력 핀에 인가된 전압에 일치시키는,
    전송 장치.
KR1020107002929A 2007-07-13 2008-07-08 시험 장치 및 전송 장치 KR101123826B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-184132 2007-07-13
JP2007184132 2007-07-13
PCT/JP2008/062354 WO2009011252A1 (ja) 2007-07-13 2008-07-08 試験装置および伝送装置

Publications (2)

Publication Number Publication Date
KR20100039400A KR20100039400A (ko) 2010-04-15
KR101123826B1 true KR101123826B1 (ko) 2012-03-16

Family

ID=40259590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002929A KR101123826B1 (ko) 2007-07-13 2008-07-08 시험 장치 및 전송 장치

Country Status (6)

Country Link
US (1) US7944226B2 (ko)
JP (1) JP5066184B2 (ko)
KR (1) KR101123826B1 (ko)
DE (1) DE112008001841T5 (ko)
TW (1) TWI364549B (ko)
WO (1) WO2009011252A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182859B2 (ja) * 2007-01-29 2013-04-17 株式会社ステップテクニカ 評価装置及び評価システム
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium
JP6007843B2 (ja) * 2013-03-26 2016-10-12 富士通株式会社 信号伝送回路、半導体集積回路、及び信号伝送回路の調整方法
US9797936B2 (en) * 2015-03-05 2017-10-24 National Instruments Corporation Counter enhancements for improved performance and ease-of-use

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275023B1 (en) 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
JP2002507754A (ja) 1998-03-26 2002-03-12 テラダイン・インコーポレーテッド 自動試験装置における往復遅延効果の補償
US6956393B1 (en) 2004-05-26 2005-10-18 Advantest Corporation Source current measurement apparatus and test apparatus
JP2006023233A (ja) 2004-07-09 2006-01-26 Advantest Corp 半導体試験装置および半導体試験方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184132A (ja) 2006-01-05 2007-07-19 Nec Tokin Corp 電磁継電器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002507754A (ja) 1998-03-26 2002-03-12 テラダイン・インコーポレーテッド 自動試験装置における往復遅延効果の補償
US6275023B1 (en) 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
US6956393B1 (en) 2004-05-26 2005-10-18 Advantest Corporation Source current measurement apparatus and test apparatus
JP2006023233A (ja) 2004-07-09 2006-01-26 Advantest Corp 半導体試験装置および半導体試験方法

Also Published As

Publication number Publication date
JP5066184B2 (ja) 2012-11-07
WO2009011252A1 (ja) 2009-01-22
US7944226B2 (en) 2011-05-17
DE112008001841T5 (de) 2010-06-17
TW200912349A (en) 2009-03-16
US20100176835A1 (en) 2010-07-15
JPWO2009011252A1 (ja) 2010-09-16
TWI364549B (en) 2012-05-21
KR20100039400A (ko) 2010-04-15

Similar Documents

Publication Publication Date Title
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
US8239147B2 (en) Test apparatus and manufacturing method
KR101099858B1 (ko) 시간-도메인-반사 응답-정보를 획득하는 장치, 시간-도메인-반사 응답-정보 획득 방법 및 컴퓨터 판독 가능한 기록 매체
JP4255284B2 (ja) 差動動作のためのシングル・エンド・チャネルの較正
US7973543B2 (en) Measurement apparatus, test apparatus and measurement method
KR101138296B1 (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
KR101123826B1 (ko) 시험 장치 및 전송 장치
US8179154B2 (en) Device, test apparatus and test method
KR20110095121A (ko) 출력 장치 및 시험 장치
US7755375B2 (en) Test apparatus, probe card, and test method
JP4944794B2 (ja) 試験装置、及びピンエレクトロニクスカード
US5471145A (en) Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator
US20090105977A1 (en) Test apparatus, skew measuring apparatus, device and board
WO2009125491A1 (ja) ドライバ回路および試験装置
JP4310280B2 (ja) インピーダンス変換回路、入出力回路及び半導体試験装置
US9645195B2 (en) System for testing integrated circuit
JP5024146B2 (ja) タイミング校正機能を具備した半導体試験装置
KR20090049986A (ko) 반도체 시험 장치
JP2816705B2 (ja) Ｉｃ試験装置
KR20100103456A (ko) 시험 장치 및 측정 장치
KR101218910B1 (ko) 전원 회로 및 시험 장치
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
US10048292B1 (en) Logic signal analyzer, logic probe as well as oscilloscope
CN101133333A (zh) 电位比较器
JPS60151568A (ja) 集積回路用テスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190123

Year of fee payment: 8