JP5024146B2 - タイミング校正機能を具備した半導体試験装置 - Google Patents
タイミング校正機能を具備した半導体試験装置 Download PDFInfo
- Publication number
- JP5024146B2 JP5024146B2 JP2008079649A JP2008079649A JP5024146B2 JP 5024146 B2 JP5024146 B2 JP 5024146B2 JP 2008079649 A JP2008079649 A JP 2008079649A JP 2008079649 A JP2008079649 A JP 2008079649A JP 5024146 B2 JP5024146 B2 JP 5024146B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- timing calibration
- pin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
被試験半導体に信号を出力するドライバと、このドライバの出力信号および比較電圧が入力されるコンパレータで構成される複数のテストピンと、
タイミング校正の基準信号を出力する基準ピンと、
タイミング校正時に、前記複数のテストピンに内蔵されているコンパレータの入力端子のうち、前記比較電圧が入力される端子と前記基準ピンの出力端子を選択的に接続する第1のスイッチと、
を具備したものである。スキュー調整部が不要になるので回路規模を縮小でき、かつタイミング校正と試験で同じコンパレータを用いるので、タイミングの校正精度を高めることができる。
前記コンパレータは、同じテストピン内にあるドライバの出力レベルを判定レベルとするようにしたものである。判定信号の発生回路が不要になる。
前記複数のテストピンおよび前記第1のスイッチを同じLSI(Large Scale Integration)に内蔵したものである。各回路間の特性のばらつきを小さくできる。
前記基準ピンと前記第1のスイッチとの間に第1のバッファを配置したものである。高周波特性を改善できる。
前記複数のテストピン、前記第1のスイッチ、および前記第1のバッファを同じLSI(Large Scale Integration)に内蔵したものである。各回路間の特性のばらつきを小さくできる。
終端電圧が入力される第2のバッファと、
この第2のバッファの出力を前記複数のテストピンに入力する第2のスイッチを具備したものである。終端するかどうかを選択できる。
前記テストピンに、タイミング校正時には終端電圧を入力し、試験時には被試験半導体の出力信号を判定する判定電圧を入力するようにしたものである。回路規模を小さくできる。
タイミング校正の基準信号を出力する基準ピンと、
被試験半導体に信号を出力する複数のドライバと、
前記複数のドライバの各々に対応して設けられ、対応するドライバの出力信号および比較電圧が入力され、校正時に前記比較電圧が入力される端子に前記基準ピンの出力信号が入力されて、この出力信号を判定する複数のコンパレータと、
前記複数のコンパレータの出力の1つを選択する選択部と、
を具備したものである。回路規模を小さくできる。
前記複数のドライバ、前記複数のコンパレータ、および前記選択部を同じLSI(Large Scale Integration)に内蔵したものである。各回路の特性のばらつきを小さくできる。
請求項1,2、3、4、5、6、7、8および9の発明によれば、校正時に第1のスイッチを操作して、テストピン内のコンパレータの比較電圧が入力される端子と基準ピンを順次接続して、基準ピンの出力を比較電圧が入力される端子に接続し、電気長を測定するようにした。
11a〜11n OUTリレー
12 被試験半導体
13 リレーマトリクス
14 基準ピン
30、50、60、70、80 テストピンLSI
31a〜31n、71a〜71n テストピン
32a〜32n、52、74a〜74n 抵抗
33a〜33n、37、40a〜40n、51a〜51n、53、54 スイッチ
34、61、72a〜72n、84 バッファ
35、75、81a〜81n ドライバ
36、76、82a〜82n コンパレータ
73a〜73n スイッチ
83 マルチプレクサ
Claims (9)
- 被試験半導体に信号を出力するドライバと、このドライバの出力信号および比較電圧が入力されるコンパレータで構成される複数のテストピンと、
タイミング校正の基準信号を出力する基準ピンと、
タイミング校正時に、前記複数のテストピンに内蔵されているコンパレータの入力端子のうち、前記比較電圧が入力される端子と前記基準ピンの出力端子を選択的に接続する第1のスイッチと、
を具備したことを特徴とするタイミング校正機能を具備した半導体試験装置。 - 前記コンパレータは、同じテストピン内にあるドライバの出力レベルを判定レベルとするようにしたことを特徴とする請求項1記載のタイミング校正機能を有する半導体試験装置。
- 前記複数のテストピンおよび前記第1のスイッチを同じLSI(Large Scale Integration)に内蔵したことを特徴とする請求項1若しくは請求項2記載のタイミング校正機能を具備した半導体試験装置。
- 前記基準ピンと前記第1のスイッチとの間に第1のバッファを配置したことを特徴とする請求項1乃至請求項3いずれかに記載のタイミング校正機能を具備した半導体試験装置。
- 前記複数のテストピン、前記第1のスイッチ、および前記第1のバッファを同じLSI(Large Scale Integration)に内蔵したことを特徴とする請求項4記載のタイミング校正機能を具備した半導体試験装置。
- 終端電圧が入力される第2のバッファと、
この第2のバッファの出力を前記複数のテストピンに入力する第2のスイッチを具備したことを特徴とする請求項1乃至請求項5いずれかに記載のタイミング校正機能を具備した半導体試験装置。 - 前記テストピンに、タイミング校正時には終端電圧を入力し、試験時には被試験半導体の出力信号を判定する判定電圧を入力するようにしたことを特徴とする請求項1乃至請求項6いずれかに記載のタイミング校正機能を具備した半導体試験装置。
- タイミング校正の基準信号を出力する基準ピンと、
被試験半導体に信号を出力する複数のドライバと、
前記複数のドライバの各々に対応して設けられ、対応するドライバの出力信号および比較電圧が入力され、校正時に前記比較電圧が入力される端子に前記基準ピンの出力信号が入力されて、この出力信号を判定する複数のコンパレータと、
前記複数のコンパレータの出力の1つを選択する選択部と、
を具備したことを特徴とするタイミング校正機能を具備した半導体試験装置。 - 前記複数のドライバ、前記複数のコンパレータ、および前記選択部を同じLSI(Large Scale Integration)に内蔵したことを特徴とする請求項8記載のタイミング校正機能を具備した半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079649A JP5024146B2 (ja) | 2008-03-26 | 2008-03-26 | タイミング校正機能を具備した半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008079649A JP5024146B2 (ja) | 2008-03-26 | 2008-03-26 | タイミング校正機能を具備した半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009236516A JP2009236516A (ja) | 2009-10-15 |
JP5024146B2 true JP5024146B2 (ja) | 2012-09-12 |
Family
ID=41250667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008079649A Expired - Fee Related JP5024146B2 (ja) | 2008-03-26 | 2008-03-26 | タイミング校正機能を具備した半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024146B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013130428A (ja) * | 2011-12-20 | 2013-07-04 | Tokyo Electron Ltd | 半導体デバイスの検査装置 |
JP2013130427A (ja) * | 2011-12-20 | 2013-07-04 | Tokyo Electron Ltd | 半導体デバイスの検査装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06148279A (ja) * | 1992-10-30 | 1994-05-27 | Yokogawa Hewlett Packard Ltd | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 |
JP3611012B2 (ja) * | 1998-05-26 | 2005-01-19 | 横河電機株式会社 | タイミング・デスキュー装置及びタイミング・デスキュー方法 |
JP2000035461A (ja) * | 1998-07-16 | 2000-02-02 | Advantest Corp | 半導体試験装置 |
-
2008
- 2008-03-26 JP JP2008079649A patent/JP5024146B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009236516A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100832172B1 (ko) | 스큐 조정 방법, 스큐 조정 장치 및 시험 장치 | |
KR20040053749A (ko) | 반도체 시험장치와 피시험 반도체장치를 결합하는인터페이스 회로 | |
KR100278259B1 (ko) | 반도체시험장치의비교기 | |
JP2011513714A (ja) | 動的デバイスを備える並列試験回路 | |
JP4261432B2 (ja) | 半導体試験装置および半導体試験方法 | |
JPWO2003008985A1 (ja) | 入出力回路、及び試験装置 | |
JP2007010657A (ja) | 自動回路試験システムを較正するシステム、方法、及びコンピュータプログラム | |
JP2006343146A (ja) | 試験装置 | |
JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
US7633308B1 (en) | Combined pulse and DC test system | |
KR101123826B1 (ko) | 시험 장치 및 전송 장치 | |
US7285974B2 (en) | Large scale integrated circuit | |
JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
JP3594135B2 (ja) | 半導体検査装置 | |
JP2009288064A (ja) | 半導体試験装置及び方法 | |
JPH11190760A (ja) | 半導体試験装置 | |
JP2007292471A (ja) | 半導体試験装置 | |
JP4061533B2 (ja) | Icテスタ | |
JP4840730B2 (ja) | デバイステスタ、タイミング校正方法 | |
JP2004361111A (ja) | 半導体試験装置および半導体集積回路の試験方法 | |
JP4173229B2 (ja) | Ic試験装置 | |
JP2000137056A (ja) | デスキュー回路 | |
JP2012167989A (ja) | 半導体試験装置 | |
JP5202401B2 (ja) | 試験装置およびキャリブレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170629 Year of fee payment: 5 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170629 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |