KR100832172B1 - 스큐 조정 방법, 스큐 조정 장치 및 시험 장치 - Google Patents

스큐 조정 방법, 스큐 조정 장치 및 시험 장치 Download PDF

Info

Publication number
KR100832172B1
KR100832172B1 KR1020067019259A KR20067019259A KR100832172B1 KR 100832172 B1 KR100832172 B1 KR 100832172B1 KR 1020067019259 A KR1020067019259 A KR 1020067019259A KR 20067019259 A KR20067019259 A KR 20067019259A KR 100832172 B1 KR100832172 B1 KR 100832172B1
Authority
KR
South Korea
Prior art keywords
differential signal
transmission line
differential
signal
adjustment
Prior art date
Application number
KR1020067019259A
Other languages
English (en)
Other versions
KR20060118613A (ko
Inventor
쇼지 코지마
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20060118613A publication Critical patent/KR20060118613A/ko
Application granted granted Critical
Publication of KR100832172B1 publication Critical patent/KR100832172B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Abstract

외부의 장치로부터 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정(正)측 차동 신호 및 부(負)측 차동 신호의 사이의 스큐(skew)를 조정하는 스큐 조정 장치로서, 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 입력단과 비입력단의 사이에 조정용 차동 신호의 정측 차동 신호를 전파하는 정측 전송 선로와, 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 입력단과 비입력단의 사이에 조정용 차동 신호의 부측 차동 신호를 전파하는 부측 전송 선로와, 외부의 장치가 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 정측 전송 선로의 비입력단 및 부측 전송 선로의 비입력단에 조정용 차동 신호를 입력하는 조정용 신호 출력부와, 정측 전송 선로의 입력단으로부터의 배선 길이와, 부측 전송 선로의 입력단으로부터의 배선 길이와의 차가 서로 다르도록 정측 전송 선로 및 부측 전송 선로에 접속되고, 조정용 차동 신호의 정측 차동 신호 및 조정용 차동 신호의 부측 차동 신호를 획득하는 복수의 차동 비교기와, 외부의 전송 선로에 있어서의 외부의 장치가 접속되어야 하는 단부로부터 반사된 조정용 차동 신호에 기초하여, 외부의 장치에 있어서의 정측 차동 신호의 출력 단자로부터 차동 비교기까지의 정측 경로와, 외부의 장치에 있어서의 부측 차동 신호의 출력 단자로부터 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 차동 비교기가 획득한 신호를 선택하는 선택부를 포함하는 스큐 조정 장치를 제공한다.
Figure R1020067019259
차동 신호, 스큐, 분기점, 가변 지연 회로

Description

스큐 조정 방법, 스큐 조정 장치 및 시험 장치{SKEW ADJUSTING METHOD, SKEW ADJUSTING DEVICE, AND TEST INSTRUMENT}
본 발명은, 스큐(skew) 조정 방법, 스큐 조정 장치 및 시험 장치에 관한 것이다. 특히 본 발명은, 차동 신호를 출력하는 반도체 디바이스의 동작을 시험하는 반도체 디바이스 시험 장치에 매우 적합한 스큐 조정 방법, 스큐 조정 장치 및 시험 장치에 관한 것이다.
또한, 본 출원은, 아래의 일본 출원에 관련한다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대하여는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입시키고, 본 출원의 일부로 한다.
1. 일본특허출원 제2004-043053 출원일 2004년02월19일
최근의 경향으로서 고속 소진폭의 차동 인터페이스를 포함하는 반도체 디바이스가 출현하기 시작하고 있다. 최고속의 디바이스는 수 Gbp에 이르고 있다. 이와 같은 초고속의 차동 신호의 경우, 포지티브, 네가티브의 2개의 전송 선로의 길이가 조금이라도 어긋나면, 차동 신호에 위상차(이하 스큐라 칭함)가 발생하고, 반 도체 디바이스의 시험이 올바르게 행하여질 수 없게 되는 문제가 생긴다.
도 11 내지 도 13을 이용하여 그 상태를 설명한다. 도 11에 있어서 10은 피시험 반도체 디바이스, 20은 차동 비교기, 30은 이들 피시험 반도체 디바이스 10과 차동 비교기 20의 사이를 전기적으로 접속하는 테스트 픽스쳐(접속 야구(冶具))를 나타낸다. 도 1에 도시한 예에서는 피시험 반도체 디바이스 10이 한 쌍의 차동 신호를 출력하고 있는 상황을 나타내지만, 현실에서는 다수 쌍의 차동 신호를 출력하고, 각 쌍의 차동 신호는 각각 테스트 픽스쳐 30을 통하여 예를 들면 핀 일렉트로닉스 40에 설치된 차동 비교기 20에 인가된다.
테스트 픽스쳐 30에서는, 포지티브와 네가티브의 차동 신호 POS와 NEG가 싱글 전송 선로 31과 32를 통하여 핀 일렉트로닉스 40에 전송되고, 핀 일렉트로닉스 40에 설치된 차동 비교기 20에서 차동 신호의 이론값이 정상적인 L 논리 레벨을 가지고 있는지, 혹은 정상적인 H 논리 레벨을 가지고 있는지 아닌지를 판정한다.
도 12에 차동 비교기 20의 구성을 도시한다. 차동 비교기 20은 한 쌍의 입력 단자 21a와 21b에 입력한 차동 신호를 가산 회로 22에서 가산한다. 여기서, 차동 신호 NEG는 반전된 신호이기 때문에, 가산 회로 22는, 차동 신호 POS로부터 차동 신호 NEG를 줄이는 것으로 차동 신호 POS 및 NEG를 가산한다. 다음으로, 그 가산 결과를 전압 비교기 23a와 23b에 인가하고, 전압 비교기 23a와 23b에서 피시험 반도체 디바이스 10이 출력한 응답 출력 신호가 정규의 L 논리 레벨 VIL과, 정규의 H 논리 레벨 VIH를 가지고 있는지 아닌지를 검사한다. 즉, 전압 비교기 23a와 23b에서는 가산 회로로부터 출력되는 가산 신호의 논리 레벨을 비교 전압 VIH와 VIL로 비교하고, 그 비교 결과를 플립플롭 24a와 24b에 래치하여 출력한다. 가산 신호의 논리 레벨이 비교 전압 VIH보다 높으면 플립플롭 24a에는 L 논리가 스트로브 펄스 Hstb로 래치된다. 또한 가산 신호의 논리 레벨이 비교 전압 VIL보다 낮으면 플립플롭 24b에는 L 논리가 스트로브 펄스 Lstb로 래치된다. 가산 신호의 논리 레벨이 VIH 및 VIL보다 작은 경우는 불량을 표시하는 H 논리가 플립플롭 24a와 24b에 래치되어, 페일(불량)을 표시하는 신호 FH와 FL로서 출력된다.
도 13A는 피시험 반도체 디바이스 10이 출력한 차동 신호 POS와 NEG가, 같은 위상으로 갖추어진 상태에서 차동 비교기 20에 입력된 경우에, 가산 회로 22로부터 출력되어 전압 비교기 23a와 23b에 입력되는 가산 신호의 파형을 도시한다. 가산 회로 22에서는 네가티브 신호 NEG를 극성 반전시켜 포지티브 신호 POS에 가산하는 동작을 실행하고, 결과로서 포지티브 신호 POS의 배의 진폭의 신호를 생성한다.
차동 비교기 20에 입력되는 포지티브 신호 POS와 네가티브 신호 NEG가 동일한 위상으로 갖추어지는 경우는 가산 회로 22로부터 출력되는 가산 신호의 파형은 도 13에 도시한 바와 같이 예를 들면 L 논리로부터 H 논리로 반전하는 과정의 전위 변화는 직선상으로 변화한다. 또한 특히 도시하지 않았지만, H 논리로부터 L 논리로 떨어지는 경우도, 그 전위 변화는 직선상으로 변화한다.
그런데, 테스트 픽스쳐 30에서 싱글 전송 선로 31과 32의 배선 길이 사이에서도 차가 존재하면, 차동 비교기 20에 도달하는 차동 신호 POS와 NEG의 사이에 스큐가 발생하고, 이 스큐가 주어진 차동 신호 POS1과 NEG1이 가산 회로 22에서 가산하면, 그 가산 신호는 도 13B에 도시한 바와 같이, 반전 과정의 전위 변화에 절점 b1과 b2가 발생한다. 이 절점 b1과 b2의 발생은 도 13B에 도시하는 구간 D1과 D2 및 D3와 D4에 있어서의 각 가산값이 다름으로써 발생한다. 따라서, 이 절점 b1과 b2의 발생에 의해서 전압 비교기 23a와 23b에서 비교하는 비교 전압 VIL, VIH와 교차하는 타이밍이 직선적으로 변화하는 경우에 대하여 오차 ΔT가 발생하고, 이 타이밍 오차 ΔT에 의해서 피시험 반도체 디바이스 10의 반전 타이밍을 측정하는 경우에 오차가 생기며, 이 반전 타이밍의 측정 오차에 의해서 예를 들면 디바이스의 응답 속도의 측정을 행하는 경우는, 그 측정을 올바르게 행할 수 없는 문제점이 생긴다.
또한, 현 시점에서 선행 기술 문헌의 존재를 인식하고 있지 않기 때문에, 선행 기술 문헌에 관한 기재를 생략한다.
[발명이 해결하고자 하는 과제]
이 문제점을 해소하는 종래의 스큐 조정 방법을 도 14에 도시한다. 도 14에 도시하는 예에서는 트롬본으로 불리는 부품 TB를 신호 전송 선로에 개삽(介揷)하여 스큐 조정을 행하는 방법을 나타낸다. 트롬본 TB는 신호의 전송 선로장의 길이를 모터(특별히 도시하지 않음)로 신축(伸縮)시키고, 이 선로 길이의 신축에 의해서 아날로그 가변 지연선을 구성하며, 스큐 조정을 가능하게 한 것이다.
이 조정 방법에 의하면 테스트 픽스쳐 30 내의 접속 변경(피시험 반도체 디바이스 10의 품종의 변경 등에 따라 테스트 픽스쳐 30 내의 배선은 그때마다 변경된다) 등에 의해 위상차가 변경된 경우에도, 그때마다 최적 상태로 스큐 조정을 행할 수 있다. 그러나, 이와 같은 부품 TB는 고가이고, 체적도 크기 때문에, 다수의 트롬본 TB를 수납하려면 대용량의 용적이 필요해진다. 게다가 기계적인 동작이기 때문에, 빠른 조정도 할 수 없는 결점이 있다.
또한, 도 15에 도시한 방법도 있다. 도 15에 도시한 예에서는 테스트 픽스쳐 30 내를 이중 나선(twisted pair lines)으로 구성되는 차동 선로 33으로 접속한 경우를 나타낸다.
그러나, 만약 차동 선로 33으로 픽스쳐 30을 만든 경우, 피시험 반도체 디바이스 10이 출력한 차동 신호에 포함되어 있는 위상차나, 비대칭성이 있었던 경우에는 전송로의 도중에서 그것이 평균화되어 버려, 피시험 반도체 디바이스의 진정한 파형이 차동 비교기 20 측에서 측정할 수 없는 결점이 생긴다. 즉, 파형의 비대칭성이 전송 선로의 도중에서 평균화되는 것은 차동 선로 33의 특징이지만, 측정이라고 하는 입장에서는, 피시험 반도체 디바이스가 출력하는 비대칭성은 비대칭으로서 관측할 수 있는 것이 좋다.
이 요구를 충족시키기 위해서는 테스트 픽스쳐 30 내의 배선을 싱글 전송 선로로 구성할 필요가 있고, 이 싱글 전송 선로를 이용하는 한, 이 배선 길이의 차에 따르는 스큐의 발생은 피할 수 없다.
이 발명의 목적은 테스트 픽스쳐 내의 배선 길이의 차이에 의해 발생하는 스큐를 간단하게 조정할 수 있는 스큐 조정 방법 및 그러한 스큐 조정 방법을 이용한 스큐 조정 장치를 제안하는 것이다. 이 목적은 청구의 범위에 있어서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 더욱 유리한 구체적인 예를 규정한다.
[과제를 해결하기 위한 수단]
본 발명의 제1의 형태에 의하면, 외부의 장치로부터 상기 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정(正)측 차동 신호 및 부(負)측 차동 신호의 사이의 스큐(skew)를 조정하는 스큐 조정 장치로서, 상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 조정용 차동 신호의 정측 차동 신호를 전파하는 정측 전송 선로와, 상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 상기 조정용 차동 신호의 부측 차동 신호를 전파하는 부측 전송 선로와, 상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 정측 전송 선로의 비입력단 및 상기 부측 전송 선로의 비입력단에 상기 조정용 차동 신호를 입력하는 조정용 신호 출력부와, 상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이와의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속되고, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 복수의 차동 비교기와, 상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택부를 포함하는 스큐 조정 장치를 제공한다.
상기 정측 전송 선로 상에는, 상기 입력단으로부터의 배선 길이가 다른 복수의 정측 분기점이 설치되고, 상기 부측 전송 선로 상에는, 상기 입력단으로부터의 배선 길이가 다른 복수의 부측 분기점이 설치되며, 각각의 상기 차동 비교기는, 어느 하나의 상기 정측 분기점과 당해 정측 분기점에 대응하는 상기 부측 분기점으로부터 상기 정측 차동 신호 및 상기 부측 차동 신호를 획득해도 좋다.
상기 입력단으로부터의 배선 길이가 작은 순으로 배열된 상기 복수의 정측 분기점의 각각과, 상기 입력단으로부터의 배선 길이가 큰 순으로 배열된 상기 복수의 부측 분기점의 각각은, 배열순으로 1 대 1로 대응되어 있고, 복수의 상기 차동 비교기의 각각은, 대응하는 상기 정측 분기점 및 상기 부측 분기점에 접속되어 있으며, 상기 선택부는, 상기 복수의 차동 비교기 중 상기 스큐가 최소가 되는 상기 차동 비교기를 선택하여, 당해 차동 비교기에 의해 상기 차동 신호를 취득시켜도 좋다.
상기 복수의 정측 분기점 및 상기 복수의 부측 분기점은, 상기 정측 전송 선로 및 상기 부측 전송 선로 상에 소정의 간격으로 설치되어도 좋다.
상기 정측 전송 선로 및 상기 부측 전송 선로는, 상기 정측 차동 신호 및 상기 부측 차동 신호를 반대 방향으로 전송하도록 서로 실질적으로 평행하게 설치되고, 대응하는 각각의 상기 정측 분기점 및 상기 부측 분기점은, 상기 정측 전송 선로 및 상기 부측 전송 선로의 연신(延伸) 방향에 있어서의 실질적으로 동일한 위치에 설치되어도 좋다.
상기 선택부는, 상기 복수의 차동 비교기의 각각이 취득한 상기 조정용 차동 신호에 기초하여, 상기 스큐가 최소가 되는 상기 차동 비교기를 선택해도 좋다.
삭제
상기 조정용 신호 출력부는, 조정용 신호를 발생하는 조정용 신호 발생부와, 상기 조정용 신호를 원하는 시간만큼 지연시키는 정측 가변 지연 회로 및 부측 가변 지연 회로와, 정측 가변 지연 회로에 의해 지연된 상기 조정용 신호에 기초한 정측의 상기 조정용 차동 신호를 출력하는 정측 드라이버와, 부측 가변 지연 회로에 의해 지연된 상기 조정용 신호에 기초한 부측의 상기 조정용 차동 신호를 출력하는 부측 드라이버와, 상기 조정용 신호에 기초한 정측의 상기 조정용 차동 신호 및 부측의 상기 조정용 차동 신호를, 상기 정측 드라이버로부터의 배선 길이가 상기 부측 드라이버로부터의 배선 길이와 실질적으로 동일하게 되는 상기 차동 비교기에 의해 획득한 결과에 기초하여, 상기 정측 가변 지연 회로 및 상기 부측 가변 지연 회로의 지연량을 조정하는 지연량 조정부를 포함해도 좋다.
본 발명의 제2의 형태에 의하면, 외부의 장치로부터 상기 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 조정하는 스큐 조정 장치를 이용한 스큐 조정 방법으로서, 상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 스큐 조정 장치의 정측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되지 않는 단부인 비입력단, 및, 상기 스큐 조정 장치의 부측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되지 않는 단부인 비입력단에, 조정용 차동 신호를 입력하는 조정용 신호 출력 단계와, 상기 정측 전송 선로에 의해 상기 조정용 차동 신호의 정측 차동 신호를, 상기 정측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되는 단부인 입력단과, 상기 비입력단의 사이에 전파하는 정측 전송 단계와, 상기 부측 전송 선로에 의해 상기 조정용 차동 신호의 부측 차동 신호를, 상기 부측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되는 단부인 입력단과, 상기 비입력단의 사이에 전파하는 부측 전송 단계와, 상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속된 복수의 차동 비교기에 의해, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 획득 단계와, 상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택 단계를 포함하는 스큐 조정 방법을 제공한다.
상기 선택 단계는, 상기 복수의 차동 비교기의 각각이 취득한 상기 조정용 차동 신호에 기초하여, 상기 스큐가 최소가 되는 상기 차동 비교기를 선택하는 단계를 포함하고, 상기 조정용 신호 출력 단계는, 정측 차동 신호 및 부측 차동 신호 사이의 스큐를 실질적으로 갖지 않는 조정용 차동 신호를 입력해도 좋다.
삭제
본 발명의 제3의 형태에 의하면, 피시험 반도체 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 반도체 디바이스의 시험 패턴을 생성하는 패턴 발생기와, 상기 시험 패턴을 성형하여, 상기 피시험 반도체 디바이스에 공급하는 시험 신호를 생성하는 파형 성형기와, 상기 시험 신호를 상기 피시험 반도체 디바이스에 공급하는 신호 출력부와, 상기 피시험 반도체 디바이스가 출력하는 차동 신호를 전송 선로를 거쳐 입력받고, 당해 차동 신호에 있어서의 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 조정하는 스큐 조정부와, 상기 스큐 조정부가 입력한 상기 차동 신호에 기초하여, 상기 피시험 반도체 디바이스의 양부를 판정하는 판정부를 포함하고, 상기 스큐 조정부는, 상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 조정용 차동 신호의 정측 차동 신호를 전파하는 정측 전송 선로와, 상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 상기 조정용 차동 신호의 부측 차동 신호를 전파하는 부측 전송 선로와, 상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 정측 전송 선로의 비입력단 및 상기 부측 전송 선로의 비입력단에 상기 조정용 차동 신호를 입력하는 조정용 신호 출력부와, 상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이와의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속되고, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 복수의 차동 비교기와, 상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택부를 포함하는 시험 장치를 제공한다.
본 발명의 제4의 형태에 의하면, 피시험 반도체 디바이스로부터 지연 선로를 거쳐 인가되는 차동 신호의 스큐를 조정하는 스큐 조정 방법으로서, 상기 차동 신호가 전파되는 2개의 지연 선로에 있어서의 상기 차동 신호가 인가되어야 하는 일단(一端)에, 상기 피시험 반도체 디바이스가 접속되어 있지 않은 상태에 있어서, 조정용 차동 신호를 상기 2개의 지연 선로의 각 타단에 입력하고, 상기 2개의 지연 선로의 일방에 상기 차동 신호의 지연 시간이 인가점 측으로부터 오름차순으로 변화하는 차동 신호를 이끌어내는 복수의 오름차순 분기점을 설치하고, 타방의 지연 선로의 비인가점 측으로부터 지연 시간이 내림차순으로 변화하는 차동 신호를 이끌어내는 복수의 내림차순 분기점을 설치하며, 상기 지연 선로에 있어서의 상기 피시험 반도체 디바이스가 접속되어야 하는 상기 일단으로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 복수의 오름차순 분기점과 상기 복수의 내림차순 분기점의 조합으로부터 상기 조정용 차동 신호의 스큐를 최소로 하는 분기점 쌍을 선택하고, 상기 선택된 분기점 쌍을 이용하여 상기 피시험 반도체 디바이스로부터 출력되는 차동 신호의 스큐를 조정하는 것을 특징으로 하는 스큐 조정 방법 및 조정 방법을 이용한 스큐 조정 장치를 제안한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이러한 특징군의 서브 콤비네이션도 또한, 발명이 될 수 있다.
[발명의 효과]
본 발명에 의하면, 스큐 조정을 적은 비용으로 간단하게 행할 수 있는 스큐 조정 장치 및 스큐 조정 방법을 제공할 수 있다.
도 1은, 본 발명을 실행하기 위한 최상의 형태를 설명하기 위한 접속도이다.
도 2는, 도 1의 동작을 설명하기 위한 그래프이다.
도 3은, 도 1에 도시한 차동 비교기의 상세를 설명하기 위한 접속도이다.
도 4는, 본 발명의 실시예 1을 설명하기 위한 접속도이다.
도 5는, 본 발명의 실시예 2를 설명하기 위한 접속도이다.
도 6은, 본 발명의 실시예 3을 설명하기 위한 접속도이다.
도 7은, 본 발명의 실시예 4를 설명하기 위한 접속도이다.
도 8은, 본 발명의 실시예 5를 설명하기 위한 접속도이다.
도 9는, 본 발명의 실시예 5를 설명하기 위한 접속도이다.
도 10은, 본 발명의 실시예 6을 설명하기 위한 접속도이다.
도 11은, 종래의 기술을 설명하기 위한 블록도이다.
도 12는, 종래의 기술에서 이용되고 있는 차동 비교기의 구조를 설명하기 위한 접속도이다.
도 13은, 도 12에 도시한 차동 비교기의 동작을 설명하기 위한 파형도이다.
도 14는, 종래의 기술을 설명하기 위한 블록도이다.
도 15는, 종래의 기술의 다른 예를 설명하기 위한 블록도이다.
[부호의 설명]
10 피시험 반도체 디바이스
20 차동 비교기
200 차동 비교기군
21a~b 입력 단자
22 가산 회로
23a~b 전압 비교기
24a~b 플립플롭
25 파형 관측용 단자
30 테스트 픽스쳐
41 지연 선로
42 지연 선로
43 선택부
J1 인가점
J2 비인가점
J3 인가점
J4 비인가점
41-1~N 오름차순 분기점
42-1~N 내림차순 분기점
100 선택기
110 선택 제어부
205 조정용 신호 출력부
210 조정용 신호 발생부
220 정측 가변 지연 회로
230 부측 가변 지연 회로
240 정측 드라이버
250 부측 드라이버
260 지연량 조정부
510 시험 장치
520 시험 제어부
530 패턴 발생기
540 파형 성형기
550 신호 입출력부
560 스큐 조정부
570 판정부
이하, 발명의 실시 형태를 통하여 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 속하는 발명을 한정하는 것은 아니며, 또한 실시 형태 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수적인 것으로 한정되지 않는다.
도 1에 본 실시 형태의 스큐 조정 방법 및 이 스큐 조정 방법을 이용한 스큐 조정 장치를 설명하기 위한 형태를 도시한다.
본 실시 형태에 의한 스큐 조정 장치는, 핀 일렉트로닉스 40에 탑재되고, 피시험 반도체 디바이스 10 등의 외부의 장치로부터 싱글 전송 선로 31 및 싱글 전송 선로 32 등의 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정측 차동 신호(포지티브 측의 차동 신호) 및 부측 차동 신호(네가티브 측의 차동 신호)의 사이의 스큐를 조정한다. 본 실시 형태에 의한 스큐 조정 장치는, 2개의 지연 선로 41 및 42와, 복수의 차동 비교기 20과, 선택부 43을 포함한다.
지연 선로 41은, 본 발명에 의한 정측 전송 선로의 일례이고, 입력단에 입력된 정측 차동 신호를 전파한다. 지연 선로 42는, 본 발명에 의한 부측 전송 선로의 일례이고, 입력단에 입력된 부측 차동 신호를 전파한다. 지연 선로 41 상에는, 입력단으로부터의 배선 길이가 다른 복수의 정측 분기점이 설치된다. 또한, 지연 선로 42 상에는, 입력단으로부터의 배선 길이가 다른 복수의 부측 분기점이 설치된다. 보다 구체적으로는, 이 지연 선로 41의 일단(一端)에는 외부의 장치로부터 차동 신호를 입력하는 입력단이 되는 인가점 J1이 설치되고, 타단(他端)에는 외부의 장치로부터의 차동 신호를 입력하지 않는 비입력단이 되는 비인가점 J2가 설치된다. 이와 같이, 지연 선로 42의 일단(一端)에는 외부의 장치로부터 차동 신호를 입력하는 입력단이 되는 인가점 J3이 설치되고, 타단(他端)에는 외부의 장치로부터의 차동 신호를 입력하지 않는 비입력단이 되는 비인가점 J4가 설치된다. 그리고, 지연 선로 41 상에는, 지연 선로 41의 인가점 J1 측으로부터 소정의 거리마다, 인가점 J1 측으로부터 지연 시간이 점차적으로 오름차순으로 변화하는 차동 신호를 이끌어낼 수 있는 정측 분기점인 오름차순 분기점 41-1, 41-2, …41-C …41-N이 설치된다. 이와 같이 하여, 이러한 복수의 오름차순 분기점 41-1~N은, 지연 선로 41 상에 소정의 간격으로 설치된다.
또한, 지연 선로 42 상에는, 지연 선로 42의 비인가점 J4 측으로부터 소정의 거리마다, 부측 차동 신호의 입력단으로부터의 지연 시간이 점차 내림차순으로 변화하는 차동 신호를 이끌어낼 수 있는 부측 분기점인 내림차순 분기점 42-1, 42-2, …42-C …42-N이 설치된다. 이와 같이 하여, 이러한 복수의 내림차순 분기점 42-1~N은, 지연 선로 42 상에 소정의 간격으로 설치된다.
복수의 차동 비교기 20은, 지연 선로 41의 입력단으로부터의 배선 길이와, 지연 선로 42의 입력단으로부터의 배선 길이의 차가 서로 다르도록 지연 선로 41 및 지연 선로 42에 접속되고, 정측 차동 신호 및 부측 차동 신호를 획득한다. 보다 구체적으로는, 복수의 차동 비교기 20은, 오름차순 분기점 41-1~41-N과 내림차순 분기점 41-1~42-N의, 각 분기점을 쌍으로 하고, 그러한 쌍이 되는 분기점(41-1, 42-1), (41-1,42-2), (41-C, 42-C) …(41-N, 42-N)에서 얻어지는 차동 신호를 획득한다. 그리고, 피시험 반도체 디바이스(도 1에는 도시되지 않음)가 출력한 신호가 정규의 L 논리 레벨 및 H 논리 레벨을 가지고 있는지 아닌지를 판정한다.
즉, 본 실시 형태에 있어서는, 지연 선로 41의 입력단으로부터의 배선 길이가 작은 순으로 배열된 복수의 오름차순 분기점 41-1~N의 각각과, 지연 선로 42의 입력단으로부터의 배선 길이가 큰 순으로 배열된 복수의 내림차순 분기점 42-1~N의 각각은, 배열순으로 1 대 1로 대응되어 있다. 그리고, 복수의 차동 비교기 20의 각각은, 어느 하나의 오름차순 분기점 41-k와 당해 오름차순 분기점 41-k에 대응하는 내림차순 분기점 42-k로부터 정측 차동 신호 및 부측 차동 신호를 획득하도록 접속된다.
이것에 대신하여, 각각의 차동 비교기 20은, 예를 들면 오름차순 분기점 41-1~N 중 어느 하나와, 동일한 내림차순 분기점 42-1 등에 접속됨으로써, 지연 선로 41의 입력단으로부터의 배선 길이와, 지연 선로 42의 입력단으로부터의 배선 길이의 차가 서로 다르도록 지연 선로 41 및 지연 선로 42에 접속되어도 좋다.
선택부 43은, 이들 복수의 차동 비교기 20 중 어느 차동 비교기 20의 출력을 검사용 신호로서 이용하는지를 선택한다. 본 실시 형태에 의한 선택부 43은, 외부의 장치에 있어서의 정측 차동 신호의 출력 단자로부터 차동 비교기 20까지의 정측 경로와, 외부의 장치에 있어서의 부측 차동 신호의 출력 단자로부터 차동 비교기 20까지의 부측 경로와의 사이의 스큐가 최소가 되는 위치의 차동 비교기 20이 획득한 신호를 선택한다. 그리고, 당해 차동 비교기에 의해 취득된 차동 신호에 기초한 신호 파형을 출력한다.
선택부 43은, 선택기 100과, 선택 제어부 110을 포함한다. 선택기 100은, 선택 제어부 110의 지시에 기초하여 어느 하나의 차동 비교기 20으로부터의 신호를 선택하여 출력한다. 선택 제어부 110은, 복수의 차동 비교기 20의 각각이 취득한 차동 신호에 기초하여, 스큐가 최소가 되는 차동 비교기 20을 결정하고, 당해 차동 비교기 20으로부터의 신호를 선택하도록 선택기 100에 지시한다.
이상에 있어서, 2개의 지연 선로 41, 42는 예를 들면 마이크로 스트립라인과 같이 고주파 신호에 대하여 임피던스 특성이 정합된 전송 선로를 이용할 수 있다. 2개의 지연 선로 41과 42의 각 일단(一端)에 테스트 픽스쳐 30에 배선된, 본 발명에 의한 외부의 전송 선로의 일례인 싱글 전송 선로 31 및 32의 조를 접속하고, 각 단부에 차동 신호의 인가점 J1과 비인가점 J4를 설정한다. 이 인가점 J1과 비인가점 J4는, 일례로서 실질적으로 동일한 단부 위치에 설정된다. 즉 예를 들면, 지연 선로 41 및 지연 선로 42는, 정측 차동 신호 및 부측 차동 신호를 반대 방향으로 전송하도록 서로 실질적으로 평행하게 설치된다. 그리고, 대응하는 각각의 오름차순 분기점 41-k 및 내림차순 분기점 42-k는, 정측 전송 선로 및 부측 전송 선로의 연신 방향에 있어서의 실질적으로 동일한 위치에 설치된다.
이와 같이 접속함으로써, 인가점 J1 측으로부터 보면, 지연 선로 41에서는 소정의 거리마다 지연 시간이 점차 커진다. 즉 지연 시간이 오름차순으로 변화하는 차동 신호를 얻을 수 있는 오름차순 분기점 41-1, 41-2, …41-C …41-N을 설정할 수 있다.
또한 지연 선로 42에서는 비인가점 J4 측으로부터 순서대로 지연 시간이 점차 짧아진다. 즉 지연 시간이 내림차순으로 변화하는 차동 신호를 얻을 수 있는 내림차순 분기점 42-1, 42-2, …42-C …42-N을 설정할 수 있다.
여기서는 특히 지연 선로 41과 42의 중앙에 설치된 분기점 41-C와 42-C를, 중앙 분기점으로 칭하기로 한다.
지연 선로 41과 42에 설치된 분기점의 각 지연 시간의 관계를 도 2에 도시한다. 곡선 PS1은 지연 선로 41에 설치된 오름차순 분기점 41-1, 41-2, …41-C …41-N으로 얻을 수 있는 차동 신호의 지연 시간을 나타낸다. 또한 곡선 PS2는 지연 선로 42에 설치된 내림차순 분기점 42-1, 42-2, …42-C …42-N으로 얻어지는 차동 신호의 지연 시간을 나타낸다. 도 2로부터 명백한 바와 같이, 중앙 분기점 41-C 및 42-C에서는 쌍방 공통으로 동일한 지연 시간을 갖고, 이 중앙 분기점 41-C 및 42-C를 경계로 지연 선로 41과 42의 사이에서 위상의 앞섬과 늦음의 관계가 역전한다.
이 결과, 테스트 픽스쳐 30을 통과하여 지연 선로 41과 42에 인가되는 차동 신호의 위상이 동일 위상인 경우는 중앙 분기점 41-C와 42-C로부터 이끌어낸 차동 신호를 비교하고 있는 차동 비교기 20을 선택해도 좋다.
한편, 지연 선로 41에 인가되는 차동 신호, 즉 도 1에 도시하는 예에서는 포 지티브 신호 POS가 네가티브 신호 NEG보다 늦은 위상을 갖는 경우에는, 중앙 분기점 41-C, 42-C보다 인가점 J1 측으로 기울어진 위치의 분기점으로부터 차동 신호를 이끌어내면 포지티브 신호 POS의 위상은 앞선 위상측으로 수정되고, 더욱이, 네가티브 신호 NEG는 늦은 위상측으로 수정된다. 분기점의 위치를 적절하게 선택하면 적정한 위상의 포지티브 신호 POS와 네가티브 신호 NEG의 관계로 수정할 수 있다.
또한, 반대로 포지티브 신호 POS가 앞선 위상으로, 네가티브 신호 NEG가 늦은 위상의 경우에는 중앙 분기점 41-C 및 42-C의 위치보다 종단측(분기점 41-N, 42-N에 가까운 측)의 분기점에서 얻어지는 차동 신호를 선택하면, 도 2로부터 명백한 바와 같이 포지티브 신호 POS는 늦은 위상으로 수정되고, 네가티브 신호 NEG는 앞선 위상으로 수정되며, 분기점의 위치를 적절하게 선정하면 포지티브 신호 POS와 네가티브 신호 NEG의 위상 관계를 동일 위상으로 합치시킬 수 있다.
포지티브 신호 POS와 네가티브 신호 NEG가 동일 위상으로 갖추어진 상태인지 아닌지를 판정하기 위해, 도 1에 도시하는 실시측에서는 각 차동 비교기 20에 파형 관측용 단자 25를 설치한 경우를 나타낸다. 이 파형 관측용 단자 25는 도 3에 도시한 바와 같이, 가산 회로 22의 출력 신호를 이끌어내는 단자로서 도출하고, 이 파형 관측용 단자 25에 출력되는 파형을 관측하여 L 논리로부터 H 논리로, 또한 H 논리로부터 L 논리로 반전하는 때의 파형으로 절점(도 13 참조)이 발생하는지 아닌지를 관측하며, 절점이 발생하고 있지 않은 차동 비교기 20을 특정하면, 그러한 차동 비교기 20에는 동일한 위상의 포지티브 신호 POS와 네가티브 신호 NEG가 공급되고 있는 것으로 판정할 수 있다. 따라서 그러한 판정 결과에 의해, 선택부 43 내 의 선택기 100의 설정을 행하면 좋다.
이것에 대신하여, 가산 회로 22의 출력 신호의 오름 시간 또는 내림 시간을 최소로 하는 차동 비교기 20을 선택함에 의해서도, 당해 차동 비교기 20에 있어서 포지티브 신호 POS와 네가티브 신호 NEG를 실질적으로 동일 위상으로 갖춘 상태로 할 수 있다. 왜냐하면, 오름 시간 또는 내림 시간이 최소이면 도 13B의 ΔT가 최소가 되고, 절점이 실질적으로 발생하고 있지 않은 차동 비교기 20을 선택하게 되어 있다.
또한, 가산 회로 22의 가산 신호에 절점이 발생하고 있는지 아닌지를 판정하는 방법에는 반도체 시험 장치의 파형 관측 기능을 이용하는 방법도 있다. 여기서는 설명을 간소하게 끝내기 위해, 실시예 1 내지 실시예 4에 대해서는 차동 비교기 20에 파형 관측용 단자 25를 설치하고, 이 파형 관측용 단자 25를 이용하여 가산 회로 22의 출력 파형을 관측하며, 지연 선로 41과 42로부터 이끌어내는 차동 신호의 위상이 합치하고 있는지 아닌지를 판정함으로써 설명한다. 또한, 실시예 5 및 실시예 6에 있어서는, 선택 제어부 110이 어느 차동 비교기 20으로부터의 신호를 선택할지를 결정하는 경우에 대해 설명한다.
상기한 바와 같이, 본 실시 형태에 의한 스큐 조정 장치에 의하면, 지연 선로 41과 42로부터 차동 신호를 이끌어내기 위한 분기점을 선택하는 것만으로, 포지티브 신호 POS와 네가티브 신호 NEG의 위상 관계가 앞섬, 늦음 중 어느 상황에 있어서도 올바른 상태로 스큐 조정을 행할 수 있다. 따라서, 측정 대상이 출력하는 차동 신호를 정측 및 부측에서 위상을 늦추어버리는 일 없이 차동 비교기 20에 획 득할 수 있고, 외부의 장치가 출력하는 차동 신호를 적절하게 시험하는 시험 장치를 제공할 수 있다.
실시예 1
도 4에 본 실시 형태에 의한 실시예 1을 도시한다. 이 실시예에서는 2개의 지연 선로 41과 42를 평행하게 환상(環狀)으로 배치하고, 환상의 내측에 차동 비교기군 200을 배치한 경우를 나타낸다. 더욱이, 이 실시예 1에서는 차동 비교기군 200을 IC화 하고, 1개의 반도체 칩에 차동 비교기군 200을 구축한 경우를 나타낸다. 더욱이, 이 경우, 선택부 43은 로터리 스위치로 나타내고 있지만, 이 로터리 스위치는 예를 들면 앤드(AND) 회로 혹은 반도체로 구성되는 아날로그 스위치 등으로 구성되고, IC의 내부에 장착된다. 또한, 도 4에서는 차동 비교기 20의 일방의 판정 출력을 선정하는 선택부 43 만을 나타내지만, 실제로는 차동 비교기 20이 출력하는 2개의 판정 결과의 쌍방을 선택하여 이끌어낼 수 있도록 구성된다. 또한, 지연 선로 41과 42의 각종 단에는 터미네이터 50을 접속하고, 이 터미네이터 50에서 예를 들면 각 지연 회로 41과 42의 종단에 소정의 전위를 준 상태로 종단 저항기 R에서 종단하도록 구성한 경우를 나타낸다. 또한, 차동 비교기군 200에 장착된 각 차동 비교기 20으로부터는 파형 관측용 단자 25가 IC의 외부 핀으로서 도출되고, 외부로부터 가산 신호의 파형을 관측할 수 있도록 구성되어 있다.
이 도 4에 도시하는 실시예에서도 중앙 분기점 41-C, 42-C를 중심으로 그 전후에서 이끌어 내어진 차동 신호의 위상은 앞섬과 늦음의 관계가 역전하고, 차동 신호의 일방과 타방 중 어느 것이 앞선 위상이고 어느 것이 늦은 위상에 있어서도, 올바른 위상 관계로 스큐 조정을 행할 수 있다.
실시예 2
도 5에 본 실시 형태에 의한 실시예 2를 도시하고, 이 실시예에서는 지연 선로 41과 42의 각 종단에 드라이버 DR1과 DR2를 접속하고, 이들 드라이버 DR1과 DR2에서 피검사 반도체 디바이스 10에 차동 형식의 입력 신호를 보낼 수 있는 구성으로 한 경우를 나타낸다. 또한, 이 경우, 드라이버 DR1과 DR2의 출력단에 싱글 모드의 신호(피시험 반도체 디바이스 10이 싱글 모드의 신호를 출력하는 경우에 이용한다)의 논리값을 판정하는 비교기 CP1과 CP2를 접속해 두어도 좋다.
그 다른 구성은 도 4를 이용하여 설명한 실시예 1과 동일하므로 이것 이상의 상세한 설명은 생략한다.
실시예 3
도 6에 본 실시 형태에 의한 실시예 3을 도시한다. 이 실시예 3에서는 차동 비교기 20을 다른 칩으로 구성한 경우를 나타낸다. 즉, 배선 기판 60 상에 지연 선로 41과 42를 서로 평행하게 하여 환상으로 형성하고, 이들 지연 선로 41과 42의 사이에 차동 비교기 20을 구성하는 칩을 장착하며, 각 칩의 차동 비교기의 입력 단자를 지연 선로 41과 42에 설치한 분기점 41-1, 41-2 …41-C, …41-N 및 42-1, 42-2 …42-C, …42-N에 인쇄 도체로 접속한다. 또한, 도 6에는 선택부 43을 생략하여 나타내고 있다.
이 경우도, 중앙 분기점 41-C, 42-C에서는 동일한 지연 시간이 주어진 차동 신호를 얻을 수 있고, 이 중앙 분기점을 경계로 차동 신호에 주어지는 지연 시간의 관계를 역전시킬 수 있으며, 포지티브 신호와 네가티브 신호 중 어느 것이 앞선 위상에서도, 늦은 위상에서도 올바른 스큐 조정을 행할 수 있다.
실시예 4
도 7에 본 실시 형태에 의한 실시예 4를 도시한다. 이 실시예에서는 지연 선로 41과 42를 서로 평행한 관계로 배치하지 않는 경우를 나타낸다. 이 경우에는 중앙 분기점 41-C와 42-C를 입력점으로 하는 차동 비교기 20-1과, 인가점 J1에 가장 가까운 분기점 41-1과 비인가점 J4에 가장 가까운 분기점 42-1을 입력점으로 하는 차동 비교기 20-2와, 지연선 42 측의 인가점에 가장 가까운 분기점 42-N과 지연 선로 41의 비인가점에 가장 가까운 분기점 41-N을 입력점으로 하는 차동 비교기 20-3을 설치하고, 이들 차동 비교기 20-1, 20-2, 20-3 중 어느 것을 선택하여 스큐 조정을 행하는 구성으로 한 경우를 나타낸다. 또한, 이 경우도 선택부 43을 생략하고 있다.
도 7에 도시하는 구성에서도 분기점의 수 및 분기점의 수에 대응한 수의 차동 비교기를 준비하면 분해능이 좋은 스큐 조정을 행할 수 있다.
실시예 5
실시예 5는, 실시예 1 내지 실시예 4 등의 본 실시 형태에 의한 스큐 조정 장치 자체의 조정을 행하는 방법을 나타낸다.
도 8은, 일례로서 도 4에 도시한 스큐 조정 장치를 조정하기 위한 구성을 나타낸다. 도 8에 있어서, 도 4와 동일한 부호를 붙인 부재는, 도 4와 유사한 기능 및 구성을 취하므로, 이하 차이점을 제외하고 설명을 생략한다.
상술한 바와 같이, 측정 대상이 되는 외부의 장치와 지연 선로 41 및 지연 선로 42의 입력단과의 사이의 외부의 전송 선로는, 정측 및 부측의 각각에 싱글 전송 선로가 이용된다. 이 때문에, 정측 및 부측에서 전송 선로의 길이가 다를 가능성이 있다. 따라서, 본 스큐 조정 방법에 의해 스큐 조정 장치에서 스큐를 보정하고, 외부의 장치가 출력하는 정측 차동 신호 및 부측 차동 신호를 거의 동일한 상대 위상으로 획득할 수 있도록 한다.
본 스큐 조정 방법에 있어서는, 우선, 외부의 전송 선로에 있어서의 외부의 장치가 접속되어야 하는 단부에 조정용 신호 출력부 205를 접속한다. 본 실시예에 있어서, 조정용 신호 출력부 205는, 스큐 조정 장치의 조정용 차동 신호로서, 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 실질적으로 갖지 않는 신호를 출력할 수 있다.
다음으로, 어느 하나의 차동 비교기 20을 선택하는 선택 단계의 제1 단계로서, 외부의 전송 선로에 있어서의 외부의 장치가 접속되어야 하는 단부에 대하여, 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 실질적으로 갖지 않는 상기의 조정용 차동 신호를 입력한다. 다음으로, 선택 단계의 제2 단계로서, 복수의 차동 비교기 20의 각각이 취득한 조정용 차동 신호에 기초하여, 스큐가 최소가 되는 차동 비교기 20을 선택한다.
보다 구체적으로는, 본 실시예에 의한 선택 제어부 110은, 각 차동 비교기 20을 순차적으로 선택하여 당해 차동 비교기 20으로부터 출력되는 검사 신호를 입력받고, 당해 검사 신호에 기초하여 외부의 장치에 있어서의 정측 차동 신호의 출력 단자로부터 차동 비교기 20 까지의 정측 경로와, 외부의 장치에 있어서의 부측 차동 신호의 출력 단자로부터 차동 비교기 20까지의 부측 경로와의 사이의 스큐가 최소가 되는 차동 비교기 20을 결정한다. 예를 들면, 선택 제어부 110은, 파형 관측용 단자 25의 출력 신호의 오름 시간 또는 내림 시간이 최소가 되는 차동 비교기 20을, 당해 스큐가 최소가 되는 차동 비교기 20으로서 결정해도 좋다. 일례로서 선택 제어부 110은, 신호 FL의 변화 타이밍 및 신호 FH의 변화 타이밍의 시간차가 최소인 차동 비교기 20을 당해 차동 비교기 20으로서 결정할 수 있다.
그리고, 당해 차동 비교기 20이 획득한 신호를 선택하도록 선택기 100을 설정한다.
이상에 의해, 스큐 조정 장치는, 외부의 장치와 지연 선로 41 및 지연 선로 42의 입력단과의 사이를 접속하기 위해 이용하는 외부의 전송 선로에서 생기는 스큐를 최소화하는 차동 비교기 20을 선택할 수 있다. 이후, 조정용 신호 출력부 205에 대신하여 측정 대상의 외부의 장치를 접속하고, 당해 장치로부터 입력되는 차동 신호를 지연 선로 41 및 지연 선로 42에 의해 전파시킨다. 그리고, 복수의 차동 비교기 20에 의해 정측 차동 신호 및 부측 차동 신호를 획득하게 하여 검사 신호를 출력시키고, 선택한 차동 비교기 20으로부터의 검사 신호를 선택한다. 이에 의해, 외부의 장치의 출력단으로부터 차동 비교기 20까지의 사이의 경로의 스큐를 최소화할 수 있고, 당해 장치가 출력하는 차동 신호를 적절하게 측정할 수 있다.
실시예 6
실시예 6은, 실시예 1 내지 실시예 4 등의 본 실시 형태에 의한 스큐 조정 장치 자체의 조정을 행하는 방법의 변형예를 나타낸다.
도 9는, 일례로서 도 4에 도시한 스큐 조정 장치를 조정하기 위한 구성을 도시한다. 도 9에 있어서, 도 4와 동일한 부호를 붙인 부재는, 도 4와 유사한 기능 및 구성을 취하므로, 이하 차이점을 제외하고 설명을 생략한다.
실시예 5에 있어서 나타낸 바와 같이, 측정 대상이 되는 외부의 장치와 스큐 조정 장치의 사이의 외부의 전송 선로는, 정측 및 부측에서 길이가 다를 가능성이 있다. 따라서, 본 스큐 조정 방법에 의해 스큐 조정 장치에서 스큐를 보정하고, 외부의 장치가 출력하는 정측 차동 신호 및 부측 차동 신호를 거의 동일한 상대 위상으로 획득할 수 있도록 한다.
도 9의 스큐 조정 장치는, 스큐를 조정하는 경우에 지연 선로 41 및 지연 선로 42의 비인가점 J2 및 J4에 접속되는 조정용 신호 출력부 205를 더 포함한다. 즉 예를 들면, 스큐 조정 장치는, 외부의 장치의 시험을 행하는 경우에는 지연 선로 41 및 지연 선로 42의 비인가점 J2 및 J4에 터미네이터 50을 접속하고, 스큐 조정을 행하는 경우에는 지연 선로 41 및 지연 선로 42의 비인가점 J2 및 J4에 터미네이터 50의 대신에 조정용 신호 출력부 205를 접속한다.
조정용 신호 출력부 205는, 외부의 장치가 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 지연 선로 41의 비인가점 J2 및 지연 선로 42의 비인가점 J4에 조정용 차동 신호를 입력한다. 본 실시예에 있어서, 조정용 신호 출력부 205는, 스큐 조정 장치의 조정용 차동 신호로서, 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 실질적으로 갖지 않는 신호를 출력할 수 있다.
조정용 신호 출력부 205는, 조정용 신호 발생부 210과, 정측 가변 지연 회로 220과, 부측 가변 지연 회로 230과, 정측 드라이버 240과, 부측 드라이버 250과, 지연량 조정부 260을 포함한다. 조정용 신호 발생부 210은, 지연 선로 41 및 지연 선로 42의 비인가점 J2 및 J4에 조정용 신호 출력부 205가 접속된 상태에 있어서, 예를 들면 오름 펄스 등의 조정용 신호를 발생한다. 정측 가변 지연 회로 220 및 부측 가변 지연 회로 230의 각각은, 조정용 신호를, 설정 가능한 지연 시간의 범위 내에서 원하는 시간만큼 지연시킨다. 정측 드라이버 240은, 정측 가변 지연 회로 220에 의해 지연된 조정용 신호에 기초한 정측의 조정용 차동 신호를 출력한다. 부측 드라이버 250은, 부측 가변 지연 회로 230에 의해 지연된 조정용 신호에 기초한 부측의 조정용 차동 신호를 출력한다. 일례로서, 정측 드라이버 240은 오름 펄스의 조정용 신호를 증폭하여 출력하고, 부측 드라이버 250은 오름 펄스의 조정용 신호를 반전한 신호를 증폭하여 출력한다. 또한, 조정용 신호 출력부 205 내의 정측 드라이버 240, 부측 드라이버 250, 정측 가변 지연 회로 220, 및 부측 가변 지연 회로 230으로서, 피시험 반도체 디바이스 10에 차동 신호를 입력시키기 위해 설치된 도 5 중의 드라이버 DR1, 드라이버 DR2, 드라이버 DR1에 접속된 가변 지연 회로, 및 드라이버 DR2에 접속된 가변 지연 회로를 이용해도 좋다.
지연량 조정부 260은, 조정용 차동 신호를 소정의 차동 비교기 20에 의해 획득한 결과에 기초하여, 정측 가변 지연 회로 220 및 부측 가변 지연 회로 230의 지연량을 조정하여, 조정용 신호 출력부 205가 출력하는 정측 차동 신호 및 부측 차 동 신호의 사이의 스큐를 실질적으로 0으로 한다.
도 9의 스큐 조정 장치에 의한 스큐 조정 방법은, 외부의 장치에 있어서의 정측 차동 신호의 출력 단자로부터 차동 비교기 20까지의 정측 경로와, 외부의 장치에 있어서의 부측 차동 신호의 출력 단자로부터 차동 비교기 20까지의 부측 경로와의 사이의 스큐가 최소가 되는 차동 비교기 20이 획득한 신호를 선택하는 선택 단계로서, 조정용 신호 출력부 205의 조정 단계와, 당해 차동 비교기 20의 결정 단계를 포함한다.
조정용 신호 출력부 205의 조정 단계에 있어서, 우선, 조정용 신호 출력부 205는, 조정용 차동 신호를 지연 선로 41 및 지연 선로 42로 출력한다. 다음으로, 지연량 조정부 260은, 조정용 신호에 기초한 정측의 조정용 차동 신호 및 부측의 조정용 차동 신호를 중앙 분기점 41-C 및 42-C에 접속된 차동 비교기 20에 의해 획득한 결과에 기초하여, 정측 가변 지연 회로 220 및 부측 가변 지연 회로 230의 지연량을 조정한다. 여기서, 중앙 분기점 41-C 및 42-C에 접속된 차동 비교기 20은, 정측 드라이버 240으로부터의 배선 길이가 부측 드라이버 250으로부터의 배선 길이와 실질적으로 동일하게 된다. 따라서, 지연량 조정부 260은, 동일 펄스의 조정용 신호에 기초하여 출력된 정측의 조정용 차동 신호 및 부측의 조정용 차동 신호의 위상이 당해 차동 비교기 20에 있어서 실질적으로 동일하게 되도록 정측 가변 지연 회로 220 및 부측 가변 지연 회로 230의 지연 시간을 조정함으로써, 조정용 신호 출력부 205가 출력하는 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 실질적으로 0으로 할 수 있다.
다음으로, 조정용 신호 출력 단계에 있어서, 조정용 신호 출력부 205는, 외부의 장치가 외부의 전송 선로에 접속되지 않은 상태에 있어서, 지연 선로 41의 비인가점 J2 및 지연 선로 42의 비인가점 J4에 조정용 차동 신호를 입력한다. 이 조정용 차동 신호는, 외부의 전송 선로에 있어서의 외부의 장치측이 개방단이 되기 때문에, 당해 단부에 있어서 반사되고, 지연 선로 41 및 지연 선로 42의 입력단으로부터 반사파가 입력된다.
다음으로, 외부의 장치의 시험에 이용하는 차동 비교기 20을 결정하는 결정 단계에 있어서, 선택부 43 내의 선택 제어부 110은, 조정용 신호 출력부 205로부터 입력된 조정용 차동 신호가 외부의 전송 선로에 있어서의 외부의 장치가 접속되어야 하는 단부로부터 반사된 조정용 차동 신호에 기초하여, 외부의 장치를 시험하는 경우의 스큐를 최소로 하는 정측 분기점 및 부측 분기점의 조를 선택하고, 시험에 이용하는 차동 비교기 20을 결정한다. 예를 들면, 외부의 부측의 전송 선로가 정측의 전송 선로보다 길고, 전파 시간이 te 만큼 큰 경우, 조정용 신호 출력부 205가 출력한 조정용 차동 신호는 외부의 전송 선로를 왕복하여 차동 비교기 20에 획득되기 때문에, 2te의 스큐가 생긴다. 따라서, 선택 제어부 110은, 우선, 반사된 조정용 차동 신호의 정측 및 부측의 위상이 실질적으로 동일하게 되는 차동 비교기 20을 결정한다. 그리고, 당해 차동 비교기 20과 중앙 분기점 41-C 및 42-C에 접속된 차동 비교기 20과의 중간에 위치하는 차동 비교기 20을, 시험에 이용하는 차동 비교기 20으로서 결정한다. 이에 의해, 선택 제어부 110은, 스큐 조정 장치 측에서 정측의 전송 선로에 대한 부측의 전송 선로의 스큐를 te 만큼 조정하는 차동 비 교기 20을 결정할 수 있다. 그리고, 선택 제어부 110은, 당해 차동 비교기 20이 획득한 신호를 선택하도록 선택기 100을 설정한다.
이상에 의해, 스큐 조정 장치는, 외부의 장치와 지연 선로 41 및 지연 선로 42의 입력단과의 사이를 접속하기 위해 이용하는 외부의 전송 선로에서 생기는 스큐를 최소화하는 차동 비교기 20을 선택할 수 있다. 이후, 측정 대상의 외부의 장치를 접속하고, 당해 장치로부터 입력되는 차동 신호를 지연 선로 41 및 지연 선로 42에 의해 전파시킨다. 그리고, 복수의 차동 비교기 20에 의해 정측 차동 신호 및 부측 차동 신호를 획득시키고, 검사 신호를 출력시킨다. 이에 의해, 외부의 장치의 출력단으로부터 차동 비교기 20까지의 사이의 경로의 스큐를 최소화할 수 있고, 당해 장치가 출력하는 차동 신호를 적절하게 측정할 수 있다.
실시예 7
실시예 7은, 실시예 1 내지 실시예 4 등의 본 실시 형태에 의한 스큐 조정 장치를 이용하여 피시험 반도체 디바이스 10을 시험하는 시험 장치의 일례를 나타낸다.
도 10은, 본 실시예에 의한 시험 장치 510의 구성을 도시한다. 시험 장치 510은, 피시험 반도체 디바이스 10을 시험하기 위한 시험 패턴에 기초한 시험 신호를 피시험 반도체 디바이스 10에 입력하고, 시험 신호에 따라 피시험 반도체 디바이스 10이 출력하는 출력 신호에 기초하여 피시험 반도체 디바이스 10의 양부를 판정한다.
시험 장치 510은, 시험 제어부 520과, 패턴 발생기 530과, 파형 성형기 540 과, 신호 입출력부 550과, 스큐 조정부 560과, 판정부 570을 포함한다. 시험 제어부 520은, 피시험 반도체 디바이스 10의 시험을 제어한다. 패턴 발생기 530은, 시험 제어부 520의 지시에 기초하여 시험 프로그램의 시퀀스를 실행하고, 피시험 반도체 디바이스 10에 공급하는 시험 패턴을 생성한다. 파형 성형기 540은, 시험 패턴을 수취하고 성형하여, 피시험 반도체 디바이스 10에 공급하는 시험 신호를 생성한다. 즉 예를 들면, 파형 성형기 540은, 시험 패턴에 의해 지정된 타이밍에서 지정된 신호 파형을 신호 입출력부 550으로 출력한다. 신호 입출력부 550은, 본 발명에 의한 신호 출력부의 일례이고, 시험 신호를 피시험 반도체 디바이스 10에 공급한다. 또한, 신호 입출력부 550은, 시험 신호에 따라 피시험 반도체 디바이스 10이 출력하는 출력 신호를 입력한다. 스큐 조정부 560은, 실시예 1 내지 실시예 4 등의 스큐 조정 장치와 실질적으로 동일한 기능 및 구성을 갖고, 피시험 반도체 디바이스 10이 출력하는 차동 신호를 전송 선로를 거쳐 입력하며, 당해 차동 신호에 있어서의 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 조정한다. 판정부 570은, 스큐 조정부 560이 입력한 차동 신호에 기초하여, 피시험 반도체 디바이스의 양부를 판정한다.
이상에 나타낸 실시 형태에 의하면 2개의 지연 선로로부터 지연 시간이 오름차순으로 변화하는 차동 신호와, 지연 시간이 내림차순으로 변화하는 차동 신호를 얻을 수 있다. 지연 시간이 오름차순으로 변화하는 차동 신호와, 지연 시간이 내림차순으로 변화하는 차동 신호의 조합을 적절하게 선정함으로써, 적정한 위상의 차동 신호를 얻을 수 있다.
즉, 테스트 픽스쳐 측으로부터 스큐가 없는 차동 신호가 2개의 지연 선로에 주어진 경우는, 이 2개의 지연 선로의 중앙에 설치된 분기점에 얻어지는 차동 신호를 이용하면 스큐가 없는 차동 신호를 얻을 수 있다.
스큐가 존재하는 차동 신호가 입력된 경우에는 스큐의 상황에 따라 중앙의 분기점으로부터 어느 일방의 단부 측에 치우친 위치의 분기점을 선택하면, 스큐를 지울 수 있다. 즉, 본 실시 형태에 의하면 지연 선로로부터 신호를 이끌어내는 분기점을 선택하는 것만으로 스큐 조정을 행할 수 있다. 따라서 스큐 조정을 간단하게 행할 수 있는 이점이 얻어진다. 또한, 스큐 조정 장치로서는 2개의 지연 선로와, 이 2개의 지연 선로에 접속한 복수의 차동 비교기와, 이 차동 비교기의 판정 출력을 선택하는 선택부에서 구성할 수 있기 때문에, 장치는 간소하고, 저가로 제공할 수 있다.
게다가, 차동 신호의 포지티브 측 및 네가티브 측의 어느 것에서도 차동적으로 지연 시간을 조정할 수 있기 때문에, 포지티브 측 및 네가티브 측의 어느 것이 앞선 위상에 있어서도, 또한 늦은 위상에 있어서도 반드시 적정한 스큐 조정 결과를 얻을 수 있다.
또한, 본 실시 형태에 의한 시험 장치 510에 의하면, 피시험 반도체 디바이스 10과의 사이의 접속에 이용하는 전송 선로에서 생기는 스큐를 지움으로써, 피시험 반도체 디바이스 10이 출력하는 차동 신호를 적절하게 계측할 수 있다.
이상, 본 발명을 실시의 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위로 한정되지는 않는다. 상기 실시의 형태 에, 다양한 변경 또는 개량을 가하는 것이 가능하다는 것이 당업자에게 명백하다. 그러한 다양한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 명백하다.
이 발명에 의한 스큐 조정 방법 및 장치는 스큐 조정을 간단하게 행할 수 있고, 또한 구성도 간소하기 때문에, 반도체 디바이스 시험 장치에 편입되어 이용할 수 있다.

Claims (16)

  1. 외부의 장치로부터 상기 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정(正)측 차동 신호 및 부(負)측 차동 신호의 사이의 스큐(skew)를 조정하는 스큐 조정 장치에 있어서,
    상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 조정용 차동 신호의 정측 차동 신호를 전파하는 정측 전송 선로와,
    상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 상기 조정용 차동 신호의 부측 차동 신호를 전파하는 부측 전송 선로와,
    상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 정측 전송 선로의 비입력단 및 상기 부측 전송 선로의 비입력단에 상기 조정용 차동 신호를 입력하는 조정용 신호 출력부와,
    상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이와의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속되고, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 복수의 차동 비교기와,
    상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택부를 포함하는 스큐 조정 장치.
  2. 제1항에 있어서,
    상기 정측 전송 선로 상에는, 상기 입력단으로부터의 배선 길이가 다른 복수 의 정측 분기점이 설치되고,
    상기 부측 전송 선로 상에는, 상기 입력단으로부터의 배선 길이가 다른 복수의 부측 분기점이 설치되며,
    각각의 상기 차동 비교기는, 어느 하나의 상기 정측 분기점과 당해 정측 분기점에 대응하는 상기 부측 분기점으로부터 상기 정측 차동 신호 및 상기 부측 차동 신호를 획득하는 스큐 조정 장치.
  3. 제1항에 있어서,
    상기 입력단으로부터의 배선 길이가 작은 순으로 배열된 상기 복수의 정측 분기점의 각각과, 상기 입력단으로부터의 배선 길이가 큰 순으로 배열된 상기 복수의 부측 분기점의 각각은, 배열순으로 1 대 1로 대응되어 있고,
    복수의 상기 차동 비교기의 각각은, 대응하는 상기 정측 분기점 및 상기 부측 분기점에 접속되어 있으며,
    상기 선택부는, 상기 복수의 차동 비교기 중 상기 스큐가 최소가 되는 상기 차동 비교기를 선택하여, 당해 차동 비교기에 의해 상기 차동 신호를 취득시키는 스큐 조정 장치.
  4. 제3항에 있어서,
    상기 복수의 정측 분기점 및 상기 복수의 부측 분기점은, 상기 정측 전송 선로 및 상기 부측 전송 선로 상에 소정의 간격으로 설치되는 스큐 조정 장치.
  5. 제4항에 있어서,
    상기 정측 전송 선로 및 상기 부측 전송 선로는, 상기 정측 차동 신호 및 상기 부측 차동 신호를 반대 방향으로 전송하도록 서로 실질적으로 평행하게 설치되고,
    대응하는 각각의 상기 정측 분기점 및 상기 부측 분기점은, 상기 정측 전송 선로 및 상기 부측 전송 선로의 연신(延伸) 방향에 있어서의 실질적으로 동일한 위치에 설치되는 스큐 조정 장치.
  6. 제3항에 있어서,
    상기 선택부는, 상기 복수의 차동 비교기의 각각이 취득한 상기 조정용 차동 신호에 기초하여, 상기 스큐가 최소가 되는 상기 차동 비교기를 선택하는 스큐 조정 장치.
  7. 삭제
  8. 제1항에 있어서,
    상기 조정용 신호 출력부는,
    조정용 신호를 발생하는 조정용 신호 발생부와,
    상기 조정용 신호를 원하는 시간만큼 지연시키는 정측 가변 지연 회로 및 부측 가변 지연 회로와,
    정측 가변 지연 회로에 의해 지연된 상기 조정용 신호에 기초한 정측의 상기 조정용 차동 신호를 출력하는 정측 드라이버와,
    부측 가변 지연 회로에 의해 지연된 상기 조정용 신호에 기초한 부측의 상기 조정용 차동 신호를 출력하는 부측 드라이버와,
    상기 조정용 신호에 기초한 정측의 상기 조정용 차동 신호 및 부측의 상기 조정용 차동 신호를, 상기 정측 드라이버로부터의 배선 길이가 상기 부측 드라이버로부터의 배선 길이와 실질적으로 동일하게 되는 상기 차동 비교기에 의해 획득한 결과에 기초하여, 상기 정측 가변 지연 회로 및 상기 부측 가변 지연 회로의 지연량을 조정하는 지연량 조정부를 포함하는 스큐 조정 장치.
  9. 외부의 장치로부터 상기 외부의 전송 선로를 거쳐 입력되는 차동 신호에 있어서의 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 조정하는 스큐 조정 장치를 이용한 스큐 조정 방법에 있어서,
    상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 스큐 조정 장치의 정측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되지 않는 단부인 비입력단, 및, 상기 스큐 조정 장치의 부측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되지 않는 단부인 비입력단에, 조정용 차동 신호를 입력하는 조정용 신호 출력 단계와,
    상기 정측 전송 선로에 의해 상기 조정용 차동 신호의 정측 차동 신호를, 상기 정측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되는 단부인 입력단과, 상기 비입력단의 사이에 전파하는 정측 전송 단계와,
    상기 부측 전송 선로에 의해 상기 조정용 차동 신호의 부측 차동 신호를, 상기 부측 전송 선로에 있어서의 상기 외부의 전송 선로에 접속되는 단부인 입력단과, 상기 비입력단의 사이에 전파하는 부측 전송 단계와,
    상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속된 복수의 차동 비교기에 의해, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 획득 단계와,
    상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택 단계를 포함하는 스큐 조정 방법.
  10. 제9항에 있어서,
    상기 선택 단계는, 상기 복수의 차동 비교기의 각각이 취득한 상기 조정용 차동 신호에 기초하여, 상기 스큐가 최소가 되는 상기 차동 비교기를 선택하는 단계를 포함하고,
    상기 조정용 신호 출력 단계는, 정측 차동 신호 및 부측 차동 신호 사이의 스큐를 실질적으로 갖지 않는 조정용 차동 신호를 입력하는 스큐 조정 방법.
  11. 삭제
  12. 피시험 반도체 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 반도체 디바이스의 시험 패턴을 생성하는 패턴 발생기와,
    상기 시험 패턴을 성형하여, 상기 피시험 반도체 디바이스에 공급하는 시험 신호를 생성하는 파형 성형기와,
    상기 시험 신호를 상기 피시험 반도체 디바이스에 공급하는 신호 출력부와,
    상기 피시험 반도체 디바이스가 출력하는 차동 신호를 전송 선로를 거쳐 입력받고, 당해 차동 신호에 있어서의 정측 차동 신호 및 부측 차동 신호의 사이의 스큐를 조정하는 스큐 조정부와,
    상기 스큐 조정부가 입력한 상기 차동 신호에 기초하여, 상기 피시험 반도체 디바이스의 양부를 판정하는 판정부를 포함하고,
    상기 스큐 조정부는,
    상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 조정용 차동 신호의 정측 차동 신호를 전파하는 정측 전송 선로와,
    상기 외부의 전송 선로에 접속되는 입력단과 접속되지 않는 비입력단을 포함하고, 상기 입력단과 상기 비입력단의 사이에 상기 조정용 차동 신호의 부측 차동 신호를 전파하는 부측 전송 선로와,
    상기 외부의 장치가 상기 외부의 전송 선로에 접속되어 있지 않은 상태에 있어서, 상기 정측 전송 선로의 비입력단 및 상기 부측 전송 선로의 비입력단에 상기 조정용 차동 신호를 입력하는 조정용 신호 출력부와,
    상기 정측 전송 선로의 입력단으로부터의 배선 길이와, 상기 부측 전송 선로의 입력단으로부터의 배선 길이와의 차가 서로 다르도록 상기 정측 전송 선로 및 상기 부측 전송 선로에 접속되고, 상기 조정용 차동 신호의 정측 차동 신호 및 상기 조정용 차동 신호의 부측 차동 신호를 획득하는 복수의 차동 비교기와,
    상기 외부의 전송 선로에 있어서의 상기 외부의 장치가 접속되어야 하는 단부로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 외부의 장치에 있어서의 상기 정측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 정측 경로와, 상기 외부의 장치에 있어서의 상기 부측 차동 신호의 출력 단자로부터 상기 차동 비교기까지의 부측 경로와의 사이의 스큐가 최소가 되는 상기 차동 비교기가 획득한 신호를 선택하는 선택부를 포함하는 시험 장치.
  13. 피시험 반도체 디바이스로부터 지연 선로를 거쳐 인가되는 차동 신호의 스큐를 조정하는 스큐 조정 방법에 있어서,
    상기 차동 신호가 전파되는 2개의 지연 선로에 있어서의 상기 차동 신호가 인가되어야 하는 일단(一端)에, 상기 피시험 반도체 디바이스가 접속되어 있지 않은 상태에 있어서, 조정용 차동 신호를 상기 2개의 지연 선로의 각 타단에 입력하고, 상기 2개의 지연 선로의 일방에 상기 차동 신호의 지연 시간이 인가점 측으로부터 오름차순으로 변화하는 차동 신호를 이끌어내는 복수의 오름차순 분기점을 설치하고, 타방의 지연 선로의 비인가점 측으로부터 지연 시간이 내림차순으로 변화하는 차동 신호를 이끌어내는 복수의 내림차순 분기점을 설치하며, 상기 지연 선로에 있어서의 상기 피시험 반도체 디바이스가 접속되어야 하는 상기 일단으로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 복수의 오름차순 분기점과 복수의 내림차순 분기점의 조합으로부터 상기 조정용 차동 신호의 스큐를 최소로 하는 분기점 쌍을 선택하고, 상기 선택된 분기점 쌍을 이용하여 상기 피시험 반도체 디바이스로부터 출력되는 차동 신호의 스큐를 조정하는 것을 특징으로 하는 스큐 조정 방법.
  14. 제13항에 있어서,
    상기 2개의 지연 선로는 서로 평행하게 배치되고, 2개의 평행한 지연 선로의 일단(一端) 측에 일방의 지연 선로의 상기 차동 신호의 인가점이 배치되며, 타단(他端) 측에 타방의 지연 선로의 상기 차동 신호의 인가점을 배치하고, 일방의 차동 신호의 인가점으로부터 보아, 소정 거리 마다 지연 시간이 오름차순으로 복수의 차동 신호를 이끌어내는 오름차순 분기점을 설치하며, 이 오름차순 지연점의 각각 에 근접하여 타방의 지연 선로에 내림차순 분기점을 설치하고, 서로 근접하여 설정한 오름차순 분기점과 내림차순 분기점을 쌍으로서 차동 신호 취출점(取出点)으로서 이용하는 것을 특징으로 하는 스큐 조정 방법.
  15. 피시험 반도체 디바이스가 출력하는 차동 신호가 각 일단(一端)에 인가되는 2개의 지연 선로와,
    상기 피시험 반도체 디바이스가 상기 2개의 지연 선로에 접속되어 있지 않은 상태에 있어서, 상기 2개의 지연 선로의 각 타단(他端)에 조정용 차동 신호를 입력하는 조정용 신호 출력부와,
    상기 2개의 지연 선로의 일방에 상기 차동 신호의 인가점으로부터 소정의 거리마다 설치되고, 상기 인가점으로부터 상기 차동 신호의 지연 시간이 오름차순으로 증가하는 차동 신호를 이끌어내는 복수의 오름차순 분기점과,
    상기 2개의 지연 선로의 타방에 상기 차동 신호의 비인가점으로부터 소정의 거리마다 설치되고, 상기 인가점으로부터 상기 차동 신호의 지연 시간이 내림차순으로 감소하는 차동 신호를 이끌어내는 복수의 내림차순 분기점과,
    상기 복수의 오름차순 분기점과 상기 복수의 내림차순 분기점의 각각이 대응되고, 대응된 오름차순 분기점과 내림차순 분기점으로부터 차동 신호를 획득하는 복수의 차동 비교기와,
    상기 지연 선로에 있어서의 상기 피시험 반도체 디바이스가 접속되어야 하는 상기 일단으로부터 반사된 상기 조정용 차동 신호에 기초하여, 상기 복수의 차동 비교기가 출력하는 판정 결과 중에서 상기 조정용 차동 신호의 스큐를 최소로 하는 판정 결과를 선정하는 선택부를 포함하는 스큐 조정 장치.
  16. 제 15항에 있어서,
    상기 2개의 지연 선로는 서로 평행하게 배치되고, 서로 평행하게 배치된 2개의 지연 선로의 일단(一端) 측에 일방의 지연 선로의 차동 신호 인가점이 배치되며, 이 차동 신호 인가점과 근접하여 타방의 지연선의 차동 신호의 비인가점이 배치되고, 이들 차동 신호의 인가점과 비인가점으로부터 보아 소정 거리마다 차동 신호의 지연 시간이 오름차순으로 증가하는 차동 신호를 이끌어내는 오름차순 분기점과, 이 오름차순 분기점에 근접하여 타방의 지연 선로에 내림차순 분기점을 설치하고, 이들 근접하여 배치된 오름차순 분기점과 내림차순 분기점을 쌍으로서 대응시키는 것을 특징으로 하는 스큐 조정 장치.
KR1020067019259A 2004-02-19 2005-02-18 스큐 조정 방법, 스큐 조정 장치 및 시험 장치 KR100832172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00043053 2004-02-19
JP2004043053 2004-02-19

Publications (2)

Publication Number Publication Date
KR20060118613A KR20060118613A (ko) 2006-11-23
KR100832172B1 true KR100832172B1 (ko) 2008-05-23

Family

ID=34879280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019259A KR100832172B1 (ko) 2004-02-19 2005-02-18 스큐 조정 방법, 스큐 조정 장치 및 시험 장치

Country Status (5)

Country Link
US (1) US7397289B2 (ko)
JP (1) JP4644188B2 (ko)
KR (1) KR100832172B1 (ko)
DE (1) DE112005000403T5 (ko)
WO (1) WO2005081004A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643595B2 (en) * 2004-10-25 2014-02-04 Sipix Imaging, Inc. Electrophoretic display driving approaches
US8243013B1 (en) 2007-05-03 2012-08-14 Sipix Imaging, Inc. Driving bistable displays
US20080303780A1 (en) 2007-06-07 2008-12-11 Sipix Imaging, Inc. Driving methods and circuit for bi-stable displays
WO2009049204A1 (en) * 2007-10-12 2009-04-16 Sipix Imaging, Inc. Approach to adjust driving waveforms for a display device
KR100989577B1 (ko) * 2008-03-12 2010-10-25 주식회사 유니테스트 Ｍｕｔ 보드
US8462102B2 (en) * 2008-04-25 2013-06-11 Sipix Imaging, Inc. Driving methods for bistable displays
US9019318B2 (en) * 2008-10-24 2015-04-28 E Ink California, Llc Driving methods for electrophoretic displays employing grey level waveforms
US8558855B2 (en) * 2008-10-24 2013-10-15 Sipix Imaging, Inc. Driving methods for electrophoretic displays
US7990183B2 (en) 2008-12-17 2011-08-02 Advantest Corporation Differential comparator with skew compensation function and test apparatus using the same
US7772892B2 (en) 2009-01-15 2010-08-10 Advantest Corporation Differential hybrid circuit
US9251736B2 (en) 2009-01-30 2016-02-02 E Ink California, Llc Multiple voltage level driving for electrophoretic displays
US20100194789A1 (en) * 2009-01-30 2010-08-05 Craig Lin Partial image update for electrophoretic displays
US20100194733A1 (en) * 2009-01-30 2010-08-05 Craig Lin Multiple voltage level driving for electrophoretic displays
US9460666B2 (en) 2009-05-11 2016-10-04 E Ink California, Llc Driving methods and waveforms for electrophoretic displays
KR101419993B1 (ko) * 2009-06-16 2014-07-15 에이비비 테크놀로지 아게 스위칭 셀을 테스팅하기 위한 장치
US20110013691A1 (en) * 2009-07-17 2011-01-20 Tektronix, Inc. Method and apparatus to generate differential skew effect on transition minimized differential signaling signals
US8576164B2 (en) 2009-10-26 2013-11-05 Sipix Imaging, Inc. Spatially combined waveforms for electrophoretic displays
US11049463B2 (en) * 2010-01-15 2021-06-29 E Ink California, Llc Driving methods with variable frame time
US8558786B2 (en) * 2010-01-20 2013-10-15 Sipix Imaging, Inc. Driving methods for electrophoretic displays
US9224338B2 (en) * 2010-03-08 2015-12-29 E Ink California, Llc Driving methods for electrophoretic displays
US9013394B2 (en) 2010-06-04 2015-04-21 E Ink California, Llc Driving method for electrophoretic displays
TWI598672B (zh) 2010-11-11 2017-09-11 希畢克斯幻像有限公司 電泳顯示器的驅動方法
US9632136B2 (en) * 2013-04-04 2017-04-25 International Business Machines Corporation Precise estimation of arrival time of switching events close in time and space
TWI550332B (zh) 2013-10-07 2016-09-21 電子墨水加利福尼亞有限責任公司 用於彩色顯示裝置的驅動方法
US10380931B2 (en) 2013-10-07 2019-08-13 E Ink California, Llc Driving methods for color display device
US10726760B2 (en) 2013-10-07 2020-07-28 E Ink California, Llc Driving methods to produce a mixed color state for an electrophoretic display
US9964597B2 (en) * 2016-09-01 2018-05-08 Texas Instruments Incorporated Self test for safety logic

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779536A (en) 1980-10-31 1982-05-18 Nec Corp Signal distributing circuit
JPH0566851A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 複数の回路ブロツクへのタイミング信号付与方法
JPH07230336A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd クロック信号生成装置および配線負荷の調整方法
JP2000304818A (ja) * 1999-04-21 2000-11-02 Advantest Corp 半導体試験装置
JP2002364343A (ja) * 2001-04-03 2002-12-18 Nissan Motor Co Ltd 排気ガス浄化システム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247817A (en) * 1978-05-15 1981-01-27 Teradyne, Inc. Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4820944A (en) * 1983-08-01 1989-04-11 Schlumberger Systems & Services, Inc. Method and apparatus for dynamically controlling the timing of signals in automatic test systems
JP2000304848A (ja) 1999-04-19 2000-11-02 Japan Radio Co Ltd 表示輝度処理装置
JP3423267B2 (ja) * 2000-01-27 2003-07-07 寛治 大塚 ドライバ回路、レシーバ回路、および信号伝送バスシステム
JP3556615B2 (ja) 2001-06-05 2004-08-18 シャープ株式会社 差動型データドライバのテスト装置及びテスト方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779536A (en) 1980-10-31 1982-05-18 Nec Corp Signal distributing circuit
JPH0566851A (ja) * 1991-09-10 1993-03-19 Fujitsu Ltd 複数の回路ブロツクへのタイミング信号付与方法
JPH07230336A (ja) * 1994-02-17 1995-08-29 Fujitsu Ltd クロック信号生成装置および配線負荷の調整方法
JP2000304818A (ja) * 1999-04-21 2000-11-02 Advantest Corp 半導体試験装置
JP2002364343A (ja) * 2001-04-03 2002-12-18 Nissan Motor Co Ltd 排気ガス浄化システム

Also Published As

Publication number Publication date
JPWO2005081004A1 (ja) 2007-10-25
DE112005000403T5 (de) 2007-02-08
JP4644188B2 (ja) 2011-03-02
KR20060118613A (ko) 2006-11-23
WO2005081004A1 (ja) 2005-09-01
US7397289B2 (en) 2008-07-08
US20070182402A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100832172B1 (ko) 스큐 조정 방법, 스큐 조정 장치 및 시험 장치
US8326565B2 (en) Chip tester, method for providing timing information, test fixture set, apparatus for post-processing propagation delay information, method for post-processing delay information, chip test set up and method for testing devices under test
US6784684B2 (en) Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals
JP2006220660A (ja) 試験装置、及び試験方法
KR101138296B1 (ko) 시험 장치, 드라이버 컴퍼레이터 칩, 응답 측정 장치, 교정 방법 및 교정 장치
JP5038137B2 (ja) 半導体試験装置
KR100736680B1 (ko) 반도체 소자 테스트 장치의 캘리브레이션 방법
KR20110095121A (ko) 출력 장치 및 시험 장치
JP2009071533A (ja) 差動信号伝送装置および試験装置
US7847573B2 (en) Test apparatus and performance board
KR20110034662A (ko) 상호 접속 기판, 스큐 측정 방법 및 시험 장치
KR100724089B1 (ko) 반도체 시험 장치의 캘리브레이션 방법 및 반도체 시험장치
KR101013829B1 (ko) 반도체 시험 장치
JP5024146B2 (ja) タイミング校正機能を具備した半導体試験装置
JP2010139320A (ja) ジッタ印加装置および試験装置
JP2007292471A (ja) 半導体試験装置
JP2000292491A (ja) ２分岐伝送線路及び２分岐ドライバ回路及びこれを用いる半導体試験装置
JP2012052835A (ja) 波形発生装置および波形発生装置の配線遅延校正方法
KR20070110112A (ko) 전위 비교기
JP2001074805A (ja) Ｉｃテスタ用テストボード
JP4900031B2 (ja) 半導体試験装置
TWI396854B (zh) 測試裝置以及配接板
JP2011038966A (ja) 半導体試験装置
JP2011196926A (ja) 配線遅延時間測定装置及び配線遅延時間測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee