JPH0566851A - 複数の回路ブロツクへのタイミング信号付与方法 - Google Patents
複数の回路ブロツクへのタイミング信号付与方法Info
- Publication number
- JPH0566851A JPH0566851A JP3229906A JP22990691A JPH0566851A JP H0566851 A JPH0566851 A JP H0566851A JP 3229906 A JP3229906 A JP 3229906A JP 22990691 A JP22990691 A JP 22990691A JP H0566851 A JPH0566851 A JP H0566851A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing signal
- line
- timing
- parallel running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】伝送遅延測定や遅延量設定の手間を省くととも
に、設定精度の向上を図ることを目的とする。 【構成】基板上に形成若しくは装着された複数の回路ブ
ロックＢ1〜Ｂnに共通のタイミング信号を与える方法で
あって、前記複数の回路ブロックＢ1〜Ｂnの形成箇所若
しくは装着箇所の直近を通る並走２線を前記基板上に敷
設し、該並走２線の一端側ＰAでかつ並走２線の一方の
線ＬAに前記タイミング信号ＳAを印加するとともに、該
並走２線の他端側ＰBでかつ並走２線の他方の線ＬBに前
記タイミング信号と同一の信号ＳBを印加し、該並走２
線上の複数ポイントＰ1〜Ｐnから一方の線ＬAによって
伝送されたタイミング信号ＳAと他方の線ＬBによって伝
送されたタイミング信号ＳBとを取り出し、これらの信
号対ＳA1、ＳB1〜ＳAn、ＳBnを各回路ブロックＢ1〜Ｂn
に与え、各信号対毎の時間差に基づいて、各回路ブロッ
クの動作タイミングに関する情報を再生することを特徴
とするものである。なお、Ｃ 1〜Ｃnは、タイミングに関
する情報の再生手段である。
に、設定精度の向上を図ることを目的とする。 【構成】基板上に形成若しくは装着された複数の回路ブ
ロックＢ1〜Ｂnに共通のタイミング信号を与える方法で
あって、前記複数の回路ブロックＢ1〜Ｂnの形成箇所若
しくは装着箇所の直近を通る並走２線を前記基板上に敷
設し、該並走２線の一端側ＰAでかつ並走２線の一方の
線ＬAに前記タイミング信号ＳAを印加するとともに、該
並走２線の他端側ＰBでかつ並走２線の他方の線ＬBに前
記タイミング信号と同一の信号ＳBを印加し、該並走２
線上の複数ポイントＰ1〜Ｐnから一方の線ＬAによって
伝送されたタイミング信号ＳAと他方の線ＬBによって伝
送されたタイミング信号ＳBとを取り出し、これらの信
号対ＳA1、ＳB1〜ＳAn、ＳBnを各回路ブロックＢ1〜Ｂn
に与え、各信号対毎の時間差に基づいて、各回路ブロッ
クの動作タイミングに関する情報を再生することを特徴
とするものである。なお、Ｃ 1〜Ｃnは、タイミングに関
する情報の再生手段である。
Description
【０００１】
【産業上の利用分野】本発明は、複数の回路ブロックへ
のタイミング信号付与方法に関する。近年、電子機器の
実装密度向上に伴って、例えば１つのパッケージ内に複
数のＩＣチップを収めた、いわゆるマルチチップモジュ
ールが多用されるようになってきた。
のタイミング信号付与方法に関する。近年、電子機器の
実装密度向上に伴って、例えば１つのパッケージ内に複
数のＩＣチップを収めた、いわゆるマルチチップモジュ
ールが多用されるようになってきた。
【０００２】こうしたモジュールでは、各ＩＣチップに
対して共通の信号（例えばクロック信号）が与えられる
ことが多く、ＩＣチップの高速化に伴うスキュー（伝送
遅延を主原因とする信号タイミングのずれ）の悪化が問
題となる。
対して共通の信号（例えばクロック信号）が与えられる
ことが多く、ＩＣチップの高速化に伴うスキュー（伝送
遅延を主原因とする信号タイミングのずれ）の悪化が問
題となる。
【０００３】
【従来の技術】図６はスキュー低減に有効な従来例であ
り、この例では、各回路ブロック１０〜１３毎の遅延回
路１４〜１７によって、共通信号の伝送遅延を補償す
る。例えば信号発生源１８から回路ブロック１０までの
伝送遅延がＡ、回路ブロック１１までの伝送遅延がＢ、
回路ブロック１２までの伝送遅延がＣ、回路ブロック１
３までの伝送遅延がＤとし、かつＡ＜Ｂ＜Ｃ＜Ｄ（すな
わち遅延Ｄが最も大きい）と仮定すると、遅延回路１４
にＤ−Ａの遅延量を与え、遅延回路１５にＤ−Ｂの遅延
量を与え、遅延回路１６にＤ−Ｃの遅延量を与え、遅延
回路１７にＤ−０（ゼロ）の遅延量を与える。こうする
と、すべての伝送遅延が、遅延Ｄに合わせて均一化さ
れ、スキューが低減される。
り、この例では、各回路ブロック１０〜１３毎の遅延回
路１４〜１７によって、共通信号の伝送遅延を補償す
る。例えば信号発生源１８から回路ブロック１０までの
伝送遅延がＡ、回路ブロック１１までの伝送遅延がＢ、
回路ブロック１２までの伝送遅延がＣ、回路ブロック１
３までの伝送遅延がＤとし、かつＡ＜Ｂ＜Ｃ＜Ｄ（すな
わち遅延Ｄが最も大きい）と仮定すると、遅延回路１４
にＤ−Ａの遅延量を与え、遅延回路１５にＤ−Ｂの遅延
量を与え、遅延回路１６にＤ−Ｃの遅延量を与え、遅延
回路１７にＤ−０（ゼロ）の遅延量を与える。こうする
と、すべての伝送遅延が、遅延Ｄに合わせて均一化さ
れ、スキューが低減される。
【０００４】図７は他の従来例であり、周波数の高いク
ロック信号を使用する回路ブロック（すなわち高速動作
する回路ブロック）に適用する例である。図７におい
て、代表して示す１つの回路ブロック２０には、位相比
較回路２１、遅延発生回路２２および分周回路２３が併
設されている。これらの併設回路は、所定の位相信号に
含まれる位相情報（一般に信号のエッジ情報）を抽出
し、適切な遅延量を発生してクロック信号に与えるため
のもので、クロック信号よりも遥かに周波数の低い位相
信号を用いることにより、安定的な遅延量設定を実現す
る。
ロック信号を使用する回路ブロック（すなわち高速動作
する回路ブロック）に適用する例である。図７におい
て、代表して示す１つの回路ブロック２０には、位相比
較回路２１、遅延発生回路２２および分周回路２３が併
設されている。これらの併設回路は、所定の位相信号に
含まれる位相情報（一般に信号のエッジ情報）を抽出
し、適切な遅延量を発生してクロック信号に与えるため
のもので、クロック信号よりも遥かに周波数の低い位相
信号を用いることにより、安定的な遅延量設定を実現す
る。
【０００５】
【発明が解決しようとする課題】しかしながら、前者の
従来例にあっては、信号発生源１８から各回路ブロック
１０〜１３までの伝送遅延Ａ〜Ｄをいちいち測定しなけ
ればならず、しかもこれらをバランスさせる最適な遅延
量を設定する必要があり、測定や設定に多くの手間を要
して面倒であるといった問題点がある。
従来例にあっては、信号発生源１８から各回路ブロック
１０〜１３までの伝送遅延Ａ〜Ｄをいちいち測定しなけ
ればならず、しかもこれらをバランスさせる最適な遅延
量を設定する必要があり、測定や設定に多くの手間を要
して面倒であるといった問題点がある。
【０００６】また、後者の従来例にあっては、遅延量設
定の精度を向上しようとして位相信号の周波数を上げて
いくと、位相信号の伝送遅延が無視できなくなるといっ
た不具合があり、精度向上に限界があるといった問題点
がある。そこで、本発明は、伝送遅延測定や遅延量設定
の手間を省くとともに、設定精度の向上を図ることを目
的とする。
定の精度を向上しようとして位相信号の周波数を上げて
いくと、位相信号の伝送遅延が無視できなくなるといっ
た不具合があり、精度向上に限界があるといった問題点
がある。そこで、本発明は、伝送遅延測定や遅延量設定
の手間を省くとともに、設定精度の向上を図ることを目
的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、基板上に形
成若しくは装着された複数の回路ブロックＢ1〜Ｂnに共
通のタイミング信号を与える方法であって、前記複数の
回路ブロックＢ1〜Ｂnの形成箇所若しくは装着箇所の直
近を通る並走２線を前記基板上に敷設し、該並走２線の
一端側ＰAでかつ並走２線の一方の線ＬAに前記タイミン
グ信号ＳAを印加するとともに、該並走２線の他端側ＰB
でかつ並走２線の他方の線ＬBに前記タイミング信号と
同一の信号ＳBを印加し、該並走２線上の複数ポイント
Ｐ1〜Ｐnから一方の線ＬAによって伝送されたタイミン
グ信号ＳAと他方の線ＬBによって伝送されたタイミング
信号ＳBとを取り出し、これらの信号対ＳA1、ＳB1〜Ｓ
An、ＳBnを各回路ブロックＢ1〜Ｂnに与え、各信号対毎
の時間差に基づいて、各回路ブロックの動作タイミング
に関する情報を再生することを特徴とするものである。
なお、Ｃ1〜Ｃnは、タイミングに関する情報の再生手段
である。
成するためその原理図を図１に示すように、基板上に形
成若しくは装着された複数の回路ブロックＢ1〜Ｂnに共
通のタイミング信号を与える方法であって、前記複数の
回路ブロックＢ1〜Ｂnの形成箇所若しくは装着箇所の直
近を通る並走２線を前記基板上に敷設し、該並走２線の
一端側ＰAでかつ並走２線の一方の線ＬAに前記タイミン
グ信号ＳAを印加するとともに、該並走２線の他端側ＰB
でかつ並走２線の他方の線ＬBに前記タイミング信号と
同一の信号ＳBを印加し、該並走２線上の複数ポイント
Ｐ1〜Ｐnから一方の線ＬAによって伝送されたタイミン
グ信号ＳAと他方の線ＬBによって伝送されたタイミング
信号ＳBとを取り出し、これらの信号対ＳA1、ＳB1〜Ｓ
An、ＳBnを各回路ブロックＢ1〜Ｂnに与え、各信号対毎
の時間差に基づいて、各回路ブロックの動作タイミング
に関する情報を再生することを特徴とするものである。
なお、Ｃ1〜Ｃnは、タイミングに関する情報の再生手段
である。
【０００８】
【作用】本発明では、２つのタイミング信号が並走２線
を介して逆向きに伝送され、この伝送された信号の対が
並走２線上の複数ポイントから取り出される。ここで、
任意のポイント（便宜的にＰx）から取り出された信号
対のうち一方の信号ＳAxの伝送遅延ＤAxは、当該一方の
信号ＳAxを印加した並走２線の一端ＰAから任意ポイン
トＰxまでの距離ｍAxに対応し、他方の信号ＳBxの伝送
遅延ＤBxは、当該他方の信号ＳBxを印加した並走２線の
他端ＰBから任意ポイントＰxまでの距離ｍ Bxに対応す
る。
を介して逆向きに伝送され、この伝送された信号の対が
並走２線上の複数ポイントから取り出される。ここで、
任意のポイント（便宜的にＰx）から取り出された信号
対のうち一方の信号ＳAxの伝送遅延ＤAxは、当該一方の
信号ＳAxを印加した並走２線の一端ＰAから任意ポイン
トＰxまでの距離ｍAxに対応し、他方の信号ＳBxの伝送
遅延ＤBxは、当該他方の信号ＳBxを印加した並走２線の
他端ＰBから任意ポイントＰxまでの距離ｍ Bxに対応す
る。
【０００９】例えば任意ポイントＰxを並走２線の線路
長ｍTOTALのちょうど中間点（ｍTOTA L／２）とすると、
一方の信号ＳAの伝送遅延ＤAと他方の信号ＳBの伝送遅
延ＤBは等しく、この場合の信号対の時間差はほぼゼロ
となる。また任意ポイントを上記中間点から距離αだけ
ずらした点とすると、上記の距離ｍAx、ｍBxは、それぞ
れｍAx＋α、ｍBx−α（またはｍAx−α、ｍBx＋α）と
なり、一方の増大分（＋α）と他方の減少分（−α）が
釣りあっていわゆる相補的な関係で増減する。
長ｍTOTALのちょうど中間点（ｍTOTA L／２）とすると、
一方の信号ＳAの伝送遅延ＤAと他方の信号ＳBの伝送遅
延ＤBは等しく、この場合の信号対の時間差はほぼゼロ
となる。また任意ポイントを上記中間点から距離αだけ
ずらした点とすると、上記の距離ｍAx、ｍBxは、それぞ
れｍAx＋α、ｍBx−α（またはｍAx−α、ｍBx＋α）と
なり、一方の増大分（＋α）と他方の減少分（−α）が
釣りあっていわゆる相補的な関係で増減する。
【００１０】図２は例として３つのポイントＰ1、Ｐ2、
Ｐnにおける各信号対の時間差を示す図である。ｄA1、
ｄA2およびｄAnは、ポイント毎のタイミング信号ＳA1、
ＳA2、ＳAnの各伝送遅延、ｄB1、ｄB2およびｄBnは、ポ
イント毎のタイミング信号Ｓ B1、ＳB２、ＳBnの各伝送
遅延であり、信号対毎の時間差はそれぞれＷ1、Ｗ2、Ｗ
nで示されている。
Ｐnにおける各信号対の時間差を示す図である。ｄA1、
ｄA2およびｄAnは、ポイント毎のタイミング信号ＳA1、
ＳA2、ＳAnの各伝送遅延、ｄB1、ｄB2およびｄBnは、ポ
イント毎のタイミング信号Ｓ B1、ＳB２、ＳBnの各伝送
遅延であり、信号対毎の時間差はそれぞれＷ1、Ｗ2、Ｗ
nで示されている。
【００１１】図からも理解されるように、Ｗ1、Ｗ2、Ｗ
nの中間点（Ｔ0）は、すべての信号対に同一の時間で与
えられる。したがって、このＴ0を基準とすることによ
り、複数の回路ブロックＢ1〜Ｂnに与える各タイミング
信号のスキューを低減できる。
nの中間点（Ｔ0）は、すべての信号対に同一の時間で与
えられる。したがって、このＴ0を基準とすることによ
り、複数の回路ブロックＢ1〜Ｂnに与える各タイミング
信号のスキューを低減できる。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図３〜図４は本発明に係る複数の回路ブロックへ
のタイミング信号付与方法の一実施例を示す図である。
まず、構成を説明する。図３において、３０は基板であ
る。基板３０はマルチチップモジュールの絶縁基板、ま
たはプリント配線板の樹脂基板、あるいは大規模集積回
路の半導体基板であり、この基板３０上には、複数の回
路ブロック３０ 1、３０2、……３０nが実装または装着
（絶縁基板や樹脂基板の場合）若しくは形成（半導体基
板の場合）されている。
する。図３〜図４は本発明に係る複数の回路ブロックへ
のタイミング信号付与方法の一実施例を示す図である。
まず、構成を説明する。図３において、３０は基板であ
る。基板３０はマルチチップモジュールの絶縁基板、ま
たはプリント配線板の樹脂基板、あるいは大規模集積回
路の半導体基板であり、この基板３０上には、複数の回
路ブロック３０ 1、３０2、……３０nが実装または装着
（絶縁基板や樹脂基板の場合）若しくは形成（半導体基
板の場合）されている。
【００１３】基板３０上にはまた、複数の回路ブロック
に直近するように引回された並走２線３１が敷設されて
おり、この並走２線３１と複数の回路ブロックが、それ
ぞれ最短距離で接続されている。並走２線３１の一端Ｐ
Aおよび他端ＰBは基板３０の外部に引き出されており、
その一端ＰAの線３１Aに位相信号（発明の要旨に記載の
タイミング信号に相当）ＳAが印加され、他端ＰBの他方
の線３１Bに上記位相信号と同一の信号ＳBが印加されて
いる。
に直近するように引回された並走２線３１が敷設されて
おり、この並走２線３１と複数の回路ブロックが、それ
ぞれ最短距離で接続されている。並走２線３１の一端Ｐ
Aおよび他端ＰBは基板３０の外部に引き出されており、
その一端ＰAの線３１Aに位相信号（発明の要旨に記載の
タイミング信号に相当）ＳAが印加され、他端ＰBの他方
の線３１Bに上記位相信号と同一の信号ＳBが印加されて
いる。
【００１４】なお、図３では省略しているが、並走２線
３１に沿ってクロック信号線が敷設されており、複数の
回路ブロックには、並走２線３１から取り出された位相
信号の対（発明の要旨に記載の信号対に相当）ととも
に、クロック信号が与えられる。図４は図３の回路図で
ある。複数のブロック３０1、３０2、３０nは、それぞ
れ所定の機能を発揮する機能回路部Ｍと、タイミングに
関する情報の再生回路部Ｎとを含み、タイミングに関す
る情報の再生回路部Ｎは、並走２線３１から取り込んだ
位相信号対の時間差を検出し、この時間差に基づいて、
機能回路部Ｍの動作タイミングに関する情報を再生す
る。
３１に沿ってクロック信号線が敷設されており、複数の
回路ブロックには、並走２線３１から取り出された位相
信号の対（発明の要旨に記載の信号対に相当）ととも
に、クロック信号が与えられる。図４は図３の回路図で
ある。複数のブロック３０1、３０2、３０nは、それぞ
れ所定の機能を発揮する機能回路部Ｍと、タイミングに
関する情報の再生回路部Ｎとを含み、タイミングに関す
る情報の再生回路部Ｎは、並走２線３１から取り込んだ
位相信号対の時間差を検出し、この時間差に基づいて、
機能回路部Ｍの動作タイミングに関する情報を再生す
る。
【００１５】ここで、並走２線３１を構成する一方の線
３１Aを介して伝送される位相信号ＳAと、他方の線３１
Bを介して伝送される位相信号ＳBとは、その伝送方向が
逆向きである。このため、信号ＳAの伝送遅延が図面の
右方向（Ｒ方向）に行くにつれて増大するのに対して信
号ＳBの伝送遅延は減少し、また信号ＳBの伝送遅延が図
面の左方向（Ｌ方向）に行くにつれて増大するのに対し
て信号ＳAの伝送遅延は減少する。信号ＳAの増大分（ま
たは減少分）と信号ＳBの減少分（または増大分）は常
に等しい関係（相補関係）にある。
３１Aを介して伝送される位相信号ＳAと、他方の線３１
Bを介して伝送される位相信号ＳBとは、その伝送方向が
逆向きである。このため、信号ＳAの伝送遅延が図面の
右方向（Ｒ方向）に行くにつれて増大するのに対して信
号ＳBの伝送遅延は減少し、また信号ＳBの伝送遅延が図
面の左方向（Ｌ方向）に行くにつれて増大するのに対し
て信号ＳAの伝送遅延は減少する。信号ＳAの増大分（ま
たは減少分）と信号ＳBの減少分（または増大分）は常
に等しい関係（相補関係）にある。
【００１６】並走２線３１の線路長ｍTOTALのちょうど
中間点（ｍTOTAL／２）における一方の信号ＳAの伝送遅
延ＤAと他方の信号ＳBの伝送遅延ＤBとは概ね等値であ
るから、この場合の信号対の時間差はほぼゼロとなり、
また上記中間点から距離αだけずらした取り出しポイン
トにおける距離ｍAx、ｍBxは、それぞれｍAx＋α、ｍBx
−α（またはｍAx−α、ｍBx＋α）となる。このため、
一方の増大分（＋α）と他方の減少分（−α）が常に釣
り合う関係になり、何れの取り出しポイントにおいて
も、上記中間距離ｍAx、ｍBxに対応するタイミングＴ0
を基準とした位相信号対の時間差が与えられる。
中間点（ｍTOTAL／２）における一方の信号ＳAの伝送遅
延ＤAと他方の信号ＳBの伝送遅延ＤBとは概ね等値であ
るから、この場合の信号対の時間差はほぼゼロとなり、
また上記中間点から距離αだけずらした取り出しポイン
トにおける距離ｍAx、ｍBxは、それぞれｍAx＋α、ｍBx
−α（またはｍAx−α、ｍBx＋α）となる。このため、
一方の増大分（＋α）と他方の減少分（−α）が常に釣
り合う関係になり、何れの取り出しポイントにおいて
も、上記中間距離ｍAx、ｍBxに対応するタイミングＴ0
を基準とした位相信号対の時間差が与えられる。
【００１７】すなわち、任意の取り出しポイントにおけ
る一方の位相信号のエッジから他方の位相信号のエッジ
までのちょうど中間位置が上記タイミングＴ0になり、
このＴ0は、すべての回路ブロック３０1〜３０nに等値
かつ共通で与えられる。したがって、このＴ0を基準と
して、クロック信号の遅延量を設定することにより、測
定の手間の軽減と設定の容易化を図ることができ、しか
も遅延量設定の精度を向上することができる。
る一方の位相信号のエッジから他方の位相信号のエッジ
までのちょうど中間位置が上記タイミングＴ0になり、
このＴ0は、すべての回路ブロック３０1〜３０nに等値
かつ共通で与えられる。したがって、このＴ0を基準と
して、クロック信号の遅延量を設定することにより、測
定の手間の軽減と設定の容易化を図ることができ、しか
も遅延量設定の精度を向上することができる。
【００１８】図５はタイミングに関する情報の再生回路
部Ｎの一例である。図５において、２つの回路４０、５
０は共通の構成を有しており、何れも、２個の可変遅延
回路４１、４２（略号ＶＤＧ）と、１個の位相比較回路
４３（略号ＰＣＣ）とを備える（但し、回路５０の内容
は省略）。ＶＤＧは、遅延パラメータＤＴ1の内容に応
じて、連続的に変化する遅延量を発生し、位相信号ＳA
（またはＳB）を０から徐々に遅延する。ＰＣＣは、Ｖ
ＤＧによって遅延されたＳA（またはＳB）とＶＤＧを通
らない非遅延ＳA（またはＳB）との位相を比較して位相
の変化点を検知する。この位相変化点は、２つの信号Ｓ
A、ＳBのエッジの中間点、すなわち前述のタイミングＴ
0に相当する。回路４０、５０から出力された２つの位
相検知信号は制御回路６０によって着順が判定され、先
に位相変化が検出された方の回路（４０または５０）を
選択するように、セレクタ６１（略号ＳＥＬ）が切り換
えられる。
部Ｎの一例である。図５において、２つの回路４０、５
０は共通の構成を有しており、何れも、２個の可変遅延
回路４１、４２（略号ＶＤＧ）と、１個の位相比較回路
４３（略号ＰＣＣ）とを備える（但し、回路５０の内容
は省略）。ＶＤＧは、遅延パラメータＤＴ1の内容に応
じて、連続的に変化する遅延量を発生し、位相信号ＳA
（またはＳB）を０から徐々に遅延する。ＰＣＣは、Ｖ
ＤＧによって遅延されたＳA（またはＳB）とＶＤＧを通
らない非遅延ＳA（またはＳB）との位相を比較して位相
の変化点を検知する。この位相変化点は、２つの信号Ｓ
A、ＳBのエッジの中間点、すなわち前述のタイミングＴ
0に相当する。回路４０、５０から出力された２つの位
相検知信号は制御回路６０によって着順が判定され、先
に位相変化が検出された方の回路（４０または５０）を
選択するように、セレクタ６１（略号ＳＥＬ）が切り換
えられる。
【００１９】６２はセレクタ６１の出力と分周回路６３
の出力とを位相比較するＰＣＣであり、このＰＣＣ６２
で位相一致が検出されるように、適切な遅延パラメータ
ＤＴ 2が制御回路６０で作られる。したがって、かかる
タイミングに関する情報の再生回路部Ｎによれば、２つ
の位相信号ＳA、ＳBの時間差に基づいて、適切な遅延量
（ＤＴ2）を発生し、クロック信号ＣＫを遅延して内部
クロック信号ＤＣＫを生成することができ、測定や設定
を自動化してスキューの低減化を図ることができると共
に、低周波の位相信号により、高速クロック信号のスキ
ューを低減できる。
の出力とを位相比較するＰＣＣであり、このＰＣＣ６２
で位相一致が検出されるように、適切な遅延パラメータ
ＤＴ 2が制御回路６０で作られる。したがって、かかる
タイミングに関する情報の再生回路部Ｎによれば、２つ
の位相信号ＳA、ＳBの時間差に基づいて、適切な遅延量
（ＤＴ2）を発生し、クロック信号ＣＫを遅延して内部
クロック信号ＤＣＫを生成することができ、測定や設定
を自動化してスキューの低減化を図ることができると共
に、低周波の位相信号により、高速クロック信号のスキ
ューを低減できる。
【００２０】
【発明の効果】本発明によれば、並走２線の一方の線
（ＬA）によって伝送されたタイミング信号（ＳA）と他
方の線（ＬB）によって伝送されたタイミング信号
（ＳB）との時間差に基づいて、各回路ブロックの動作
タイミングに関する情報を再生するようにしたので、伝
送遅延の測定や遅延量設定の手間を省くことができる。
また低周波の位相信号との併用によって設定精度の向上
を図ることができる。
（ＬA）によって伝送されたタイミング信号（ＳA）と他
方の線（ＬB）によって伝送されたタイミング信号
（ＳB）との時間差に基づいて、各回路ブロックの動作
タイミングに関する情報を再生するようにしたので、伝
送遅延の測定や遅延量設定の手間を省くことができる。
また低周波の位相信号との併用によって設定精度の向上
を図ることができる。
【図１】本発明の原理図である。
【図２】本発明の信号対の時間差説明図である。
【図３】一実施例の基板配置概念図である。
【図４】一実施例の回路図である。
【図５】一実施例のタイミングに関する情報の再生回路
部の一例構成図である。
部の一例構成図である。
【図６】従来例の構成図である。
【図７】他の従来例の構成図である。
Ｂ1〜Ｂn：回路ブロック ＰA：一端側 ＬA：一方の線 ＳA、ＳB：タイミング信号 ＰB：他端側 ＬB：他方の線 Ｐ1〜Ｐn：複数ポイント ＳA1、ＳB1〜ＳAn、ＳBn：信号対 Ｃ1〜Ｃn：タイミングに関する情報の再生手段
Claims (1)
- 【請求項１】基板上に形成若しくは装着された複数の回
路ブロック（Ｂ1〜Ｂn）に共通のタイミング信号を与え
る方法であって、 前記複数の回路ブロック（Ｂ1〜Ｂn）の形成箇所若しく
は装着箇所の直近を通る並走２線を前記基板上に敷設
し、 該並走２線の一端側（ＰA）でかつ並走２線の一方の線
（ＬA）に前記タイミング信号（ＳA）を印加するととも
に、 該並走２線の他端側（ＰB）でかつ並走２線の他方の線
（ＬB）に前記タイミング信号と同一の信号（ＳB）を印
加し、 該並走２線上の複数ポイント（Ｐ1〜Ｐn）から一方の線
（ＬA）によって伝送されたタイミング信号（ＳA）と他
方の線（ＬB）によって伝送されたタイミング信号
（ＳB）とを取り出し、 これらの信号対（ＳA1、ＳB1〜ＳAn、ＳBn）を各回路ブ
ロック（Ｂ1〜Ｂn）に与え、 各信号対毎の時間差に基づいて、各回路ブロックの動作
タイミングに関する情報を再生することを特徴とする複
数の回路ブロックへのタイミング信号付与方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229906A JPH0566851A (ja) | 1991-09-10 | 1991-09-10 | 複数の回路ブロツクへのタイミング信号付与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3229906A JPH0566851A (ja) | 1991-09-10 | 1991-09-10 | 複数の回路ブロツクへのタイミング信号付与方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566851A true JPH0566851A (ja) | 1993-03-19 |
Family
ID=16899588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3229906A Pending JPH0566851A (ja) | 1991-09-10 | 1991-09-10 | 複数の回路ブロツクへのタイミング信号付与方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566851A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0687069A1 (en) * | 1994-06-09 | 1995-12-13 | STMicroelectronics Limited | Pulse generation |
| WO2005081004A1 (ja) * | 2004-02-19 | 2005-09-01 | Advantest Corporation | スキュー調整方法、スキュー調整装置および試験装置 |
| JP2006115519A (ja) * | 2004-10-15 | 2006-04-27 | Bosch Rexroth Ag | 冗長的な通信システムでの同期方法、冗長的な通信システムおよびオートメーションシステム |
-
1991
- 1991-09-10 JP JP3229906A patent/JPH0566851A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0687069A1 (en) * | 1994-06-09 | 1995-12-13 | STMicroelectronics Limited | Pulse generation |
| US5684424A (en) * | 1994-06-09 | 1997-11-04 | Sgs-Thomson Microelectronics Ltd. | Pulse skew control |
| EP0877486A1 (en) * | 1994-06-09 | 1998-11-11 | STMicroelectronics Ltd. | Pulse generation |
| WO2005081004A1 (ja) * | 2004-02-19 | 2005-09-01 | Advantest Corporation | スキュー調整方法、スキュー調整装置および試験装置 |
| KR100832172B1 (ko) * | 2004-02-19 | 2008-05-23 | 주식회사 아도반테스토 | 스큐 조정 방법, 스큐 조정 장치 및 시험 장치 |
| US7397289B2 (en) | 2004-02-19 | 2008-07-08 | Advantest Corporation | Skew adjusting method, skew adjusting apparatus, and test apparatus |
| JP2006115519A (ja) * | 2004-10-15 | 2006-04-27 | Bosch Rexroth Ag | 冗長的な通信システムでの同期方法、冗長的な通信システムおよびオートメーションシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0464632B1 (en) | Parallel data processing apparatus and method with signal skew compensation | |
| US5122679A (en) | Integrated logic circuit with clock skew adjusters | |
| US6724685B2 (en) | Configuration for data transmission in a semiconductor memory system, and relevant data transmission method | |
| US4755704A (en) | Automatic clock de-skewing apparatus | |
| US5507029A (en) | Method for minimizing the time skew of electrical signals in very large scale integrated circuits | |
| US5184027A (en) | Clock signal supply system | |
| US4754164A (en) | Method for providing automatic clock de-skewing on a circuit board | |
| JPH06350440A (ja) | 半導体集積回路 | |
| US5812835A (en) | Method and system for automatic compensation of line delay in a clock distribution system | |
| JPH02201567A (ja) | 別々にクロック動作されるデータ転送用のモノリシックスキユ減少計画 | |
| JPH0566851A (ja) | 複数の回路ブロツクへのタイミング信号付与方法 | |
| JPH08274167A (ja) | 半導体装置 | |
| US20040250152A1 (en) | Clock delay adjusting method of semiconductor integrated circuit device and semiconductor integrated circuit device formed by the method | |
| JP2778572B2 (ja) | クロック分配回路 | |
| JPH0457246B2 (ja) | ||
| JPH0577087B2 (ja) | ||
| US6388277B1 (en) | Auto placement and routing device and semiconductor integrated circuit | |
| US6557152B1 (en) | Method of designing signal distribution circuit and system for supporting the same | |
| JP2776551B2 (ja) | バスライン方式半導体記憶装置 | |
| JPH07240600A (ja) | 電気長等長配線方法 | |
| JP2699831B2 (ja) | クロック分配回路 | |
| JP3178127B2 (ja) | 自動レイアウト手法による半導体集積回路のブロック配置方法 | |
| JPH05268206A (ja) | ディジタルシステムにおける同期制御信号供給方法 | |
| JPH0563315A (ja) | 印刷プリント配線板 | |
| JP2867967B2 (ja) | クロックスキュー調整機能付きｐｌｄ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990608 |